JPH10150059A - ダイボンディング方法および装置 - Google Patents

ダイボンディング方法および装置

Info

Publication number
JPH10150059A
JPH10150059A JP30497396A JP30497396A JPH10150059A JP H10150059 A JPH10150059 A JP H10150059A JP 30497396 A JP30497396 A JP 30497396A JP 30497396 A JP30497396 A JP 30497396A JP H10150059 A JPH10150059 A JP H10150059A
Authority
JP
Japan
Prior art keywords
chip
mounting surface
semiconductor chip
chip mounting
die bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30497396A
Other languages
English (en)
Inventor
Nobuhisa Kudo
伸寿 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP30497396A priority Critical patent/JPH10150059A/ja
Publication of JPH10150059A publication Critical patent/JPH10150059A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを配線基板のチップ装着面に対
して平行に搭載する。 【解決手段】 集積回路の形成された半導体チップ1を
配線基板2のチップ装着面2aにマウントする移送コレ
ット12と、配線基板2を保持するステージ3と、半導
体チップ1とチップ装着面2aとの相対的な傾斜方向お
よび傾斜角を測定するカメラ14と、ステージ3と移送
コレット12に保持された半導体チップ1との傾斜方向
および傾斜角を相対的に変化させる第1および第2のス
テッピングモータ7,11と、カメラ14の測定結果か
ら半導体チップ1とチップ装着面2aとが平行になるよ
うに第1および第2のステッピングモータ7,11を動
作させる制御部15とを有するダイボンディグ装置であ
る。そして、半導体チップ1とチップ装着面2aとを平
行にしてから半導体チップ1をチップ装着面2aに対し
て垂直に降下させてこれを配線基板2に搭載する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はダイボンディング技
術に関し、特に半導体チップをパッケージフレームのチ
ップ装着面に対して平行に搭載するダイボンディング技
術に適用して有効なものである。
【0002】
【従来の技術】半導体装置が高機能化・大容量化してい
る今日、実装技術の重要性がクローズアップされてい
る。そして、配線基板などのパッケージフレームに半導
体チップを装着するダイボンディングの実装技術では、
特に受光素子や消費電力が大きい製品の場合、半導体チ
ップをパッケージフレームのチップ装着面と平行に搭載
することがポイントになる。これは、半導体チップとチ
ップ装着面とをその全域で等距離にして、受光条件を同
じにしたり放熱特性を安定化させる必要があるからであ
る。
【0003】ここで、半導体チップは移送コレットによ
りパッケージフレームに装着されている。したがって、
半導体チップがチップ装着面に平行に搭載されるために
は、この半導体チップを保持する移送コレットの保持角
が問題になる。
【0004】しかし、配線基板のようなパッケージフレ
ームでは、チップ装着面と裏面とは必ずしも相互に平行
とはなっておらず、また、両者相互間の傾斜度合いであ
る平行度は個々のパッケージフレームで区々となってい
る。したがって、裏面が接合するようにパッケージフレ
ームをステージに保持した場合、各パッケージフレーム
によって、そのチップ装着面の傾斜角が異なってくる。
【0005】そこで、移送コレットを構成するアームと
このアームの先端に取り付けられたヘッドとが相互に反
対方向に傾斜する構造としておき、標準的な平行度を持
ったチップ装着面に合わせて保持角の調整を行うことが
考えられる。そして、その保持角でダイボンディングを
行う。
【0006】なお、半導体チップをパッケージフレーム
にマウントするダイボンディグ技術が詳しく記載されて
いる例としては、たとえば、日経BP社発行、「VLS
Iパッケージング技術(下)」(1993年 5月31日発
行)、 P17〜 P22がある。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな技術では、平行度のばらつきによって個々の製品の
チップ搭載精度がばらつき、半導体チップとパッケージ
フレームのチップ装着面とが平行となることが保証され
ない。これでは、半導体チップとチップ装着面とが完全
に等距離とならないため、消費電力が大きく熱抵抗が懸
念される製品では放熱性が悪化し、受光素子などの製品
では所期の性能が発揮されなくなってしまう。
【0008】そこで、本発明の目的は、半導体チップを
パッケージフレームのチップ装着面に対して平行に搭載
することのできる技術を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0011】すなわち、本発明によるダイボンディング
方法は、半導体チップとチップ装着面とが平行になるよ
うに両者の傾斜方向および傾斜角に相対的な補正を加え
る第1の工程と、半導体チップとパッケージフレームと
を相対的に平行移動して半導体チップの直下がチップ装
着面となるように位置決めする第2の工程と、これらの
工程を実行した後、半導体チップをチップ装着面に対し
て垂直に降下させてこれをダイボンディングする第3の
工程とを有することを特徴とする。
【0012】また、本発明によるダイボンディング装置
は、集積回路の形成された半導体チップをパッケージフ
レームのチップ装着面にマウントするチップ装着手段
と、パッケージフレームを保持するステージと、半導体
チップとチップ装着面との相対的な傾斜方向および傾斜
角を測定する傾斜量測定手段と、ステージとチップ装着
手段に保持された半導体チップとの傾斜方向および傾斜
角を相対的に変化させる傾斜角調整手段と、傾斜量測定
手段の測定結果から半導体チップとチップ装着面とが平
行になるように傾斜角調整手段を動作させる制御手段と
を有するもので、半導体チップとチップ装着面とを平行
にしてから半導体チップをチップ装着面に対して垂直に
降下させてこれをパッケージフレームに搭載することを
特徴とする。
【0013】このダイボンディング装置では、傾斜量測
定手段として、焦点深度内において光学的に傾斜方向お
よび傾斜角を測定するカメラ、または測定対象に接触し
て機械的に傾斜方向および傾斜角を測定する触針ゲージ
を用いることができる。また、傾斜角調整手段は、ステ
ージが搭載された第1の台座をシャフトの回転によるネ
ジ作用で一方向に傾斜させる第1のステッピングモータ
と、第1の台座が搭載された第2の台座をシャフトの回
転によるネジ作用で第1の台座の傾斜方向と直交する方
向に傾斜させる第2のステッピングモータにより構成す
ることができる。さらに、パッケージフレームは、絶縁
性を有するベース材とこのベース材に形成された配線メ
タライズにより構成された配線基板とすることができ
る。
【0014】上記した手段によれば、半導体チップをパ
ッケージフレームのチップ装着面に対して常に平行に搭
載することができる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【0016】(実施の形態1)図1は本発明の一実施の
形態であるダイボンディング装置を示す概略図、図2は
そのダイボンディング装置によりボンディングされて組
み立てられた半導体装置を示す断面図である。
【0017】図1に示すように、半導体チップ1を配線
基板(パッケージフレーム)2のチップ装着面2aに実
装するこのダイボンディング装置は、配線基板2を保持
するステージ3を有している。ステージ3には真空ポン
プに接続された吸着孔3aが保持面に開口して形成され
ており、これによって配線基板2はその裏面が真空吸着
されてステージ3に固定される。
【0018】ステージ3は第1の台座4に、第1の台座
4は第2の台座5に、それぞれ搭載されている。
【0019】略正方形の第1の台座4には、その対向す
る2側面の中央からそれぞれ外方に延びて円柱突起6が
設けられており、この円柱突起6は第2の台座5に形成
された支持材5aにそれぞれ回動自在にはめ込まれてい
る。また、第1の台座4は、2つの円柱突起6を結ぶ直
線から離れた位置において、位置制御を行う制御モータ
である第1のステッピングモータ(傾斜角調整手段)7
の雄ねじが切られたシャフト7aとネジ結合されてい
る。これにより、第1の台座4は、第1のステッピング
モータ7に駆動され、シャフト7aの回転によるネジ作
用で円柱突起6を中心にして所定の一方向に傾斜され
る。なお、シャフト7aは第2の台座5に形成された貫
通孔8を通して第1の台座4とネジ結合され、第2の台
座5との干渉が防止されている。
【0020】同じく略正方形の第2の台座5には、第1
の台座4と異なった側の対向する2側面の中央からそれ
ぞれ外方に延びて円柱突起9が設けられ、第2の台座5
を支持する支持材10にそれぞれ回動自在にはめ込まれ
ている。この第2の台座5も、第1の台座4と同様、2
つの円柱突起9を結ぶ直線から離れた位置において、位
置制御を行う第2のステッピングモータ(傾斜角調整手
段)11の雄ねじが切られたシャフト11aとネジ結合
されている。したがって、第2の台座5は第2のステッ
ピングモータ11のシャフト11aの回転により、第1
の台座4の傾斜方向と直交する方向に円柱突起9を中心
にして傾斜される。
【0021】そして、このようにある一方向に傾斜する
第1の台座4の傾斜角と、この第1の台座4の傾斜方向
と直交する方向に傾斜する第2の台座5の傾斜角とを種
々組み合わせることにより、ステージ3に保持された配
線基板2のチップ装着面2aは傾斜方向および傾斜角が
自由に設定される。
【0022】ステージ3の上方には、集積回路の形成さ
れた主面を内側に向けて半導体チップ1をダイシングシ
ートから一個ずつピックアップして移送し、これを配線
基板2のチップ装着面2aにマウントする移送コレット
(チップ装着手段)12が位置している。移送コレット
12は、位置制御用のステッピングモータ13によって
ピックアップ位置からマウント位置までを往復動可能に
設けられたアーム12aと、このアーム12aの先端に
取り付けられて半導体チップ1を吸着保持するヘッド1
2bとを有している。
【0023】移送コレット12の近傍には、半導体チッ
プ1に対するチップ装着面2aの傾斜方向および傾斜角
を光学的に測定するためのカメラ(傾斜量測定手段)1
4が設置されている。カメラ14はオートフォーカスで
焦点深度内において高さの測定が行われるようになって
おり、たとえばチップ装着面2aの4箇所のコーナーに
ついて実行される。但し、測定部位はコーナーでなくて
もよく、測定箇所も4箇所でなくてもよい。つまり、チ
ップ装着面2aの傾斜方向と傾斜角を求めることのでき
る、同一直線上にない任意の3箇所以上の測定点であれ
ばよい。
【0024】カメラ14はこのような傾斜量の測定とと
もに、半導体チップ1とチップ装着面2aとの位置認識
も併せて行うようになっており、カメラ14によってダ
イボンドの位置合わせが行われる。但し、カメラ14と
は別のカメラを用いて両者の位置認識を行うこともでき
る。
【0025】図示するように、このダイボンディング装
置は、カメラ14、第1および第2のステッピングモー
タ7,11、ステッピングモータ13と電気的に接続さ
れた制御部15を有している。
【0026】この制御部15では、半導体チップ1のチ
ップ装着面2aに対する傾斜量が算出されるとともに、
この算出結果に基づいて、ステージ3上にある配線基板
2のチップ装着面2aが半導体チップ1と平行になるよ
うに第1および第2のステッピングモータ7,11を駆
動して第1および第2の台座4,5の傾斜方向並びに傾
斜角を変化させる。また、カメラ14による半導体チッ
プ1とチップ装着面2aとの位置認識結果から、半導体
チップ1の直下がチップ装着面2aになるようにステッ
ピングモータ13を駆動し、半導体チップ1とチップ装
着面2aとの平行度を維持したままで移送コレット12
を介して半導体チップ1の平行移動を行う。
【0027】このような構造を持つダイボンディング装
置により、半導体チップ1は次のようにして配線基板2
にマウントされる。
【0028】先ず、移送コレット12に保持された半導
体チップ1を、ステージ3に保持された配線基板2のチ
ップ装着面2aの上方まで搬送する。
【0029】次に、カメラ14により半導体チップ1の
チップ装着面2aに対する傾斜量を測定する。そして、
その測定結果に基づいて制御部15により第1および第
2のステッピングモータ7,11を動作させ、各シャフ
ト7a,11aとネジ結合した第1および第2の台座
4,5の傾斜方向並びに傾斜角に補正を加えてチップ装
着面2aと半導体チップ1とを平行にする。
【0030】その後、制御部15によりステッピングモ
ータ13を駆動し、移送コレット12を介して半導体チ
ップ1の平行移動を行い、半導体チップ1の直下がチッ
プ装着面2aとなるように位置決めする。
【0031】このような2つの工程を実行した後、移送
コレット12により半導体チップ1を垂直に降下させ、
これをチップ装着面2aにダイボンディングする。
【0032】以上の動作により、ステージ3に保持され
た配線基板2の裏面に対してチップ装着面2aが平行で
なくても、また、チップ装着面2aがどのような方向に
どのような角度で傾斜していても、このチップ装着面2
aに対して半導体チップ1を常に平行に搭載することが
できる。これにより、半導体装置21(図2)が受光素
子や消費電力が大きい場合であっても所期の性能を安定
して得ることが可能になる。
【0033】このダイボンディング装置によりボンディ
ングされた半導体装置21を図2に示す。
【0034】図示する半導体装置21は、集積回路が形
成された半導体チップ1とプリント実装基板とをバンプ
22を介して電気的に接続するBGA(Ball Grid Arra
y )タイプのものである。
【0035】配線基板2は、たとえばエポキシ樹脂から
なり絶縁性を有するベース材2bと、このベース材2b
に形成されたたとえばCu(銅)からなる配線メタライ
ズ2cとから構成されている。そして、チップ装着面2
aには、たとえばAgペースト、Pb/Sn(鉛/ス
ズ)ハンダ、Au/Si(金/シリコン)共晶合金など
のダイボンディング材27により、半導体チップ1がチ
ップ装着面2aと平行に搭載されている。
【0036】ベース材2bの一方面に形成された配線メ
タライズ2cは、ベース材2bを貫通して形成されたス
ルーホール23内の導電性を有するコンタクトメタル2
4を介して他方面の全域にわたって突出形成されている
たとえばPb/Snからなるバンプ22と電気的に接続
されている。また、モールド樹脂25により樹脂封止さ
れた半導体チップ1はたとえばAu(金)からなるボン
ディングワイヤ26により前記した配線メタライズ2c
と電気的に接続されている。
【0037】(実施の形態2)図3は本発明の他の実施
の形態であるダイボンディング装置を示す概略図であ
る。
【0038】本実施の形態におけるダイボンディング装
置は、前記した実施の形態1におけるカメラに換えて、
測定対象である配線基板2のチップ装着面2aに直接接
触してその傾斜方向および傾斜角を測定する触針ゲージ
28が用いられたものである。その他の点では実施の形
態1に示す装置と同一である。
【0039】触針ゲージ28は、ゲージ本体28aと、
このゲージ本体28aから伸縮自在に設けられた触針2
8bとから構成されている。そして、触針28bの先端
をチップ装着面2aに接触させた状態でゲージ本体28
aを半導体チップ1と平行に移動させたときの触針28
bの伸縮量の変化でこのチップ装着面2aの傾斜量が測
定されるようになっている。
【0040】このように、チップ装着面2aの傾斜量
は、触針ゲージ28のような機械的手段を用いて測定す
ることもできる。
【0041】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【0042】たとえば、本実施の形態においては、ステ
ージ3側を可変としてチップ装着面2aの傾斜を制御し
て半導体チップ1と平行にするようにしているが、これ
とは逆に、ステージ3側を固定、移送コレット12側を
可変として、両者が平行になるようにしてもよい。な
お、この場合には、傾斜角調整手段は移送コレット12
に取り付けられることになる。
【0043】また、製造される半導体装置21は本実施
の形態に示すようなBGAではなく、PGA(Pin Grid
Array)といった他の基板タイプの半導体装置、さらに
はリードフレームの用いられた半導体装置でもよい。さ
らに、半導体チップ1は樹脂封止ではなく気密封止され
ていてもよい。なお、半導体チップ1は、ボンディング
ワイヤ26ではなくバンプで接続することもできる。
【0044】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【0045】(1).本発明のダイボンディング技術によれ
ば、半導体チップとチップ装着面とを平行にしてからボ
ンディングするようにしているので、ステージに保持さ
れたパッケージフレームの裏面に対してチップ装着面が
傾斜していても、半導体チップをこのチップ装着面に対
して常に平行に搭載することができる。
【0046】(2).(1) により、消費電力が大きい半導体
装置では放熱効果を安定させることができ、また、受光
素子では所期の性能を安定して得ることが可能になる。
【図面の簡単な説明】
【図1】本発明の実施の形態1によるダイボンディング
装置を示す概略図である。
【図2】図1のダイボンディング装置によりボンディン
グされて組み立てられた半導体装置を示す断面図であ
る。
【図3】本発明の実施の形態2によるダイボンディング
装置を示す概略図である。
【符号の説明】
1 半導体チップ 2 配線基板(パッケージフレーム) 2a チップ装着面 2b ベース材 2c 配線メタライズ 3 ステージ 3a 吸着孔 4 第1の台座 5 第2の台座 5a 支持材 6 円柱突起 7 第1のステッピングモータ(傾斜角調整手段) 7a シャフト 8 貫通孔 9 円柱突起 10 支持材 11 第2のステッピングモータ(傾斜角調整手段) 11a シャフト 12 移送コレット(チップ装着手段) 12a アーム 12b ヘッド 13 ステッピングモータ 14 カメラ(傾斜量測定手段) 15 制御部(制御手段) 21 半導体装置 22 バンプ 23 スルーホール 24 コンタクトメタル 25 モールド樹脂 26 ボンディングワイヤ 27 ダイボンディング材 28 触針ゲージ 28a ゲージ本体 28b 触針

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 集積回路の形成された半導体チップをパ
    ッケージフレームのチップ装着面に装着するダイボンデ
    ィング方法であって、 前記半導体チップと前記チップ装着面とが平行になるよ
    うに両者の傾斜方向および傾斜角に相対的な補正を加え
    る第1の工程と、 前記半導体チップと前記パッケージフレームとを相対的
    に平行移動して前記半導体チップの直下が前記チップ装
    着面となるように位置決めする第2の工程と、 前記第1および第2の工程を実行した後、前記半導体チ
    ップを前記チップ装着面に対して垂直に降下させてこれ
    をダイボンディングする第3の工程とを有することを特
    徴とするダイボンディング方法。
  2. 【請求項2】 集積回路の形成された半導体チップをパ
    ッケージフレームのチップ装着面にマウントするチップ
    装着手段と、 前記パッケージフレームを保持するステージと、 前記半導体チップと前記チップ装着面との相対的な傾斜
    方向および傾斜角を測定する傾斜量測定手段と、 前記ステージと前記チップ装着手段に保持された前記半
    導体チップとの傾斜方向および傾斜角を相対的に変化さ
    せる傾斜角調整手段と、 前記傾斜量測定手段の測定結果から前記半導体チップと
    前記チップ装着面とが平行になるように前記傾斜角調整
    手段を動作させる制御手段とを有し、 前記半導体チップと前記チップ装着面とを平行にしてか
    ら前記半導体チップを前記チップ装着面に対して垂直に
    降下させてこれを前記パッケージフレームに搭載するこ
    とを特徴とするダイボンディング装置。
  3. 【請求項3】 請求項2記載のダイボンディング装置に
    おいて、前記傾斜量測定手段は、焦点深度内において光
    学的に傾斜方向および傾斜角を測定するカメラ、または
    測定対象に接触して機械的に傾斜方向および傾斜角を測
    定する触針ゲージであることを特徴とするダイボンディ
    ング装置。
  4. 【請求項4】 請求項2または3記載のダイボンディン
    グ装置において、前記傾斜角調整手段は、前記ステージ
    が搭載された第1の台座をシャフトの回転によるネジ作
    用で一方向に傾斜させる第1のステッピングモータと、
    前記第1の台座が搭載された第2の台座をシャフトの回
    転によるネジ作用で前記第1の台座の傾斜方向と直交す
    る方向に傾斜させる第2のステッピングモータであるこ
    とを特徴とするダイボンディング装置。
  5. 【請求項5】 請求項2、3または4記載のダイボンデ
    ィング装置において、前記パッケージフレームは、絶縁
    性を有するベース材とこのベース材に形成された配線メ
    タライズにより構成された配線基板であることを特徴と
    するダイボンディング装置。
JP30497396A 1996-11-15 1996-11-15 ダイボンディング方法および装置 Pending JPH10150059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30497396A JPH10150059A (ja) 1996-11-15 1996-11-15 ダイボンディング方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30497396A JPH10150059A (ja) 1996-11-15 1996-11-15 ダイボンディング方法および装置

Publications (1)

Publication Number Publication Date
JPH10150059A true JPH10150059A (ja) 1998-06-02

Family

ID=17939547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30497396A Pending JPH10150059A (ja) 1996-11-15 1996-11-15 ダイボンディング方法および装置

Country Status (1)

Country Link
JP (1) JPH10150059A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002041384A1 (fr) * 2000-11-14 2002-05-23 Toray Engineering Co., Ltd. Dispositif de montage de puces et procede d'etalonnage du dispositif
WO2002043133A1 (fr) * 1999-03-15 2002-05-30 Toray Engineering Co., Ltd. Procede d'alignement pour dispositif de montage de puces
CN113363169A (zh) * 2021-06-28 2021-09-07 常州港华半导体科技有限公司 一种整流器外壳自动封装装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002043133A1 (fr) * 1999-03-15 2002-05-30 Toray Engineering Co., Ltd. Procede d'alignement pour dispositif de montage de puces
WO2002041384A1 (fr) * 2000-11-14 2002-05-23 Toray Engineering Co., Ltd. Dispositif de montage de puces et procede d'etalonnage du dispositif
US6892447B1 (en) 2000-11-14 2005-05-17 Toray Engineering Company, Limited Chip mounting device
US7341877B2 (en) 2000-11-14 2008-03-11 Toray Engineering Co., Ltd. Calibration method in a chip mounting device
CN113363169A (zh) * 2021-06-28 2021-09-07 常州港华半导体科技有限公司 一种整流器外壳自动封装装置
CN113363169B (zh) * 2021-06-28 2024-03-22 常州港华半导体科技有限公司 一种整流器外壳自动封装装置

Similar Documents

Publication Publication Date Title
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
US6593168B1 (en) Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
US7413926B2 (en) Methods of making microelectronic packages
US6689678B2 (en) Process for fabricating ball grid array package for enhanced stress tolerance
US7122401B2 (en) Area array type semiconductor package fabrication method
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US5349495A (en) System for securing and electrically connecting a semiconductor chip to a substrate
US6388336B1 (en) Multichip semiconductor assembly
US5273940A (en) Multiple chip package with thinned semiconductor chips
US8796830B1 (en) Stackable low-profile lead frame package
JPH09293808A (ja) 半導体装置
JPH10150059A (ja) ダイボンディング方法および装置
US20240021567A1 (en) Die attached leveling control by metal stopper bumps
US7851916B2 (en) Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
US3529759A (en) Apparatus for bonding a beam-lead device to a substrate
JP3537890B2 (ja) ワイヤボンディング方法とその装置
JPH10154726A (ja) 半導体装置及びその製造方法
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
JPH10214919A (ja) マルチチップモジュールの製造方法
JPH10150069A (ja) 半導体パッケージ及びその製造方法
JPH1022306A (ja) ダイボンディング装置
US20240194633A1 (en) Die bonding tool with tiltable bond head for improved bonding and methods for performing the same
TWI807348B (zh) 覆晶作業及其應用之接合設備
JP2001015627A (ja) 半導体装置および半導体装置の製造方法
JP3312847B2 (ja) フリップチップ実装のバンプへの樹脂転写方法