JPH10142111A - 車両診断コントローラ - Google Patents

Abstract

(57)【要約】 【課題】 複数の独立した実行チャンネルを通して高デ
ータ速度を達成することのできる車両診断システムを提
供する。 【解決手段】この車両診断システムの実行コントローラ
は、装置周辺インターフェース手段と、装置周辺インタ
ーフェース手段と実行コントローラとを電気的に接続す
るための第１バスと、仲裁制御手段と、デバイスインタ
ーフェース手段とを含み、仲裁制御手段はデバイスイン
ターフェース手段と電気的に接続されている。実行コン
トローラは、レジスタをベースとして構成されるので、
プロセッサをベースとして実行するのに比べ高速で車両
の診断を実行することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、自動車などの車
両の診断テストシステムに関する。

【０００２】

【従来の技術】自動車に搭載されている電子システムは
ますます複雑化してきている。今日の自動車は、多くの
場合、エンジンのタイミング、トランスミッションのシ
フトポイント、エミッション、駆動体のインターフェー
スの制御、といった種々の機能を制御するために、複数
のマイクロコントローラを備えている。車の機能不良の
診断にも、同様に複雑な自動車診断テストシステム及び
装置が必要となる。例えば、コイルオンプラグ（ディス
トリビュータレス）を使用しているシリンダについて
は、シリンダの点火ミスの診断には、高速のオシロスコ
ープの使用が必要となる。

【０００３】現在の自動車診断テストシステムは、
（１）車載マイクロコントローラとの情報交換をすると
ともに障害情報を取り出し、（２）信号を測定／生成の
機能をサポートしなければならない。自動車診断テスト
システムと車載マイクロコントローラとの情報交換に
は、診断テストシステムが、特定の自動車が使っている
異なったプロトコルを理解できることが必要となる。診
断テストシステムがサポートする必要のある第２の機能
は、信号の測定／生成の機能である。必要な測定には、
電圧及び電流の測定を含む多数の作業がある。これら測
定では、単一の測定値（例えば、オームメータの値）や
連続する値（例えば、オシロスコープ）が生成される。
前記測定情報からは、信号の周波数といった他のデータ
を得ることができる。

【０００４】図１は、従来のマイクロコントローラ制御
による自動車テスト診断システムのブロック図である。
このテスト診断システムには、計算手段１０２と、バス
１０６と、バスインターフェース１１８と、デュアルポ
ートＲＡＭ１３０と、マイクロコントローラ１３２と、
アナログ回路部１３８とが含まれる。計算手段１０２に
は、ホストプロセッサ１１２と、チップセット１１４
と、ホストメモリ１１６とが含まれる。マイクロコント
ローラ１３２は、アナログ回路部１３８に電気的に接続
されており、それぞれのアナログ回路１３８は、診断シ
ステムに接続するケーブルを介して、検査対象となる異
なる自動車システム部品又はシステム（例えば、電気シ
ステム、スパークプラグ）に接続させることができる。

【０００５】図２は、図１に示したテスト診断システム
において使用可能な形式のマイクロコントローラ１３２
のブロック図である。マイクロコントローラ１３２に
は、処理手段１４０と、記憶手段１４２（ＲＯＭ１４４
及びＲＡＭ１４６の記憶装置を含んでいる）と、タイマ
１４８と、入力ポート１５０と、出力ポート１５２と、
シリアルインターフェース１５４とが含まれる。処理手
段１４０、記憶手段１４２、タイマ１４８、入力ポート
１５０、出力ポート１５２、シリアルインターフェース
１５４は、すべてバス１５６を介して電気的に接続され
ている。バス１５６はマイクロプロセッサのバスインタ
ーフェース１５８を介してデュアルポートＲＡＭ１３０
に接続されている。シリアルインターフェース１５４は
シリアルバス１６０を介してアナログ回路部１３８に接
続されている。

【０００６】従来の自動車テスト診断システムは主に、
（１）データ変換、（２）データ処理、および（３）デ
ータ出力を実行する。アナログ回路部（一般に、入力チ
ャネルに対するＡ／Ｄコンバータを含んでいる）は、ア
ナログの測定値をデジタル形式に変換するために用いら
れる。データ処理はマイクロコントローラによって実行
される。処理のステップには主に、アナログ回路部の制
御、アナログ回路部からのデータの取得、使用可能性を
決定するためのデータの認定及び除去、ＲＡＭシステム
へのデータ記憶、必要な形式へのデータ値の変換、が含
まれる。処理後は、アプリケーションプログラムが必要
とする時に、データが検索され出力される。

【０００７】従来の自動車診断システムでは、マイクロ
コントローラ１３２はデータ処理のタスクを実行する。
マイクロコントローラ１３２が設定され、データが収集
された後における、マイクロコントローラ１３２からホ
ストプロセッサ１１２へのデータ転送に関する処理の主
な流れは次の通りである。まず、ホストプロセッサ１１
２がマイクロコントローラ１３２によって割り込まれ
る。次に、ホストプロセッサ１１２は収集された入力デ
ータをデュアルポートＲＡＭ１３０から読み、メモリ１
１６にデータ値を記憶する。データは必要な形式に変換
され、ホストプロセッサ１１２がアプリケーションプロ
グラムに、メインメモリ１１６に利用できるデータが存
在することを通知する。

【０００８】マイクロコントローラからのデータ転送処
理は遅い、というのは、マイクロコントローラ１３２は
命令（Ｘクロック周期）を呼び出すためにメモリへアク
セスしなければならず、その後、命令（Ｙクロック周
期）を実行するためである。マイクロコントローラ１３
２は、各入力チャネルに対して、アナログ回路を制御
し、サンプル値を除去／認定し、データ値を次のサンプ
ル値が到着する前に記憶しなければならない。

【０００９】一例として、入力チャンネルの閾値と交差
した値がデジタル領域に存在するか否かを決定するタス
クを考えてみる。閾値と交差したか否かの測定には、マ
イクロコントローラによるテスト診断システムにおいて
は、後述する一連のステップの実行が必要となる。ホス
トアプリケーションは、新たな命令（例えば、特定の閾
値、チャンネル番号、サンプリングレートをチェックす
る等）をデュアルポートＲＡＭ１３０に書込み、マイク
ロコントローラ１３２は新たな命令を取り出すために割
り込まれる。マイクロコントローラ１３２は割込みルー
チン（まず、ＩＳＲを準備し、次に、プログラムＲＯＭ
から手順を呼び出す）を始める。マイクロコントローラ
１３２は次に、新しい装置命令をデュアルポートＲＡＭ
１３０から読み、アナログ回路１３８を適切に設定す
る。マイクロコントローラ１３２は、アナログデジタル
コンバータ（ＡＤＣ）を制御し、ＡＤＣのサンプルデー
タを読む。マイクロコントローラ１３２はそれぞれのサ
ンプルについて、閾値と交差したか否かを測定するため
にサンプルの値をチェックする。マイクロコントローラ
１３２が閾値と交差したことを確定すると、マイクロコ
ントローラ１３２は、閾値と交差する条件が満たされた
際の時刻を示すために時刻値を読む。次に、マイクロコ
ントローラ１３２はタイムスタンプの値をデュアルポー
トＲＡＭ１３０に格納し、ホストに割り込んでデュアル
ポートＲＡＭ１３０から情報を取り出すべきことを通知
する。それから、ホストと同等なデバイスドライバが割
込ルーチンを開始し、デュアルポートＲＡＭから情報を
読み、その情報をホストメモリに書き込む。

【００１０】

【発明が解決しようとする課題】図１に示した車両診断
システム１００の欠点は、マイクロコントローラ１３２
が関係する作業毎に命令を実行する必要があることであ
る。その上、データを取り出すためにホストプロセッサ
１１２に割り込みをかけるために、デュアルポートＲＡ
Ｍ１３０からホストメモリ１１６へのデータ転送にホス
トプロセッサ１１２が絶え間なく影響されることとな
る。これは、ホストプロセッサには重い負担となる。ホ
ストプロセッサのシステムの帯域幅の一連のブロックを
周辺装置１０４からメインメモリへのデータ移動タスク
にあてることとなるためである。

【００１１】マイクロコントローラを基礎においたソリ
ューションは、実行チャンネルをほとんど有していない
低速のシステムに対してはよく働くものの、高速チャン
ネル（又は、多数の低速チャンネル）に対する実時間デ
ータの取扱要求をサポートする場合には、問題が発生す
る。例えば、割込みを基礎においたシステムでは、２Ｋ
Ｂのデータを保持することのできるデュアルポートＲＡ
Ｍは、典型的な高速チャンネルのデータ速度である１秒
間におよそ２ＭＢといった必要とされるスループットを
支えるために、一秒に１０００回ホストに割込みをかけ
ることになる。デュアルポートＲＡＭの容量が増えれば
問題は軽減されるが、改善にも限界があり、たくさんの
費用も掛かる。例えば、デュアルポートメモリのサイズ
が１０乗で増加してもまだ、データの転送だけで１秒に
少なくとも１００回のホストへの割込みが必要である
（各割込みは長い場合は１０回続く）。

【００１２】マイクロコントローラをベースとするソリ
ューションは、ホストの処理帯域幅に大きく影響を与え
ることなく、高速のデータチャネルでの実時間データ解
析を行うことができない。複数の精巧で、独立したチャ
ンネルでの実時間データ処理が可能な自動車テスト診断
システムが必要とされている。本発明は、複数の、独立
した実行チャンネルを介して高いデータ速度を達成する
ことのできる自動車テスト診断システム構造を提供す
る。

【００１３】

【課題を解決するための手段】本発明のテスト診断シス
テムは、装置周辺インターフェース手段と、実行コント
ローラ（instrumentation contoroller）と、装置周辺
インターフェース手段と実行コントローラとを電気的に
接続するための第１バスと、を備え、実行コントローラ
には、仲裁制御手段と、デバイスインターフェース手段
とが含まれており、仲裁制御手段はデバイスインターフ
ェース手段に電気的に接続されている。好ましい態様と
しては、実行コントローラには、更にデータ認定手段と
データを記憶するためのデータ記憶手段とが含まれる。
しかしながら、データ転送の割合、計算の必要性等によ
っては、データ記憶手段は特定のチャンネルには必要と
されない。

【００１４】この実行コントローラは、レジスタをベー
スとしたものであり、再プログラムが可能なデータ処理
ソリューションである。実行コントローラはレジスタを
ベースとしているので、本発明の実行コントローラは、
ソフトウエアの処理に依存するマイクロコントローラを
ベースとする従来のソリューションより、速いデータ速
度を達成することができる。実行コントローラの速さが
増すことにより、アナログ回路の制御及びデータの排除
が実時間で実行されることとなる。更に、実行コントロ
ーラはハードウエアをベースとしているので、作業の実
行の遅れは、正確に検知される。このように、本発明
は、ソフトウエアをベースとしたソリューションより非
常に決定的なソリューションを提供し、このように広範
囲に及ぶオブジェクトの実行を可能にする。

【００１５】一般に、マイクロコントローラは、順々に
各命令を実行する。これは、複数のチャンネルへの作業
が並行に実行され得る実行コントローラとは対照をなし
ている。マイクロコントローラ資源は種々のステップで
共有されることが必要であるので、活動可能な速さが限
られている。そのうえ、実行コントローラのモジュラー
の内部構造はステップを組として、パイプラインの様式
で実行することが可能であり、このため、異なったステ
ップの独立した並行動作により各ステップの処理速度が
より速くなる。従って、複数の比較を並行して、マイク
ロ秒又はミリ秒ではなくナノ秒の枠内ですべてを行うこ
とができる。更に、複数のチャンネルのそれぞれは、異
なった実行頻度で実行することができ、システムの有用
性を大きく向上させる。

【００１６】各処理の経路に単一資源（すなわち、マイ
クロコントローラ）が存在することでの問題は、複数の
チャンネルが必要となるときに発生する。ＡＤＣデバイ
スがサンプルする速度およびチャンネルの数が増加する
と、マイクロコントローラの能力は実行飽和点に達し、
データの喪失、及び／又は、自動車テスト診断システム
のすべての機能悪化をもたらす。これに対して、実行コ
ントローラのモジュラー構造は、複数のチャネルの同時
制御をサポートし、システムの帯域幅を大幅に増加させ
る。

【００１７】高速での最大実行能力をサポートするため
に、実行コントローラは特別仕様のハードウエアデバイ
スを通して制御される。その目的は、ハードウエアで可
能な限りのタスクを実行し、これによってシステムが実
行コントローラの動作の影響を受けないようにすること
である。システムのレベルでは、入力チャンネルについ
て実行コントローラが実行する機能には、アプリケーシ
ョンによる使用のためのデータの獲得、およびホストメ
モリへのデータ転送が含まれる。データ獲得の過程は、
パススルーモードにおいて電圧値を収集するか、又は、
信号の特定の状態をチェックするといったような機能で
ある。信号の状態のチェックには、信号のピーク及び谷
のモニタ及び記録（ピーク検出）、又は、信号が或る電
圧レベル（閾値）を交差した時のタイムスタンプの記録
が含まれる。

【００１８】本発明の一態様では、装置周辺インターフ
ェース手段にはＰＣＩバスが含まれる。ＰＣＩバスは、
待ち時間が小さく、確実性が高い、優れたバスであり５
２４ＭＢ／秒のデータ転送速度まで扱うことができる。
ＰＣＩバスはバス統制を実行する能力を有しているの
で、データは実行コントローラとホストプロセッサメモ
リとの間をホストプロセッサの介在なくして転送され
る。バス統制によってデータ移動の処理に、ホストの介
在が不要となる。ホストはすべてのデータの転送後に通
知されることとなる。

【００１９】このテスト診断システムの更なる利点はシ
ステムに用いられているプロセッサやマザーボードの変
更といった、将来の変更や更新に対する適応性である。

【００２０】本発明の本質及び利点は、明細書の以下の
記載及び添付図面を参照することにより更に理解され
る。

【００２１】

【発明の実施の形態】図３は、本発明の好ましい態様に
係るテスト診断システム２００のブロック図である。テ
スト診断システム２００は、装置周辺インターフェース
手段２０４と、実行コントローラ２２０と、装置周辺イ
ンターフェース手段２０４と実行コントローラ２２０と
を電気的に接続するための第１バス２２１と、が含ま
れ、実行コントローラ２２０には、更に仲裁制御手段２
２２と、デバイスインターフェース手段２２８とが含ま
れており、仲裁制御手段２２２はデバイスインターフェ
ース手段２２８と電気的に接続されている。

【００２２】好ましい態様では、実行コントローラ２２
０には更に、データ認定手段２２６と、データを記憶す
るためのデータ記憶手段２２４とが含まれる。しかしな
がら、必要とされる機能又は装置チャンネルのモード、
データ転送の速度、計算の必要等によっては、データ記
憶手段２２４又はデータ認定手段２２６は特定のチャン
ネルには必要とされない。通常は、データ記憶手段２２
４は仲裁制御手段２２２と電気的に接続され、データ認
定手段２２６はデバイスインターフェース手段２２８と
電気的に接続される。

【００２３】テスト診断システムには、計算手段２０２
と、装置周辺インターフェース手段２０４と、計算手段
２０２と装置周辺インターフェース手段２０４とを電気
的に接続する第３バス２０６と、実行コントローラ２２
０と、装置周辺インターフェース手段２０４と実行コン
トローラ２２０とを電気的に接続するための第１バス２
２１と、が含まれ、実行コントローラ２２０には、更に
仲裁制御手段２２２と、デバイスインターフェース手段
２２８とが含まれている。

【００２４】図３に示した態様では、計算手段２０２、
第３バス２０６、装置周辺インターフェース手段２０４
のコンポーネントは、メインシステム・マザーボード２
３０上に物理的に配置されている。計算手段２０２には
ホストプロセッサ２３２と、チップセット２３４と、ホ
ストメモリ２３６と、が含まれる。

【００２５】計算手段２０２は、第３バス２０６によっ
て装置周辺インターフェース手段２０４と電気的に接続
されている。図３に示す構成では、第３バス２０６はＰ
ＣＩバスである。装置周辺インターフェース手段２０４
は、計算手段２０２と実行コントローラ２２０とを電気
的に接続する。データはＩＳＡ、ＰＣＩ、Ｐ１３９４等
といったＩ／Ｏバス、又は、無線又は有線のＬＡＮ等と
いった広範囲の媒体を介して計算手段から転送される。

【００２６】実行コントローラ２２０がデータを受けと
ると、データはホストメモリ２３６に転送される。図３
に示すように、装置周辺インターフェース２０４は、バ
スインターフェースであっても、ネットワークインター
フェースであっても良い。装置インターフェース２０４
がネットワークインターフェースの場合は、有線でも無
線でも良い。装置インターフェース２０４がバスインタ
ーフェースの場合は、ＩＳＡ、ＰＣＩ、Ｐ１３９４バス
に限らず多数のバスを含むことができる。

【００２７】一態様では、装置周辺インターフェース手
段２０４には、ＰＣＩバスが含まれる。ＰＣＩバスを用
いることにより、高性能（一秒あたり５００ＭＢ以上の
帯域幅が可能である）、プラグアンドプレイシステムの
サポート、３ボルト信号の使用による低電力システムの
サポート及び、バスの統制が可能となる。実行コントロ
ーラ２２０は、（ＰＣＩバスイニシエータとして動作す
る）バスマスターモードで情報を転送する。バス統制
（bus mastership）を使用することによって、情報の獲
得と転送動作の間には、ホストプロセッサの関与が不要
となる。ホストプロセッサは、すべてのデータが転送さ
れた後に通知される。実行コントローラ２２０は、各チ
ャンネルのデータを個別にホストメモリに転送する。デ
ータは、ホストメモリに転送された後に処理される。こ
のステップは、ホストプロセッサがデータ獲得のために
実行コントローラを設定して以来、初めてのホストプロ
セッサの関与するステップとなる。

【００２８】図３に示した態様では、装置周辺インター
フェース手段２０４には、第１データインターフェース
手段２３８と、第２データインターフェース手段２３９
と、第１データインターフェース手段２３８と第２デー
タインターフェース手段２３９とを電気的に接続する第
２バス２１４と、が含まれる。

【００２９】第１データインターフェース手段２３８に
は、接続論理制御手段２４０と物理インターフェース手
段２４２とが含まれる。同様に、第２データインターフ
ェース手段２３９には、接続論理制御手段２４６と物理
インターフェース手段２４８とが含まれる。一態様で
は、第２バス２１４は、ＩＥＥＥ１３９４ケーブルであ
る。従って、両接続論理制御手段２４０、２４６と、両
物理インターフェース手段２４２、２４８は、Ｐ１３９
４ケーブルによって結ばれる。

【００３０】実行コントローラ２２０には、仲裁コント
ローラ２２２と、データ認定ユニットと、データの制御
及び獲得を行うためのデバイスインターフェース・ユニ
ット２２８と、データ記憶ユニット２２４とが含まれ
る。デバイスインターフェース・ユニット２２８の主な
役割は、アナログ部分の接続及び制御、データ入力チャ
ンネル（ＡＤＣ）からのデータの獲得、出力チャンネル
（ＤＡＣ）へのデータの送付、アナログ部の設定であ
る。アナログ部の設定は、主に、アナログ部のラッチ
（アナログリレー、スイッチ、マルチプレクサを設定す
るために使用される）のようなシリアルシフトレジスタ
を初期化するシリアルバスを介して行われる。なお、実
行コントローラのピンの容量に制限がない場合には、信
号は直列ではなく並列となる。

【００３１】データ認定ユニット２２６の主な役割に
は、データの取り扱いの決定（チャンネルに使用されて
いるモードに関わっている）、データ記憶ユニットへの
提出データの認定（入力チャンネルの場合）、出力のた
めのデバイスインターフェースユニットへのデータの送
付（出力チャンネルの場合）、デバイスインタフェース
ユニット及びデータ記憶ユニットとの間の連続するデー
タの流れの制御及び保証、必要な場所への状態フィール
ド及びタイムスタンプの付与が含まれる。

【００３２】データ記憶ユニット２２４は、出入りする
データを一時的に記憶することにより、システムの性能
を増大させる。データ記憶ユニットのサイズは、チャン
ネルに必要とされる性能によって調整することが可能で
ある。異なった形式のメモリ記憶デバイスが使われても
良い。例えば、データ記憶ユニットは、ＦＩＦＯや、循
環性のバッファや、小型デュアルポートＲＡＭでもよ
く、また、単純に数個のレジスタでもよい。さらに、デ
ータ記憶容量は、実行コントローラの外部の追加メモリ
を利用することによって増加されるがその場合、装置周
辺カードに含まれている必要がある。

【００３３】バスインターフェースユニットは実行コン
トローラをシステムバスと接続させる。これにより、実
行コントローラをホストや実行コントローラ周辺カード
の外部のプロセッサによって設定することが可能とな
る。バスインターフェースユニットはホストメモリや他
の外部メモリとの双方向のデータ転送を行う。

【００３４】図４には、図３に示した構成に係るデータ
獲得のための処理の流れが示されている。デバイスイン
ターフェース過程の最初のステップ（３１０）はホスト
プロセッサ２３２からの要求であり、実行コントローラ
２２０からのデータサンプルを求めるものである。ホス
トプロセッサが要求を行った後に、実行コントローラ２
２０はデータサンプル要求を処理する。データ処理ステ
ップ（３１２）の間、実行コントローラ２２０は、個別
にアナログ回路部２２９を制御し、データの認定、収集
を行い、ホストプロセッサ２３２が他のタスクを実行で
きるようにする。十分な数のデータサンプルが収集され
ると、実行コントローラ２２０はデータを指定されたメ
モリ位置に転送する（３１４）。データが指定されたメ
モリ位置に転送された後に、ホストプロセッサ２３２に
データがメモリ２３６に記憶されたことが通知される。
これにより、ホストプロセッサ２３２上で動作している
アプリケーションプログラムが、メモリ２３６に記憶さ
れているデータを読むことができる。

【００３５】次に、閾値を越えた値が、デジタル領域に
存在するか否かを決定するタスクのステップについて述
べる。マイクロコントローラの場合（及び、従来の技術
の記載）と比較すると、多くのステップが削除され、タ
スクを実行するための時間も短くなっている。実行する
タスクの最初のステップは、新しい命令を記載する装置
デバイスドライバを介してのホストアプリケーションに
よる実行コントローラ２２０への要求である。実行コン
トローラ２２０はアナログ回路部２２９を適切に設定す
る。実行コントローラ２２０はアナログ回路部２２９の
アナログデジタルコンバータ（ＡＤＣ）を制御し、ＡＤ
Ｃのサンプルデータを読む。実行コントローラ２２０は
それぞれのサンプルを読み、サンプルデータについて、
閾値を越えたか否をチェックする。実行コントローラ２
２０は閾値を越えたことを確定したときには、適切なデ
ータ記憶位置にタイムスタンプを付与する。実行コント
ローラ２２０は、装置周辺インターフェース２０４を介
してデータをシステムメモリ２３６の適切な位置に転送
する。次に、実行コントローラ２２０は、ドライバやア
プリケーションにシステムメモリ２３６にデータが存在
することを通知する。

【００３６】実行コントローラ２２０を使用する利点
は、複数チャンネルへの動作が並行に実行されることに
ある。一般的に、マイクロコントローラをベースとする
ソリューションではそれぞれの命令を順番に実行する必
要がある。上述のステップの連続は、単一の値、この場
合には閾値を越えた時間、が返される場合についてのも
のである。アプリケーションがチャンネルにＡＤＣ２２
９のサンプリングを続け、かつ、各閾値を越えた場合に
ついてのタイムスタンプ値を返送することを要求した場
合、或いは、特定の条件が満足されるまでサンプリング
を続行することを要求した場合には、アナログ回路部２
２９を設定するステップ以降のステップは、終了条件が
満足されるまで、無制限に繰り替えされる必要がある。
マイクロコントローラを基礎とする資源にとって、これ
は、資源が種々のステップ間で共有されることとなり、
動作可能な速度が限られることを意味する。これに対し
て、実行コントローラのモジュラーの内部構造ではステ
ップが複合的に実行されることが可能であり、従って、
異なったステップが独立して並列に動作することとな
り、各ステップのより速い処理速度が可能となる。さら
に、各チャンネルがパイプライン形式で間断なく動作す
れば、非常に高速のデータ獲得速度も実現される。

【００３７】各動作の経路に単一の資源（マイクロコン
トローラ）が存在することについての問題は、複数のチ
ャンネルが必要となった時に発生する。ＡＤＣデバイス
のサンプリング速度や、実行されるチャンネルの数によ
って、マイクロコントローラの能力はいずれ実用に適さ
なくなり、結果として、データの喪失、及び又は、車両
テスト診断システムのすべての機能不良をもたらす。こ
れに対して、実行コントローラのモジュラー構造は、複
数の独立したチャンネルの制御を同時にサポートするこ
とができ、システムの帯域幅を大幅に増加させる。

【００３８】図５は、実行コントローラ２２０のブロッ
ク図である。図５に示した態様では、仲裁制御手段２２
２と、第２データインターフェース２３９の機能は結合
されている。点線は、図５に示した実行コントローラの
中の異なるチャンネル４３０を表現している。各チャン
ネル４３０は、データ及び当該データに必要な制御の経
路を表現している。

【００３９】図６は、実行コントローラカードに物理的
に配置されている構成部品のブロック図である。実行コ
ントローラカードには、実行コントローラ２２０と第２
データインターフェース２３９とが含まれる。各チャン
ネルには仲裁制御手段２２２とデバイスインターフェー
スユニット２２８とが含まれる。実行コントローラに
は、データ記憶手段２２４とデータ認定手段２２６とが
含まれていても良い。データ記憶手段２２４は仲裁制御
手段２２２と電気的に接続されており、データ認定手段
２２６はデバイスインターフェース手段２２８に電気的
に接続されているが、仲裁制御手段２２２、データ認定
手段２２６、デバイスインターフェース手段２２８、デ
ータ記憶手段２２４の間も相互に接続することが可能で
ある。

【００４０】装置周辺インターフェース手段２０４は、
実行コントローラの内部、実行コトローラの外部、実行
コントローラが物理的に配置されている装置ボードの内
部又は外部、のいずれに配置されても良い。いずれに配
置するかは、バスインターフェースのサイズとハードウ
エア装置のサイズにより決定される。同様に、データ記
憶手段も実行コントローラの内部又は外部のいずれに設
けても良い。記憶位置の区分けも柔軟に行うことがで
き、実行コントローラに必要なサイズに基づいて決定さ
れる。使用する組み合わせにより、これらステップにつ
いて異なるレベルの実行コントローラ動作を持つことが
できる。

【００４１】図６は、ＰＣＩバスのための車両実行サブ
システムボードのブロック図を示す。図７は、ＩＳＡバ
スのための車両実行サブシステムボードのブロック図で
ある。図６及び図７に示した態様では、実行コントロー
ラボード上の構成物には、実行コントローラ２２０と、
第２データインターフェース手段２３９と、実行構成
（instrumentation configuration）記憶手段５１０
と、実行コントローラ記憶手段５２０とが含まれる。

【００４２】第２データインターフェース手段２３９
は、実行コントローラバス２２１によって実行コントロ
ーラ２２０と電気的に接続されている。実行構成記憶手
段５１０及び実行コントローラ記憶手段５２０は、実行
コントローラバス２２１に電気的に接続されている。実
行構成記憶手段５１０は、性能を向上した時に、実行コ
ントローラの構成を容易にするために用いられる。

【００４３】一つの態様では、ＳＲＡＭをベースとした
再プログラム可能なデバイス（例えば、ＦＰＧＡ）が実
行コントローラに用いられる。これは、当該分野におけ
る将来の高性能化又は機能の変更をシステムボードを変
更することなく可能とする。実行コントローラにＡＳＩ
Ｃを用いることも可能であり、ＡＳＩＣは性能向上の場
合の設定を必要としない。しかしながら、ＡＳＩＣでは
大幅な変更は行えない。ＳＲＡＭをベースとするＦＰＧ
Ａは、性能向上にあたってはプログラムされる必要があ
る。この場合は、ホストに性能向上のプログラム作成を
直接実行させる、又は、搭載型性能向上設定メモリを使
用することによって達成できる。

【００４４】ＦＰＧＡ又はＣＰＬＤ形式のデバイスが使
用されている場合には、実行コントローラには更にパワ
ー向上構成（power-up configuration）記憶手段が備え
られる。一つの態様では、パワー向上構成記憶手段に
は、１対の３２Ｋ×８フラッシュＲＯＭが含まれる。ホ
ストがパワー向上構成を実行する場合は、パワー向上構
成記憶手段は構成可能のＰＡＬである。しかしながら、
ホストがパワー向上構成を実行する場合に、パワー向上
構成記憶手段を必要としない場合がある。設定ＰＡＬ
は、実行コントローラＦＰＧＡのホストによる設定を容
易にする。実行構成記憶手段としては電気的にプログラ
ム可能な記憶デバイスが好ましい。電気的にプログラム
可能な記憶デバイスを使用することによって、装置サブ
システムの設定を、実行構成メモリ５１０を物理的に移
動させることなく実行することが可能となる。

【００４５】実行コントローラ記憶手段５２０は、主
に、任意の波形データをバッファリングして、図６に示
す出力チャンネルに対するデータ記憶手段に送る。実行
コントローラ記憶手段５２０の容量は可変であるが、一
般的に、単一の３２Ｋ×８ＲＡＭである。更に、大容量
のメモリ５２０を用いて、内部のデータ記憶手段２２４
の容量を増加しても良い。

【００４６】アナログ回路モジュール２２９は、検査さ
れる箇所からの信号（主には、アナログ信号）を実行コ
ントローラ２２０へ伝送するための回路部を備えてい
る。アナログ回路モジュール２２９には、コネクタ、減
衰器、ＡＣ又はＤＣの接続部品、アナログマルチプレク
サ、アンプ、アナログスイッチ、リレー、入力チャンネ
ルのためのＡＤＣ、出力チャンネルのためのＤＡＣ、レ
ジスタやキャパシタのような受動素子が含まれる。図６
に示した態様では、４つの入力チャンネルと１つの出力
チャンネルとの５つのデータチャンネル４３０が示され
ている。チャンネル４３０には、２つの高速並列入力チ
ャンネル４３０ａ、４３０ｂと、２つの低速直列入力チ
ャンネル４３０ｃ、４３０ｄと、低速直列出力チャンネ
ル４３０ｅとが含まれる。専用装置チャンネル４３０に
はアナログ回路部２２９が含まれる。専用装置チャンネ
ルは異なる車両構成部又はシステムに電気的に接続され
る。

【００４７】データ記憶ユニット２２４は、入力チャン
ネル及び出力チャンネルからのデータを記憶するために
用いることができる。データの流れの方向は逆である
が、動作は類似している。更に、データ記憶ユニット２
２４のサイズは調整可能である。実行コントローラの内
部データの記憶部分を外部メモリによって追加すること
や、外部メモリによってそっくり取り替えることが可能
である。図８及び図９は、実行コントローラの内部デー
タ記憶部分を外部メモリによって追加する場合の２つの
異なる構成を示すブロック図である。

【００４８】データ記憶ユニットのサイズや、データ記
憶ユニットを外部メモリによって追加する、又は、置き
換えることが必要か否かは、必要なチャンネルの数、チ
ャンネルの望ましい動作速度、使われているシステムバ
ス、求められるシステムの性能に従って考慮される必要
がある。通常は、内部データ記憶ユニットが望ましく、
外部追加記憶ユニットはバスが遅く且つ広範囲の多量の
データ収集が必要とされている場合にふさわしい。

【００４９】実行コントローラ２２０内のデータ記憶ユ
ニットは、バス装置周辺インターフェースユニット２０
４と、種々のデバイスインターフェースユニット２２６
との間を接続し、同期させる、入力データ（入力チャン
ネルの場合）又は出力データ（出力チャンネルの場合）
のための待ち行列として動作する、システムの調整（必
要とされる装置性能と、ホストシステムやバス特性の限
界を調和させる）を可能にする、といったいくつかの機
能を提供する。これらの要件は、データ記憶部分の機構
及び深さを選択するときに考慮される必要がある。例え
ば、２つのチャンネルのデータ速度が非常に遅く、テス
ト診断システムが混じり合ったデータポイント（inter-
mixed data points）を許容する場合には、２つのチャ
ンネルはひとつのバッファを共有すればよい。前述の場
合には、装置周辺インターフェースユニット２０４がデ
ータを分離し、それらを異なるホストメモリ位置（入力
の場合）に送信することができ、又は、ホストと同等の
ドライバ又はアプリケーションソフトウエアがデータを
分離することができる。同様に、記憶ユニットの深さ
も、単一値の深さから非常に深いものまで任意である。
単一値の深さを有する記憶ユニットは、各チャンネルに
求められる機能がシステム／システムバスの帯域幅より
大幅に少ない場合には適切である。多量のデータ記憶が
必要な場合は、外部のメモリを付加して実行コントロー
ラ２２０の内部にいくらか一時的に保持することが適当
であるその他にデータ記憶ユニット２２４の詳細を決定
する中で変更可能なものは、記憶の形式である。ＦＩＦ
Ｏ、複合ピンポンＦＩＦＯ、デュアルポートＲＡＭ、循
環性のバッファが、実行コントローラに用いられる一般
的なデータ記憶形式である。同時に使用されるチャンネ
ルの組み合わせも、記憶ユニットの構成に影響を与え
る。つまり、内部ユニットを接続するための最小のデー
タ記憶部分の少なくともいくつかによって、実行コント
ローラ構造を最大限に利用することが望まれる。

【００５０】ホストコンピュータ２０２は実行コントロ
ーラ２２０に対して命令を発することができるアプリケ
ーションソフトウエアを動作させる。これらの命令は、
実行コントローラ２２０に含まれるレジスタの初期化及
び設定に変換される。実行コントローラ２２０には、Ｐ
Ｃアドレス空間に位置付けられる一連のレジスタが含ま
れる。これらレジスタは実行コントローラのステートマ
シーンを制御し、要求された命令を交代で実行する。命
令がデータの獲得を含んでいる場合には、データが獲得
されて、ホストコンピュータのメインメモリ２３６に送
られる。波形発生装置の場合のように実行コントローラ
がデータを発生させることとなっている場合には、同様
な過程が実行される。データが出力される場合には、デ
ータ転送方向がデバイスインターフェースのデータ転送
方向と反対向きになる。

【００５１】図１０は、実行コントローラサブシステム
の低速入力チャンネル１及び２の概念図である。ユーザ
定義の構成レジスタ９１０、９１２は対応するチャンネ
ルの特定の構成に相当する情報を記憶する。例えば、チ
ャンネル１が閾値検知のタスクを実行するための構成が
なされた場合には、サンプル値が比較される閾値がユー
ザ定義の構成レジスタ９１０に記憶される。ユーザ定義
の構成レジスタ９１０及び９１２はチャンネルの特性と
実行機能を制御し、ユーザによって定義される。

【００５２】アプリケーションプログラムは、実行ドラ
イバを介して、バスインターフェースにアクセスし、ユ
ーザに指定された情報をユーザ定義の構成レジスタ９１
０、９１２へ書き込む。チャンネル１及び２はチャンネ
ルモジュール４３０のＡＤＣ２２９に電気的に接続され
ている。実行コントローラは、ユーザ定義の構成レジス
タに記憶された情報を用いて、アナログチャンネルモジ
ュール４３０のアナログ回路部を設定する。そして、デ
ータ獲得手段２２８はアナログ回路部２２９からデータ
をサンプルする。データ獲得手段の機能は各チャンネル
に限定されたステートマシーンによって制御される。ス
テートマシーンの論理構成はハードウエア回路内に存在
する。

【００５３】データ獲得手段２２８によってデータがサ
ンプルされた後に、データ認定手段２２６によってデー
タが予め設定された条件を有するかどうかがチェックさ
れるる。データ認定手段の機能はチャンネルに対応する
ステートマシーンによって制御される。

【００５４】ひとつのデータが予め設定された条件を満
たすと、実行コントローラはデータ記憶手段２２４の適
切なデータ記憶位置に、サンプルした値、タイムスタン
プ、それら両方、又は、動作モードによる状態情報を配
置する。次に、実行コントローラはデータをバスマスタ
ーインターフェースを介してシステムメモリの適切な位
置に転送する。

【００５５】図１１は、実行コントローラサブシステム
の高速入力チャンネル３及び４の概念図である。チャン
ネル３及び４の構成は図１０に示したチャンネル１及び
２と同様である。しかしながら、デバイスインターフェ
ース手段の構成は並列ＡＤＣインターフェースをサポー
トするために変更されている。図１２は、実行コントロ
ーラサブシステムの出力チャンネルとアナログ構成部の
概念図である。

【００５６】図１３は、本発明に係る実行コントローラ
２２０の動作理論の状態図である。図１４、図１６、図
１８乃至２０に示された状態図は、図１３に示されたア
イドル（イネーブルされていない、ただし構成可能）、
実行待ち（イネーブルされ構成されている、トリガ待
ち）、トリガされ稼動という３つすべての状態を含んで
いる。

【００５７】図１４は、本発明に係る装置コントロール
サブシステムでの閾値動作を実行するタスクの状態図を
示し、入力チャンネルは閾値時刻記録モードに構成され
ている。この入力モードでは、実行コントローラ２２０
はユーザに指定された速度でチャンネルからデータをサ
ンプルし、各サンプルをチェックして条件が満たされた
か否かをチェックする。条件は、入力信号が上昇してい
る時、下降している時、又は両方の時に、特定の閾値を
越えることである。更に、信号をチェックする際に、ユ
ーザに指定されたノイズレベルを検出の範囲から除くこ
とができる。このことにより、さらに、必要とするデー
タに影響を与えることなく、ユーザがヒステリシス許容
量を指定することが可能となる。条件が合致したときに
は、実行コントローラは、発生時刻を示すタイムスタン
プをセーブ（保存）し、ホストプロセッサ２３６（及び
アプリケーションソフトウエア）に配送する。

【００５８】図１４によると、チャンネルがディスエー
ブルのときはチャンネルはアイドルである。状態１で
は、チャンネルはイネーブルされる前にアプリケーショ
ンによって構成（configure）されなければならない。
この構成手順には、チャンネルに対する各レジスタを設
定して要求される機能に合致させるステップが含まれて
いる。以下は、構成することができるレジスタ機能の例
である。すなわち、モード（例えば、この場合には上
昇、下降、又は両方の閾値交差）、サンプリングレー
ト、テストの継続時間、結果を記憶するための実行コン
トローラ２２０のホストメモリ位置、ホストプロセッサ
２３６に通知する方法、使われるコネクタを指定するリ
レーとスイッチの設定、ＡＣ／ＤＣの接続等がある。構
成が完了し、チャンネルが求められる動作を始めると、
ホストプロセッサ２３６はチャンネルの動作をイネーブ
ルする。その時には、ホストプロセッサ２３６は他のタ
スクを始めることができ、実行コントローラ２３６は機
能を完了させることになる。

【００５９】イネーブルされた後（１３２０）は、チャ
ンネルは実行待ち（状態２）とみなされる。状態２（閾
値モード）では、実行コントローラ２２０は能動的にア
ナログ部２２９を制御し、指定されたレートでＡＤＣか
らサンプルを取り出す。サンプルの利用可能性を判断す
るため各サンプルに対して多数の処理を実行する。説明
のため、ノイズ拒絶の上昇閾値モードが指定されている
とする。まず、実行コントローラ２２０は現在のサンプ
ルを比較して信号が上昇しているか下降しているかを判
断する。現在のサンプルが前のものより大きい場合に
は、信号は上昇している。ノイズが信号に存在する場合
はデジタル方式で除去し、且つ、ノイズによって誤った
結果を生成することを防ぐために、実行コントローラ２
２０は、更に比較動作を実行する。信号が上昇している
と判断されると、コントローラは現在のサンプルを上昇
閾値の下方ヒステリシス（すなわち低い方の閾値）レジ
スタと比較する。レジスタはアプリケーションによって
すでに初期化されている。信号が低い閾値より小さい場
合には、移行条件（１３２０）が満たされ、閾値条件が
部分的に満たされる（状態３）。次のサンプルが得られ
ると、このサンプルは上昇閾値の上方のヒステリシス
（すなわち上の閾値）レジスタの内容と比較される。こ
のレジスタもまたチャンネル構成の一部としてアプリケ
ーションによってすでに初期化されている。サンプルが
上の閾値よりも大きい場合には、上昇閾値条件が完全に
満たされたと考えられる。従って、上昇閾値の下側の閾
値と上昇閾値の上側閾値との差がユーザが設定すること
のできるノイズマージンである。条件が満たされた後
に、コントローラは条件が満たされた時刻(状態４）を
チャンネルの各データ記憶ユニットに記憶する。この時
点で、チャンネルがまだイネーブルされていれば、チャ
ンネルは実行待ち（トリガ待ち）状態（状態２）に戻
る。いずれの時点においても、チャンネルがアプリケー
ションによってディスエーブル（抑止）された場合に
は、チャンネルはアイドル状態に戻る。

【００６０】チャンネルが特定の下降閾値条件を検知す
るよう構成された場合には、動作は類似しているが、方
向は逆である。実行コントローラ２２０は、各チャンネ
ルでのすべての個々のサンプルについての上昇閾値及び
下降閾値の両方の閾値を検知することもできる。

【００６１】図１５は、本発明に係る実行コントローラ
サブシステムでの閾値動作の作業に相当するサンプルデ
ータのポイントを表すグラフである。図の例では、上昇
トリガの状態が示されているが、下降トリガの状態も同
様である。図の縦線はサンプルを行う時点を表してい
る。丸印が閾値のトリガ待ちとなった時刻を表してい
る。四角印はトリガが完了し、タイムスタンプが記憶さ
れた時刻を表している。

【００６２】図１６は、入力チャンネルがピーク検出モ
ードのために構成されている実行コントローラサブシス
テムでのピーク検出動作を実行するタスクの状態図であ
る。図２１は、図１６に示したピーク検出動作の構成の
一部分を示すステップのフローチャートである。ピーク
検出モードでは、実行コントローラ２２０はユーザに指
定された速度でチャンネルからデータをサンプルし、信
号に表れたピーク及び谷をチェックする。各ピーク又は
谷の結果の値について、実行コントローラ２２０は、発
生時刻を示すタイムスタンプとともにピーク又は谷の値
をセーブ（記憶）する。ピーク検出モードでは、ユーザ
に指定された時間中ピーク又は谷の検知を行うことがで
きる。

【００６３】図１６では、チャンネルがイネーブルされ
ていない場合はアイドルである。チャンネルは、イネー
ブルされる前にアプリケーションによって構成されなけ
ればならない。この構成手順には、各チャンネルに対す
る各レジスタを必要な機能に応じて設定することが含ま
れている。以下は、構成することができるレジスタの機
能の例である。すなわち、モード（例えば、この場合に
はピーク検出、ピーク検出はピーク、谷、又は両方を探
すことを含んでいる。）、サンプリング速度、テストの
継続時間、結果を記憶するための実行コントローラ２２
０のホストメモリ位置、ホストプロセッサ２３６に通知
する方法、使われるコネクタを指定するリレーとスイッ
チの設定、ＡＣ／ＤＣの接続等がある。構成が完了し、
チャンネルが求められる動作を始めると、ホストプロセ
ッサ２３６はチャンネルの動作をイネーブルする（ステ
ップ１４１０）。その時には、ホストプロセッサ２３６
は他のタスクを始めることができ、実行コントローラ２
３６は機能を完了させることになる。

【００６４】イネーブルされた後には、チャンネルは実
行待ち（armed)（状態２）とみなされる。状態２では、
実行コントローラ２２０は能動的にアナログ部分２２９
を制御し、指定された速度でＡＤＣからサンプルを取り
出す。各サンプルに対してサンプルの利用可能性を決定
するために複数の処理を実行する（この場合には、アプ
リケーションは信号に発生するピークの検知に関わって
いる）。ピークを検出するために、実行コントローラ２
２０は連続的に更新される流動的な評価基準を保持す
る。実行コントローラ２２０によって得られた最初のサ
ンプルは、開始時点の評価基準として、以降の測定ポイ
ントについて用いられる。（チャンネルの構成時にアプ
リケーションに開始時の評価基準を指定させることもで
きる。）次のサンプルが実行コントローラ２２０によっ
て得られると、実行コントローラは新たなサンプルをピ
ーク評価基準と比較する。新たな値が評価基準より大き
い場合には、その新たな値が新しいピーク評価基準とな
る（状態３）。実行コントローラ２２０は、現在のピー
ク値が検出された時刻の記録も保持する。処理は後続す
るサンプルに対して続行され、入力値に基づいてピーク
値は継続して更新される。

【００６５】チャンネル構成の処理の間に、アプリケー
ションは実行コントローラ２２０がピーク値に関して講
ずる動作について２つの異なる方法を実行コントローラ
にプログラムすることができる。第１のチャンネル構成
では、実行コントローラ２２０は信号を追跡し、常に、
更新されたピーク値を（タイムスタンプとともに）記憶
する。第１のチャンネル構成においては、アプリケーシ
ョンは処理を開始することができ、後に、アプリケーシ
ョンはチャンネルがイネーブルされた時間枠の間にピー
ク値がどのようであったを測定するために実行コントロ
ーラ２２０に戻ってくることができる。第２のチャンネ
ル構成では、アプリケーションは実行コントローラ２２
０がピークを報告する周期として使う時間間隔を特定し
て自動的に処理を実行する。この場合には、実行コント
ローラ２２０は各時間間隔のすべてのピーク値を返す。
つまり、ピーク値及び各発生時刻をアプリケーションに
よって指定されたメモリ位置に配置する。さらに、所望
する時間枠の間の谷（最小）又は、ピーク（最大）及び
谷の両方を検知することもできる。谷もまた検知される
場合には、谷評価基準も保持及び更新されることを除い
ては、動作は前述したものと同様である。いずれの場合
も、チャンネルがアプリケーションによってディスエー
ブル（抑止）されると、チャンネルはアイドル状態（状
態１）に戻る。

【００６６】図１７は、本発明に係る実行コントローラ
サブシステムでのピーク検知動作の作業に相当するサン
プルデータのポイントを示すグラフである。図１７で
は、縦線はサンプルするポイントを表し、丸印は最小の
サンプル値と相当するタイムスタンプが記憶された時を
表し、四角印は最大のサンプル値と相当するタイムスタ
ンプが記憶された時を表している。

【００６７】図１８は、実行コントローラサブシステム
での入力チャンネルに対するパススルー動作を実行する
タスクの状態図であり、入力チャンネルはパススルーモ
ードのために設定されている。図２２は、図１６に示し
たピーク検出動作の構成の一部分の処理ステップのフロ
ーチャートである。パススルーモードでは、実行コント
ローラ２２０はユーザに指定された速度でチャンネルで
のサンプルを収集し、サンプルをホスト（又は他の）メ
モリに転送する。実行コントローラは、収集された最初
の値に、収集された時間を示すタイムスタンプを付す。
処理を開始する及び終了するための閾値条件を指定する
ことができる。所望するデータの量（又は、期間）もま
た指定することができる。停止トリガ処理によって動作
が停止されると、ホストプロセッサ２３６に割り込ん
で、ホストプロセッサのメモリ内にデータがあることを
通知することができる。さらに、割込ルーチン手順によ
って、収集されてメモリに送られたデータをホストが使
うこともできる。

【００６８】図１８では、チャンネルがディスエーブル
されている場合にはアイドルである（状態１）。チャン
ネルは、イネーブルされる前にアプリケーションによっ
て構成されなければならない。この構成手順には、各チ
ャンネルに対する各レジスタを必要な機能に合致するよ
うに設定することが含まれている。以下は、構成するこ
とができるレジスタの機能の例である。すなわち、モー
ド（この場合には、パス・スルーモード）、サンプリン
グ速度、テストの継続時間、結果を記憶するための実行
コントローラ２２０のホストメモリ位置、ホストプロセ
ッサ２３６に通知する方法、使われるコネクタを指定す
るリレーとスイッチの設定、ＡＣ／ＤＣの接続等があ
る。構成が完了し、チャンネルが要求された動作を始め
ると、ホストプロセッサ２３６はチャンネルの操作をイ
ネーブルする。その時には、ホストプロセッサは他のタ
スクを始めることができ、実行コントローラ２３６は機
能を完了させることになる。

【００６９】イネーブルされた後は、チャンネルは実行
待ち（状態２）とみなされる。パススルーモードの目的
は、実行コントローラ２２０に値をサンプルさせ、これ
らをホストメモリ２３６に転送させることである。パス
スルーモードでは、２つの異なる開始オプションがサポ
ートされる。パススルーモードでは、チャンネルがイネ
ーブルされると、チャンネルはデータの獲得を開始する
か（ステップ１５１０）（モードの記憶トリガはチャン
ネルのイネーブルと等しい）、又は、獲得したデータの
セーブを開始する（ステップ１５３０）前に、信号の特
定の傾き又は／及びレベルの検出を行う（ステップ１５
２０）。後者のトリガモードは閾値モードの動作と同様
であるが、閾値条件が検出された場合には、実行コント
ローラ２２０はサンプルしたデータすべての保持を開始
するようにトリガされる点は異なっている１５４０。い
ずれの場合も、保持された最初のサンプルには、開始時
刻を示すタイムスタンプが組み合わされている。記憶の
トリガに合致すると、実行コントローラ２２０は、チャ
ンネルがディスエーブルされるまで、指定された数のサ
ンプルが獲得されるまで、又は、チャンネルのディスエ
ーブルのトリガとなる閾値条件を見出すまで（ステップ
１５５０）データを記憶する（状態３）。

【００７０】パススルーモードは、アプリケーション
が、すべてのデータを後に使用する目的でファイルに保
持すること、又はデジタルオシロスコープの画面に表示
することを要求しているときに有用である。パススルー
モードでは、データは中断されることなく連続的に収集
される（システムメモリとハードディスクの容量の制限
内で）。これは、標準のオシロスコープではサポートさ
れない特性である。記憶されたデータを使用して出力チ
ャンネルに同じ信号を生成することもできる。このこと
は、診断されるユニットの或る状態をユーザが解析する
場合に、当該状態を再現することを試みる時にに有用で
ある。

【００７１】図１９には、入力チャンネルのデータ記憶
ユニット（ＦＩＦＯ形式）の動作の実例を示す。状態１
では、チャンネルはアイドル状態にあり、ＦＩＦＯは空
としてリセットされている。データ認定ユニット２２６
がＦＩＦＯを有効と認定すると、データ認定ユニットは
ＦＩＦＯにデータを送ることができる。データを受け取
った後、ＦＩＦＯはデータを記憶し続けることがができ
る（状態２）。ユーザがプログラム可能なＦＩＦＯフラ
グ（例えば、一部フルフラグ）は、ＦＩＦＯが装置周辺
インターフェースユニット２０４から処理要求、つま
り、ＦＩＦＯがホストへデータの転送を開始する時を決
定することができる。記憶、取り出し、又は、記憶及び
取り出し（状態３）を行う”伸縮（ラバーバンド）”処
理はチャンネルが停止されるまで続けられる。

【００７２】データ記憶ユニットは１データの転送もサ
ポートする。この場合には、ＦＩＦＯはひとつの値を受
け取り、ホストがデータを読み出すことを試みたとき
に、装置周辺インターフェースユニット２０４に当該値
を渡す（状態５）。更に、ホストはユーザに指定された
条件の場合に（割込によって、又は、メイルボックスの
更新によって）通知を受けることができる。条件として
は、或る一定量のデータの転送の完了（状態４）のよう
なものがある。テスト診断システム構造のハードウエア
とソフトウエアの区分けによって、データの予めの記憶
（チャンネルの開始トリガ条件が発生する前にデータを
記憶すること）を直接に実行コントローラ２２０内に、
又は、ドライバ／アプリケーションと同等のレベルにお
いて実行することができる。実行コントローラ２２０の
内部のデータ記憶ユニットの容量と予めの記憶に必要な
容量によって決定される。

【００７３】図２０は、本発明に係る実行コントローラ
２２０内の出力チャンネルのための動作を実行するタス
クの状態図である。実行コントローラ２２０の出力能力
にはアナログ回路部２２９へのデータの送り込みとアナ
ログ出力回路の制御とが含まれる。アナログ出力回路部
２２９は、オーム関連の電流出力も含まれる電圧又は電
流の出力をサポートする。ＤＣ出力用（単独の値がそれ
ぞれのＤＡＣに送られる）、又は任意の出力波形のため
の波形出力の生成用（一連の値がそれぞれのＤＡＣに送
られる）に実行コントローラを構成することもできる。
実行コントローラ２２０は、ホストメモリ２３６内又は
局部記憶部内の予め生成されたテーブルからデータ値を
取り出すことによって後者のタスクを果たす。

【００７４】出力チャンネルは、始めはアイドル状態に
あり（状態１）、出力動作は行われていない。アプリケ
ーションは（デバイスドライバを介して）まず出力チャ
ンネルを初期化し、そして、（コネクタの使用、オーム
又は直接出力、ＤＣ又は波形出力、波形テーブルの所在
等といったことについて）出力チャネルを構成する。Ｄ
Ｃ機能の場合のＤＡＣへの単一出力（single outputs）
については、値は所望されたＤＡＣに送られる（状態
２）。波形モードが選択されているときには、コントロ
ーラは波形テーブルからデータを取り出し、要求されて
いるＤＡＣに送る（状態３Ａ、状態３Ｂ）。出力チャン
ネルのデータ記憶デバイス２２４の存在及び深さは、主
に波形モードでのＤＡＣへの出力の速度に関係がある。
テーブルの全体を検討するのか、テーブルの一部のみと
するかを指定することができる。波形テーブルを一度検
討するか、繰り返し行うかも指定することができる。波
形テーブルが繰り返して検討される場合には、動作は無
期限に、又は所定の数又は繰り返しが終了するまで繰り
返される。ホストプロセッサ２３２にはタスクの終了を
異なった方法で通知することができる（状態４）。チャ
ンネルがディスエーブルされた場合は常に、出力論理は
アイドル状態になる（状態１）。図２３は、本発明の他
の態様に係るテスト診断システムのブロック図であり、
ここでは実行コントローラと計算手段との間の情報伝達
を無線ＬＡＮを介している。

【００７５】装置周辺インターフェース２０４はバスイ
ンターフェースであってもネットワークインターフェー
スであっても良い。装置周辺インターフェースがネット
ワークインターフェースの場合には、有線でも無線でも
良い。図２３は、本発明の他の態様に係るテスト診断シ
ステムのブロック図であり、ここでは実行コントローラ
２００と計算手段２０２との間の情報伝達を無線ＬＡＮ
を介している。図２３に示された態様では、装置周辺イ
ンターフェース２０４には、マイクロコントローラ２０
１０、ＬＡＮ記憶手段２０１２、第１ＬＡＮコントロー
ラ２０１４、無線通信用第１手段２０１６、第２ＬＡＮ
コントローラ２０１８、無線通信用第２手段２０２０が
含まれている。

【００７６】装置周辺インターフェースには、第１デー
タインターフェース手段２３８と、ＬＡＮ記憶手段２０
１２と、第１ＬＡＮコントローラ２０１４と、無線通信
用第１手段２０１６とが含まれる。第１データインター
フェース手段には、第２ＬＡＮコントローラ２０１８
と、無線通信用第２手段２０２０と、マイクロコントロ
ーラ２０１０が含まれている第２データインターフェー
ス手段２３９とが含まれている。電気的な接続は一様で
はないが、マイクロコントローラ２０１０と、ＬＡＮ記
憶手段２０１２と、第１ＬＡＮコントローラ２０１４
と、無線通信用第１手段２０１６は、電気的に接続され
ている。また、第２ＬＡＮコントローラ２０１８は無線
通信用第２手段２０２０に電気的に接続されている。無
線通信用第１手段２０１６及び無線通信用第２手段２０
２０は第１データインターフェース手段２３８と第２デ
ータインターフェース手段との間のデータ転送に関する
無線通信を行う。

【００７７】図２４は本発明の他の態様に係るテスト診
断システムのブロック図である。図２４に示した態様は
図３に示した態様と類似しているが、図３に示した態様
に更にマイクロコントローラ２１２０が含まれている。
図２４に示した態様では、第１データインターフェース
手段に、接続論理制御手段２４０及び物理インターフェ
ース２４８に電気的に接続されているマイクロコントロ
ーラ２１２０が含まれている。

【００７８】本発明によるモジュラー診断テスト情報シ
ステムは、種々のアプリケーションにおいて使用される
ことが可能であるが、車両の保守のための診断及び修理
において特に有利である。従って、ここではシステムを
車両に適用した場合について記述されている。しかしな
がら、本発明は動力車以外のアプリケーションに対して
も適用可能である。

【００７９】以上の記載は実例を示すものであり、それ
に限定されないことは言うまでもない。例えば、ｍ個の
計算手段と情報伝達を行うｎ個の実行コントローラを備
えることもできる。なお、ここでのｎ及びｍは１以上の
整数値である。発明の範囲は、添付された請求項、及
び、請求項に表されているものと同等のすべてのものを
参考に決められるべきである。

【００８０】この発明は、例として次の実施形態を含
む。 １ 車両診断システムのための診断コントローラであっ
て、装置周辺インターフェース手段と、実行コントロー
ラと、上記装置周辺インターフェース手段および実行実
行コントローラを電気的に接続する第１バスとを備え、
上記実行コントローラは、仲裁制御手段およびデバイス
インターフェース手段を備え、該仲裁制御手段は該デバ
イスインターフェース手段に電気的に接続されている車
両診断コントローラ。 ２ 実行コントローラには、更にデータ記憶手段が含ま
れ、データ記憶手段は仲裁制御手段と電気的に接続され
ている上記１に記載した診断コントローラ。 ３ 更に、データ認定手段が含まれ、データ認定手段
はデバイスインターフェース手段と電気的に接続されて
いる上記１に記載した診断コントローラ。 ４ 実行制御手段には、更にデータ記憶手段が含まれ、
データ記憶手段は仲裁制御手段及びデータ認定手段と電
気的に接続されている上記３に記載した診断コントロー
ラ。 ５ 装置周辺インターフェース手段はバスの統制を実行
することができる上記３に記載した診断コントローラ。 ６ 装置周辺インターフェース手段には、更に、第１デ
ータインターフェース手段と、第２データインターフェ
ース手段と、第１データインターフェース手段と第２デ
ータインターフェース手段を電気的に接続するための第
２バスと、が含まれる上記１に記載した診断コントロー
ラ。 ７ 第２バスはＩＥＥＥ１３９４ケーブルである上記６
に記載した診断コントローラ。 ８ 第２バスはＰＣＩケーブルである上記６に記載した
診断コントローラ。 ９ 第２バスはＬＡＮコネクターケーブルである上記６
に記載した診断コントローラ。 １０ 更に、第１バスに電気的に接続されたマイクロ
コントローラが含まれる上記６に記載した診断コントロ
ーラ。 １１ 周辺装置インターフェース手段は無線インターフ
ェースである上記６に記載した診断コントローラ。 １２ 実行コントローラは再プログラム可能な論理デバ
イスによって構成される請求項１に記載した診断コント
ローラ。

【００８１】１３ 車両診断テストシステムには、計算
手段と、装置周辺インターフェース手段と、計算手段と
装置周辺インターフェース手段を電気的に接続する第３
バスと、実行制御手段と、装置周辺インターフェース手
段と実行制御手段とを電気的に接続する第１バスとが含
まれ、実行制御手段には、更に仲裁制御手段とデバイス
インターフェース手段とが含まれ、仲裁制御手段とデバ
イスインターフェース手段とが電気的に接続されてい
る。 １４ 計算手段にはホストプロセッサとホストメモリと
が含まれ、アプリケーションプログラムがホストメモリ
に記憶されている上記１３に記載した車両診断テストシ
ステム。 １５ 計算手段において動作するアプリケーションプロ
グラムが実行制御手段に一連のタスクの実行を指示し、
実時間タスクのすべてが実行制御手段で実行される上記
１４に記載した車両診断テストシステム。 １６ 第１チャンネルとホストメモリとの間で転送され
たデータは第２チャンネルとホストメモリとの間で伝送
されたデータに依存しない上記１４に記載した車両診断
テストシステム。 １７ 計算手段において動作するアプリケーションプロ
グラムが実行制御手段に一連のタスクの実行を指示し、
第１チャンネル及び第２チャンネル上で実行されるタス
クはパイプラインになっている上記１４に記載した実行
コントローラ。 １８ 実行制御手段は第１チャンネル上のヒステリシス
値の上下の値によってユーザに指定されたノイズレベル
を排除するタスクを実行する上記１４に記載した実行コ
ントローラ。 １９ 実行制御手段は少なくともひとつのチャンネル
上の転送データのピーク及び谷検出のタスクを実行する
上記１４に記載した実行コントローラ。 ２０ 第１の周波数は第１チャンネルによってサポート
され、第２の周波数は第２チャンネルによってサポート
される上記１５に記載した実行コントローラ。

【００８２】

【発明の効果】複数の実行チャンネルを介して高いデー
タ速度を達成することのできる診断システムが得られ
る。

【図面の簡単な説明】

【図１】 テスト診断システムを制御するマイクロコン
トローラのブロック図である。

【図２】 マイクロコントローラのブロック図である。

【図３】 本発明の一態様に係るテスト診断システムの
ブロック図である。

【図４】 本発明の複合ブロック図と、本発明の処理の
構成とを示す図である。

【図５】 実行コントローラのブロック図である。

【図６】 ＰＣＩバスとともに使用される実行コントロ
ーラのシステム構成のブロック図である。

【図７】 ＩＳＡバスとともに使用される実行コントロ
ーラのシステム構成のブロック図である。

【図８】 本発明の他の態様に係る実行コントローラの
ための他のメモリシステム構成を示す図である。

【図９】 本発明の他の態様に係る実行コントローラの
ための他のメモリシステム構成を示す図である。

【図１０】 実行コントローラの低速入力チャンネル１
及び２の概念図である。

【図１１】 実行コントローラの高速入力チャンネル３
及び４の概念図である。

【図１２】 実行コントローラの出力チャンネルとアナ
ログシステム構成の概念図である。

【図１３】 本発明に係る実行コントローラサブシステ
ムのための動作理論の状態図である。

【図１４】 本発明に係る実行コントローラサブシステ
ムでの閾値動作を実行するタスクの状態図である。

【図１５】 本発明に係る実行コントローラサブシステ
ムでの閾値動作請求項１５に記載した実行コントローラ
において、の実行に対応するサンプルされたデータポイ
ントのグラフである。

【図１６】 本発明に係る実行コントローラサブシステ
ムでのピーク検出動作を実行するタスクの状態図であ
る。

【図１７】 本発明に係る実行コントローラサブシステ
ムでのピーク検出動作の実行に対応するサンプルされた
データポイントのグラフである。

【図１８】 本発明に係る実行コントローラサブシステ
ムの入力チャネルのためのパススルー動作を実行するタ
スクの状態図である。

【図１９】 本発明に係る実行コントローラサブシステ
ムの入力チャネルのためのデータ記憶動作を実行するタ
スクの状態図である。

【図２０】 本発明に係る実行コントローラサブシステ
ムの出力チャネルのための動作を実行するタスクの状態
図である。

【図２１】 本発明に係るピーク検出動作のステップを
示すフローチャートである。

【図２２】 本発明に係るパス・スルー動作のステップ
を示すフローチャートである。

【図２３】 本発明の他の態様に係る診断システムのブ
ロック図であり、実行コントローラと計算手段との間の
情報伝達を無線ＬＡＮを介している。

【図２４】 本発明の他の態様に係るテスト診断システ
ムのブロック図である。

【符号の説明】

２００ 診断システム ２２０ 実行コントローラ ２２２ 仲裁コントローラ ２０４ 装置周辺インターフェース ２２８ デバイスインターフェース ２２４ データ記憶手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 車両診断システムのための診断コントロ
   ーラであって、 装置周辺インターフェース手段と、 実行コントロール手段と、 上記装置周辺インターフェース手段および上記実行コン
   トロール手段を電気的に接続する第１バスとを備え、 上記実行コントロール手段は、仲裁制御手段およびデバ
   イスインターフェース手段を備え、該仲裁制御手段は該
   デバイスインターフェース手段に電気的に接続されてい
   る車両診断コントローラ。