JPH10138922A - 電子式踏切制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ２つの論理系をハードウエアロジック回路に
より構成する場合に、クロックの精度を高く保つ。 【解決手段】 踏切に対する始動点及び終動点のデータ
を取り込み、該データにより列車が存在するか否かを検
出し、検出結果に応じた信号を出力する第１論理系と、
該第１論理系と同一の構成の第２論理系と、第１論理系
と第２論理系の各同一部分の信号を比較し、該信号に不
一致があると、故障と判定する比較器とを備えた電子式
踏切制御装置であって、第１論理系及び第２論理系をハ
ードウエアロジック回路により構成し、第１論理系に第
１のクロックを供給する第１のクロック発生手段１１
と、第２論理系に第１のクロックと同一周波数の第２の
クロックを供給する第２のクロック発生手段１２とを別
々の系統とし、所定時間経過毎に第１のクロックと第２
のクロックの位相を同期させる同期手段２８を設けてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複線或いは単線の
警報区間への列車の進入に応じて踏切保安装置、特に踏
切警報装置を制御する電子式踏切制御装置に関するもの
である。

【０００２】

【従来の技術】従来から多く用いられている踏切制御装
置は、リレーにより構成されていたが、このリレー式の
踏切制御装置に代わって、ＣＰＵを用いた電子式のもの
が既に開発され、実用化されている。これは、２つの論
理系を有し、２つの論理系の各同一部分の信号を比較し
て、信号に不一致があれば、故障と判定するものであっ
た。

【０００３】また、２つの論理系のＣＰＵを動かすクロ
ックを発生するための原発振器として１つの水晶発振器
を備えているが、その周波数が温度偏差等により遅れ側
にずれると、タイマ等の時間ずれが発生するので、監視
用の別の水晶発振器を用意して、周波数を比較し、監視
していた。

【０００４】

【発明が解決しようとする課題】ところが、ＣＰＵを用
いた電子式踏切制御装置は論理をソフトにより実現して
いるため、ソフトのバグが問題となるが、ソフトのバグ
根絶は困難である。この対策として、２つの論理系をハ
ードウエアロジック回路により構成することを本発明者
は考えているが、上述のように原発振器の周波数と監視
用の基準周波数とを比較することは、ＣＰＵではできる
が、ハードウエアロジック回路では不可能であり、２つ
の論理系をハードウエアロジック回路により構成する場
合に、クロックの精度をどのようにして保つかが課題で
ある。

【０００５】本発明の目的は、２つの論理系をハードウ
エアロジック回路により構成する場合に、クロックの精
度を高く保つことができる電子式踏切制御装置を提供す
ることである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の本発明は、踏切に対する始動点及び
終動点に設置された踏切制御子からのデータを取り込
み、該データにより前記始動点と前記終動点の間の警報
区間内に列車が存在するか否かを検出し、検出結果に応
じた信号を出力する第１論理系と、該第１論理系と同一
の構成の第２論理系と、前記第１論理系と第２論理系の
各同一部分の信号を比較し、該信号に不一致があると、
故障と判定する比較器とを備えた電子式踏切制御装置で
あって、前記第１論理系及び第２論理系をハードウエア
ロジック回路により構成し、前記第１論理系に第１のク
ロックを供給する第１のクロック発生手段と、前記第２
論理系に前記第１のクロックと同一周波数の第２のクロ
ックを供給する第２のクロック発生手段とを別々の系統
とし、所定時間経過毎に前記第１のクロックと第２のク
ロックの位相を同期させる同期手段を設けたことを特徴
とするものである。

【０００７】また、請求項２記載の本発明は、加えて、
前記第１のクロックと第２のクロックを前記比較器によ
り比較するようにしたことを特徴とするものである。

【０００８】

【発明の実施の形態】図１は、始動点及び終動点の位置
を示す図である。踏切１に対してその前方所定距離に下
り始動点Ａ及び上り始動点Ｃが定められ、そこに閉電路
形の踏切制御子２，４が設置される。また、踏切１の後
方に下り終動点Ｂ及び上り終動点Ｄが定められ、そこに
開電路形の踏切制御子３，５が設置される。下り始動点
Ａと下り終動点Ｂとの間は下りの警報区間を形成し、上
り始動点Ｃと上り終動点Ｄとの間は上りの警報区間を形
成する。６は軌道である。

【０００９】図２は、本発明の電子式踏切制御装置と外
部回路との接続の一例を示す図である。電子式踏切制御
装置７の入力側には、直流２４Ｖの電源入力、踏切制御
子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ
からのデータ、接近鎖錠リレーＡＳＲからのデータが入
力し、出力側では、下り追跡Ｒ（Ｒはリレーの意、以下
同様）、上り追跡Ｒが接続されると共に、故障と判定し
た場合に通電が断たれる正常Ｒ（内蔵）の接点にＲ回
路、集中監視制御装置、動作記憶装置がそれぞれ接続さ
れる。Ｒ回路とは、踏切警報機（不図示）を動作させる
警報リレーＲの回路である。

【００１０】図３は、Ｒ回路を示すものである。警報区
間に列車がいない時には、反応リレーＡＰＲ，ＣＰＲは
通電状態であり、反応リレーＢＰＲ，ＤＰＲは不通電状
態であるので、電子式踏切制御装置７は列車なしと判定
し、下り追跡Ｒ及び上り追跡Ｒに共に通電し、図３のこ
れらリレーの接点を共に閉状態とする。図３のそれ以外
の接点も閉状態であるので、警報リレーＲは通電状態で
あり、これにより踏切警報機は不動作状態となる。今、
例えば、下り列車が下り始動点Ａに進入することによ
り、踏切制御子２の動作が断たれると、電子式踏切制御
装置７は列車ありと判定し、下り追跡Ｒの通電を断つ。
これにより図３の下り追跡Ｒの接点が開状態となり、警
報リレーＲの通電が断たれて、それに応じて下り用の踏
切警報機が動作を開始する。下り列車が下り終動点Ｂに
到達すると、踏切制御子３は動作し、電子式踏切制御装
置７は列車なしと判定し、下り追跡Ｒを通電する。しか
し、この時点で反応リレーＢＰＲの図３の接点は列車通
過中のため開状態であり、警報リレーＲの非通電状態は
保持されている。そして、下り列車が下り終動点Ｂを通
過すると、図３の反応リレーＢＰＲの接点が閉状態とな
り、警報リレーＲは通電状態に復帰して、それに応じて
下り用の踏切警報機が動作を停止する。

【００１１】図４は、本発明の実施の一形態である電子
式踏切制御装置７のブロック図である。ハードウエアロ
ジック回路から構成された第１論理系８と、該第１論理
系８と同一構成の第２論理系９と、第１論理系８と第２
論理系９の各同一部分の信号を比較し、これらの信号に
不一致があると、故障と判定するフエールセーフ比較器
回路１０と、第１論理系８、第２論理系９及びフエール
セーフ比較器回路１０に第１のクロック（以下１系クロ
ックという）、第２のクロック（以下２系クロックとい
う）、比較器用クロックをそれぞれ供給するクロック発
生回路１１と、図２で説明した下り追跡Ｒ及び上り追跡
Ｒを制御すると共に、内蔵の正常Ｒを制御する出力制御
回路１２（リレードライバ）と、正常Ｒと、ＬＥＤ表示
回路１３とから成る。なお、クロック発生回路１１の詳
細は後述する。

【００１２】論理系８，９は、取込部１４ａ、不一致吸
収部１４ｂ、照査部１４ｃを有するフォトカプラ入力回
路１４、切換回路１５、二段動作マスク回路１６、列車
カウント回路１７、シーケンスエラー検知回路１８及び
検査パターン発生回路１９の各ハードウエアロジック回
路から構成される。

【００１３】フォトカプラ入力回路１４の取込部１４ａ
は、踏切制御子２〜５などからのデータを所定時間間隔
（１００ｍｓ）で取り込むものであり、不一致吸収部１
４ｂは、始動点のデータが第１論理系８と第２論理系９
で不一致の場合には安全側の「列車進入」にデータを加
工し、終動点のデータが不一致の場合には安全側の「列
車不到達」にデータを加工するものである。照査部１４
ｃは、フォトカプラ入力回路１４のフォトカプラの２次
側短絡故障を検知するもので、１００ｍｓの周期で５０
ｍｓの幅の照査信号が入力されることにより、全てのフ
ォトカプラの１次側を強制的にオフとし、その時、フォ
トカプラの２次側出力が、正常ならばハイレベル、短絡
故障ならばローレベル、となるので、これらを照査デー
タとしてフエールセーフ比較器回路１０に出力する。

【００１４】次に電子式踏切制御装置７の全体的な動作
を説明する。 （１）列車進入（追跡開始） 例えば、下り列車が下り始動点Ａに進入すると、フォト
カプラ入力回路１４は踏切制御子２〜５などからのデー
タを所定時間間隔（１００ｍｓ）で取り込んでいるか
ら、そのデータは切換回路１５を経て二段動作マスク回
路１６でマスク処理により踏切制御子の二段動作（あお
り）が除去され、列車カウント回路１７に入力される。

【００１５】列車カウント回路１７は二段動作マスク回
路１６からのデータ入力により「列車１本」とカウント
する。その結果、出力制御回路１２は下り追跡Ｒの通電
を断ち、警報リレーＲの通電も断って、踏切警報機を動
作させる。同時に、列車カウント回路１７は、ＬＥＤ表
示回路１３に「下り１本」を表示させると共に、検査モ
ードに移行しないように検査パターン発生回路１９に切
換抑止をかける。 （２）終動点到達（追跡終了） 下り列車の先頭が下り終動点Ｂに到達すると、踏切制御
子３は動作し、そのデータは列車カウント回路１７に入
力されて、列車カウント数を０とする。これにより、出
力制御回路１２は下り追跡Ｒを通電する。同時に、ＬＥ
Ｄ表示回路１３は「列車なし」を表示する。しかし、二
段動作マスク回路１６がまだ動作中のために検査モード
への移行は抑止されたままである。 （３）列車通過 列車の最後尾が下り終動点Ｂを通過すると、踏切制御子
３は動作を停止し、警報リレーＲへの通電が復帰する。
また、二段動作マスク回路１６は、マスク時間が終了し
た時点で、検査パターン発生回路１９への切換抑止を解
除する。これで電子式踏切制御装置７は定位に復帰した
ことになる。 （４）定位（列車進入前） 列車なしの時で、フォトカプラ入力回路１４の照査部１
４ｃの動作中に、検査パターン発生回路１９は、切換回
路１５を検査パターン発生回路１９側に切り換え、ＥＰ
ＲＯＭに記憶された検査パターン信号を読み出して、二
段動作マスク回路１６以降の回路に供給し、検査パター
ン信号に従った動作を第１論理系８及び第２論理系９に
行わせる。フエールセーフ比較器回路１０は第１論理系
８と第２論理系９の二段動作マスク回路１６以降の各部
分の信号を比較し、不一致を検出した時には、故障と判
定し、出力制御回路１２により正常Ｒ、下り追跡Ｒ、上
り追跡Ｒの通電をすべて停止させる。これにより、警報
リレーＲは通電が断たれ、踏切警報機は動作する。な
お、検査モード時には、ＬＥＤ表示回路１３は点滅し
て、検査モードであることを表示する。検査モードの
時、検査パターン信号の注入は瞬時であるので、下り追
跡Ｒ、上り追跡Ｒの通電状態には影響しない。 （５）シーケンス異常の場合 シーケンスエラー検知回路１８は、正常なシーケンスパ
ターンを記憶しており、外部入力の異常により正常なシ
ーケンスパターンと異なるシーケンスが行われると、こ
れを検知して、出力制御回路１２により正常Ｒのみの通
電を停止させる。

【００１６】次に、クロック発生回路１１の詳細を図５
により説明する。

【００１７】図５において、第１論理系８に１系クロッ
クを供給する第１のクロック発生手段２０と、第２論理
系９に１系クロックと同一周波数の２系クロックを供給
する第２のクロック発生手段２１とが、別々の系統とし
て設けられる。クロック発生手段２０，２１は、原発振
器２２，２３、前段分周器２４，２５、分周器２６，２
７からそれぞれ構成される。また、第１のクロック発生
手段２０は、１系クロックの例えば２倍の周波数を有す
る比較器用クロックをフエールセーフ比較器回路１０に
供給する。本発明の同期手段に相当するリフレッシュタ
イマ２８は、所定時間経過毎に分周器２６，２７に強制
クリア信号を出力する。これにより、１系クロックと２
系クロックの位相は同期される。

【００１８】クロック発生手段２０，２１が正常であっ
ても、温度偏差等により微小な周波数のずれが発生す
る。この微小な周波数のずれは累積すれば相当なずれと
なる。そうなれば、フエールセーフ比較器回路１０が１
系クロックと２系クロックの不一致を検出して、故障と
判定し、システムダウンとなってしまう。

【００１９】正常時の周波数のずれは、水晶発振子の温
度偏差から±５０ｐｐｍ以内と判明しているので、それ
よりやや短い時間間隔で分周器２６，２７を強制クリア
すれば、１系クロックと２系クロックのずれは許容範囲
内のものとなり、フエールセーフ比較器回路１０は不一
致と判定することはなくなる。

【００２０】クロック発生回路１１の動作を図６のタイ
ミングチャートを参照しながら説明する。

【００２１】分周器２６，２７は例えば８０ＫＨｚの１
系クロック、２系クロックを出力し、その他、分周器２
６のみは例えば１６０ＫＨｚの比較器用クロックをフエ
ールセーフ比較器回路１０に出力する。リフレッシュタ
イマ２８は、前段分周器２４の出力を計数することによ
り所定時間経過毎に強制クリア信号を分周器２６，２７
に出力し、強制クリア信号の出力で１系クロック、２系
クロックを強制的にクリア（位相同期）する。

【００２２】１系クロックと２系クロックの周波数のず
れが許容範囲内のものであれば（正常時）、図６（ａ）
に示されるように、強制クリア信号による位相同期時の
１系クロックと２系クロックのずれ△ｔは許容範囲内と
なり、フエールセーフ比較器回路１０では不一致とは検
出されず、その時点で１系クロックと２系クロックの位
相の同期がとられる。

【００２３】１系クロックと２系クロックの周波数のず
れが許容範囲を越える場合には（異常時）、図６（ｂ）
に示されるように、強制クリア信号が出力される前の時
点で１系クロックと２系クロックのレベルは一方がハイ
レベル、他方がローレベルとなり、フエールセーフ比較
器回路１０は不一致を検出し、故障と判定する。

【００２４】リフレッシュタイマ２８は、単一系構成で
あるが、強制クリア信号を出力し続ける故障の場合は全
てのクロックが停止してフエールセーフ比較器１０も動
作を停止し、強制クリア信号の出力を停止する故障の場
合には、周波数のずれが累積されてフエールセーフ比較
器回路１０が不一致を検出するから、いずれの場合も安
全側となり、リフレッシュタイマ２８が単一系構成でも
問題はない。

【００２５】図示の実施の形態によれば、所定時間経過
毎に１系クロックと２系クロックの位相を同期するよう
にしたから、２つの論理系８，９のクロックの同一性を
高精度に保つことができる。また、１系クロックと２系
クロックをフエールセーフ比較器回路１０で比較するよ
うにしたから、２つの論理系８，９のクロックの異常
（許容範囲を越えたずれ）を検出することができる。

【００２６】

【発明の効果】以上説明したように、請求項１記載の本
発明によれば、第１論理系に供給される第１のクロック
の発生手段と、第２論理系に供給される、第１のクロッ
クと同一周波数の第２のクロックの発生手段とを別々の
系統とし、所定時間経過毎に第１のクロックと第２のク
ロックの位相を同期させるようにしたから、２つの論理
系をハードウエアロジック回路により構成する場合に、
クロックの精度を高く保つことができる。

【００２７】また、請求項２記載の本発明によれば、第
１のクロックと第２のクロックを比較器により比較する
ようにしたから、第１論理系と第２論理系のクロックの
周波数の許容範囲を越えたずれを検出することができ
る。

【図面の簡単な説明】

【図１】始動点及び終動点の位置を示す図である。

【図２】本発明の電子式踏切制御装置と外部回路との接
続の一例を示す図である。

【図３】警報リレーの回路を示す図である。

【図４】本発明の実施の一形態である電子式踏切制御装
置のブロック図である。

【図５】図４のクロック発生回路の一例を示すブロック
図である。

【図６】図５のクロック発生回路の動作を示すタイミン
グチャートである。

【符号の説明】

１ 踏切 ２，４ 閉電路形の踏切制御子 ３，５ 開電路形の踏切制御子 ６ 軌道 ７ 電子式踏切制御装置 ８ 第１論理系 ９ 第２論理系 １０ フエールセーフ比較器回路 １１ クロック発生回路 １２ 出力制御回路 １３ ＬＥＤ表示回路 １４ フォトカプラ入力回路 １５ 切換回路 １６ 二段動作マスク回路 １７ 列車カウント回路 １８ シーケンスエラー検知回路 １９ 検査パターン発生回路 ２０ 第１のクロック発生手段 ２１ 第２のクロック発生手段 ２２，２３ 原発振器 ２４，２５ 前段分周器 ２６，２７ 分周器 ２８ リフレッシュタイマ（同期手段） Ａ 下り始動点 Ｂ 下り終動点 Ｃ 上り始動点 Ｄ 上り終動点 ＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ 反応リレー Ｒ 警報リレー

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 英仁 東京都目黒区目黒１丁目６番30号 東邦電 機工業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 踏切に対する始動点及び終動点に設置さ
   れた踏切制御子からのデータを取り込み、該データによ
   り前記始動点と前記終動点の間の警報区間内に列車が存
   在するか否かを検出し、検出結果に応じた信号を出力す
   る第１論理系と、該第１論理系と同一の構成の第２論理
   系と、前記第１論理系と第２論理系の各同一部分の信号
   を比較し、該信号に不一致があると、故障と判定する比
   較器とを備えた電子式踏切制御装置であって、前記第１
   論理系及び第２論理系をハードウエアロジック回路によ
   り構成し、前記第１論理系に第１のクロックを供給する
   第１のクロック発生手段と、前記第２論理系に前記第１
   のクロックと同一周波数の第２のクロックを供給する第
   ２のクロック発生手段とを別々の系統とし、所定時間経
   過毎に前記第１のクロックと第２のクロックの位相を同
   期させる同期手段を設けたことを特徴とする電子式踏切
   制御装置。
2. 【請求項２】 前記第１のクロックと第２のクロックを
   前記比較器により比較するようにした請求項１記載の電
   子式踏切制御装置。