JP5618687B2 - 2重化演算装置 - Google Patents

2重化演算装置 Download PDF

Info

Publication number
JP5618687B2
JP5618687B2 JP2010176440A JP2010176440A JP5618687B2 JP 5618687 B2 JP5618687 B2 JP 5618687B2 JP 2010176440 A JP2010176440 A JP 2010176440A JP 2010176440 A JP2010176440 A JP 2010176440A JP 5618687 B2 JP5618687 B2 JP 5618687B2
Authority
JP
Japan
Prior art keywords
arithmetic processing
data
collation
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010176440A
Other languages
English (en)
Other versions
JP2012038026A (ja
Inventor
正三 岡本
正三 岡本
幸司 飯田
幸司 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP2010176440A priority Critical patent/JP5618687B2/ja
Publication of JP2012038026A publication Critical patent/JP2012038026A/ja
Application granted granted Critical
Publication of JP5618687B2 publication Critical patent/JP5618687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、同一の処理を同期して行う2つの演算処理手段を備えた2重化演算装置に関する。
従来、この種の2重化演算装置として、例えば、特許文献1に記載されるような装置があった。
この2重化演算装置は、2つの演算処理手段(MPU)を備え、自系の比較データを他系に出力し、他系からの入力した比較データと自系の比較データとを照合して、照合結果出力を照合手段(比較回路)に出力する。そして、照合手段は、両演算処理手段からの照合結果出力が一致すると、正常動作を示す交番信号を外部に出力し、照合結果出力が不一致になると、交番信号の出力を停止することでシステムの動作を停止させ、システムを安全側に導く。
特開平11−143841号公報
しかし、上記従来の2重化演算装置では、一過性の要因によって系間での照合結果が一時的に異なった場合であっても、照合手段は、照合結果出力が一致しなくなったことに基づいてシステムの動作を停止させてしまうため、安全性は確保できるものの、必要以上にシステムの稼動率を低下させてしまうという問題があった。
本発明は上記問題点に着目してなされたものであり、システムの安全性を確保しつつ、システムの稼動率を向上させることができる2重化演算装置を提供することを目的とする。
このため、請求項1に係る発明は、同一の処理を同期して行う第1演算処理手段及び第2演算処理手段が、他系のデータを読み込んで自系のデータと照合し、他系での照合結果を読み込んで系間で異なる照合結果となった回数を計数し、他系で計数された回数を読み込んで自系で計数した回数と比較し、当該比較により設定した回数が閾値に達するまでは前記第1演算処理手段及び前記第2演算処理手段のリセットを指示するようにした。
係る構成では、第1演算処理手段及び第2演算処理手段は、それぞれ、自系のデータと他系のデータとを照合してデータの健全性を検証し、更に、自系での照合結果と他系での照合結果とに基づいて、一方が一致、他方が不一致を検出していて、系間で異なる照合結果になっているか否かを判断する。そして、系間で異なる照合結果になっている場合には、係る照合結果となった回数を計数し、更に、回数の計数結果を相互に受け渡して比較し、当該比較により設定した回数が閾値に達するまでは第1演算処理手段及び第2演算処理手段のリセットを指示する。
尚、前記データには、2つの演算処理手段の入出力値や演算処理結果の値などが含まれる。
上記請求項1の構成において、請求項2のように、第1演算処理手段及び第2演算処理手段は、他系で計数された回数と自系で計数した回数との多い方を前記閾値と比較することができる。
また、請求項1又は請求項2の構成において、請求項3のように、前記第1演算手段の照合結果と前記第2演算手段の照合結果とを入力し、前記系間で照合結果が異なりかつ前記リセットの指示が停止されているときに、前記2重化演算装置を含むシステムの動作を停止させるフェイルセーフ照合手段を備えることができる。
係る構成では、系間で異なる照合結果になった回数が閾値よりも多くなって、第1演算処理手段及び第2演算処理手段のリセット動作停止すると、フェイルセーフ照合手段がフェイルセーフ信号を出力することによってシステムの動作を停止させ、継続的な故障(異常)の発生に対してシステムを安全側に導く。
上記請求項3記載の構成において、請求項4のように、前記第1演算処理手段及び第2演算処理手段に共通のクロック信号を供給する発振手段を備え、前記第1演算処理手段及び第2演算処理手段は、前記クロック信号による計時に基づいて一定の周期で計時完了信号を他系に出力し、前記計時完了信号の入力を契機に、前記クロック信号に同期してデータを他系に出力し、前記データの照合結果を示す交番信号を前記フェイルセーフ照合手段に出力するようにできる。
係る構成では、発振手段から2つの演算処理手段に共通のクロック信号が供給され、2つの演算処理手段は、それぞれ、このクロック信号に基づいて一定の周期で計時完了信号を出力し、また、クロック信号に同期してデータを出力し、互いのデータを照合する。そして、2つの演算処理手段は、その照合結果を示す交番信号をフェイルセーフ照合手段に出力し、フェイルセーフ照合手段は、交番信号の照合に基づきフェイルセーフ信号を出力する。
係る2重化演算装置によれば、一過性の要因によってシステム動作が停止してしまうことを抑制でき、システムの安全性を確保しつつ、システムの稼動率を向上させることができる。
本願発明に係る2重化演算装置の実施形態を示すブロック図 上記実施形態における照合処理を示すフローチャート 上記実施形態における照合処理の動作を示すタイムチャート 上記実施形態における故障発生時の照合処理の動作を示すタイムチャート
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明に係る2重化演算装置の構成を示す。図1に示す2重化演算装置は、発振器(発振手段)1と、A系演算処理回路(第1演算処理手段)2と、B系演算処理回路(第2演算処理手段)3と、照合回路(フェイルセーフ照合手段)4と、検査用発振器5と、リセット回路(リセット手段)6とを含む。
発振器1は、2つの演算処理回路2,3の同期処理を実現するために、2つの演算処理回路2,3に共通のクロック信号CLK0を供給する。尚、発振器1として、水晶発振器などを採用でき、また、クロック信号CLK0の周波数は、設計に応じて適宜に選択できる。
A系及びB系演算処理回路2,3は、クロック信号CLK0に基づいて同一の処理を同期して行う2重系回路であって、入力データを演算し、この演算処理によって得たデータを出力する機能を有する。
図1に示す2重化演算装置は、例えば、踏切の保安装置を構成し、A系及びB系演算処理回路2,3は、踏切に接近する列車の位置情報などを入力し、踏切の遮断かんの制御信号などを出力する。
A系及びB系演算処理回路2,3としては、例えばASICやCPUバス回路を採用することができるが、MCU(Micro Control Unit)を用いると好適である。このMCUは、CPUバス回路を1つのLSIに実装したものに相当するため、装置の小型化、低消費電力化、あるいは低コスト化に寄与できる。
A系及びB系演算処理回路2,3は、それぞれ、故障検知部200,300と、検査部201,301と、監視タイマ部202,302と、タイマ部203,303と、データ記憶部205,305と、出力部206,306と、データ処理部207,307と、照合部208,308と、入力部209,309と、照合結果比較部210,310と、回数記憶部211,311とを含む。これらは、ハードウェアの機能ブロック、又はソフトウェアの機能モジュールを表すものである。
以下に、上記構成の2重化演算装置の作用・機能について説明するが、冗長となることを避けるために、A系演算処理回路2についてのみ説明を行い、他系のB系演算処理回路3については同一の作用・機能を有するものとする。
タイマ部203は、発振器1のクロック信号CLK0により計時を行い、一定の時間ごとに計時完了信号TUPaをB系演算処理回路3に出力する。一方、B系演算処理回路3も、同様に、タイマ部303の計時に基づいて、一定の周期で計時完了信号TUPbをA系演算処理回路2に出力する。
出力部206は、B系演算処理回路3からの計時完了信号TUPbの入力を契機に、クロック信号CLK0に同期してデータDaをB系演算処理回路3に出力する。具体的には、出力部206は、データ記憶部205からデータDATAaを読み出して、計時完了信号TUPbの一周期の前半において、データDATAaと同一のデータDap(ポジティブデータ)をB系演算処理回路3の入力部309に出力し、後半において、データDATAaの正負の論理を反転して得たデータDan(ネガティブデータ)をB系演算処理回路3の入力部309に出力する。
同様に、B系演算処理回路3は、計時完了信号TUPaの入力を契機に、クロック信号CLK0に同期してデータDbをA系演算処理回路2の入力部209に出力する。
ここで、正負の論理を反転する処理としては、例えば、データDATAaの1バイトごとに、FF(h)との排他的論理和(つまり、XOR)を実行する処理を採用することができる。例えば、データDATAaのAA(h)を論理反転処理すると、55(h)となる。
データ記憶部205はメモリであり、データ処理部207における入出力値や演算処理結果の値などのデータDATAaを格納する。
データ処理部207は、2重化演算装置が入力したデータ(列車の位置情報など)を演算し、これにより得たデータ(踏切の遮断かんの制御信号など)を他の装置に出力する。また、データ処理部207は、これらの入出力データなどを、上記のデータDATAaとしてデータ記憶部205に書き込む。
入力部209は、B系演算処理回路3からデータDbを受け取り、照合部208に出力する。
照合部208は、データ記憶部205からデータDATAa(自系のデータ)を読み出して、このデータDATAaと、B系演算処理回路3側から対応するものとして入力したデータDb(他系のデータ)とを照合し、その照合結果(一致・不一致)を示す交番信号CMPaを、自系の照合結果比較部210と他系の照合結果比較部310とに出力する。
照合部208における照合処理は、例えば、データDATAaとデータDbとを先頭から2バイト単位で比較することにより行われ、一致した場合、出力する交番信号CMPaをハイレベルとし、一致しない場合、ローレベルとする。
B系演算処理回路3から受け取るデータDbは、上述のように半周期ごとに論理反転処理がなされるから、一周期の前半ではデータDATAa(A系のポジティブデータ)とデータDb(B系のポジティブデータ)とが一致し、一周期の後半ではデータDATAa(A系のポジティブデータ)とデータDb(B系のネガティブデータ)とが不一致となるのが正常状態であり、A系及びB系演算処理回路2,3の正常状態において、交番信号CMPaは、周期的にハイレベルとローレベルを繰り返すことになる。
換言すれば、交番信号CMPaがハイレベルとローレベルとを繰り返す状態が、A系のデータとB系のデータとの一致状態を示し、データDbのポジティブデータ及びネガティブデータを照合させることで、データDbの固着故障を検知できるようにしてある。
そして、照合部208におけるデータ照合の結果、異常の発生が検出された場合、A系演算処理回路2は動作を停止し、その結果、交番信号CMPaは交番を停止し、一定値を保持する。
照合回路4は、論理回路を有するLSIなどにより構成され、2つの演算処理回路2,3(照合結果比較部210,310)から受信した交番信号CMPa,CMPbを照合する。そして、各系から同一の交番信号CMPa,CMPbが出力されている場合、同様に交番する(ポジティブデータとネガティブデータとの反転周期で反転する)状態信号FSを、例えば安全リレー(図示せず)に対して出力する。一方、交番信号CMPa,CMPbが一致しなくなると、照合回路4は、状態信号FSをハイレベル又はローレベルのいずれかの状態に保持する。
安全リレーは、インダクタなどで構成した駆動回路を備え、この駆動回路に入力する状態信号FSが交番している場合には落下しないが、状態信号FSが交番しなくなった場合(ハイレベル又はローレベルのいずれかの状態を保持する場合)に落下し、これにより外部の制御対象装置への電源供給を遮断する。このような仕組みを設けることによって、2重化演算装置を含むシステムを、安全側に制御することが可能となる。
また、本実施形態の2重化演算装置は、発振器1の故障を監視するために、検査用発振器5を備えている。検査用発振器5は、2つの演算処理回路2,3に共通の検査用クロック信号CLK1を供給する。尚、検査用発振器5として、水晶発振器などを採用でき、また、クロック信号CLK1の周波数は、設計に応じて適宜に選択できる。
監視タイマ部202は、検査用クロック信号CLK1に従って計時を行い、検査部201は、監視タイマ部202の計時に基づいて、B系演算処理回路3から入力した計時完了信号TUPbの周期の健全性を検査する。
具体的には、検査部201は、計時完了信号TUPbの入力ごとに、監視タイマ部202が計時したタイマ値Taを読み出し、タイマ値Taの変化分ΔTaが所定値Nであるか否かを判定する。計時完了信号TUPbの周期が正常であれば、タイマ値Taは、計時完了信号TUPbの入力ごとに、期待される所定の変化分Nだけ増加することになるから、検査部201は、変化分ΔTaが所定値Nではない場合、計時完了信号TUPbの周期の異常を検出する。
但し、検査用クロック信号CLK1はクロック信号CLK0と非同期であることから、正常動作時であっても変化分ΔTaに誤差が生じる。このため、実際の回路設計では、所定値Nを、誤差を見込んで一定の数値範囲に設定することが必要である。
また、検査部201は、計時完了信号TUPbの入力ごとに、B系演算処理回路3からタイマ値Tbを読み出して、このタイマ値Tbとタイマ値Taとを比較する。そして、比較の結果、タイマ値Tbとタイマ値Taとが不一致である場合、検査部201は、B系演算処理回路3の監視タイマ部302の故障を検出する。
このように、検査用クロック信号CLK1を用いて、計時完了信号TUPbの周期の異常を検出でき、また、タイマ値Tbを検査することによって、B系演算処理回路3の監視タイマ部302の故障を検出することができる。
また、本実施形態の2重化演算装置において、照合部208は、照合結果を示す交番信号CMPaを、A系演算処理回路2に設けた照合結果比較部210及びB系演算処理回路3に設けた照合結果比較部310それぞれに出力する。
照合結果比較部210は、自系の照合部208での照合結果(交番信号CMPa)、及び、他系の照合部308での照合結果(交番信号CMPb)に基づき、系間で異なる照合結果になっているか否かを判別する。
系間で照合結果が異なる場合とは、一方が一致、他方が不一致を検出している場合であり、不一致には、正常状態で不一致として検出される場合が含まれる。
そして、照合結果比較部210は、各系での照合結果が一致している場合には、交番信号CMPb(又は交番信号CMPa)を照合回路4へ出力し、他系の照合結果比較部310でも、各系での照合結果が一致していると判断すれば、照合結果比較部310は交番信号CMPa(又は交番信号CMPb)を照合回路4へ出力し、これによって、照合回路4には、各系から同一の交番信号CMPa,CMPbが入力されることになり、同様に交番する状態信号FSを、安全リレーに対して出力することで、システム動作を継続させる。
一方、照合結果比較部210は、各系での照合結果が一致と不一致とに分かれ、相互に異なる照合結果となっている場合には、自系の回数記憶部211から、それまでに異なる照合結果となった回数の積算値である積算回数ANを読み出して、この積算回数ANを1つだけ増大させ、この増大後の回数ANを回数記憶部211に更新記憶させると共に、増大させた後の回数AN(又は回数記憶部211から読み出した増大補正前の回数AN)と閾値SLとを比較する。
ここで、回数ANが閾値SLよりも少ない場合(AN<SL)には、系間で照合結果が異なることを示す交番信号CMPb(又は交番信号CMPa)の照合回路4への出力を停止した上で、リセット回路6に対してリセット信号の出力を指示する。リセット回路6は、リセット信号の出力指示を受けると、A系及びB系演算処理回路2,3をリセット(再起動)させるリセット信号を出力する。
これにより、回数ANが閾値SLよりも少ない場合には、系間で照合結果が異なっていても、照合回路4から出力される状態信号FSの交番を停止させずに、A系及びB系演算処理回路2,3のリセットによって照合のやり直しを行なわせる。
また、回数ANが閾値SLに一致するか又は多い場合(AN≧SL)には、系間で照合結果が異なることを示す交番信号CMPb(又は交番信号CMPa)を照合回路4へ出力させる一方、リセット信号の出力を指示せず、A系及びB系演算処理回路2,3をリセット(再起動)しない。
即ち、計時完了信号TUPbの入力ごとに、系間でデータを照合し、かつ、A系で照合結果とB系での照合結果とが一致しているか否かを判断し、A系とB系での照合結果が異なっていても、それまでに照合結果が異なっていると判断した積算回数ANが閾値SLに達していなければ、系間で照合結果が異なることを示す交番信号CMPa,CMPbの照合回路4への出力を停止した上で、リセット回路6にリセット信号の出力を指示して、2つの演算処理回路2,3をリセット(再起動)する。
系間で照合結果が異なることを示す交番信号CMPa,CMPbの照合回路4への出力を停止した上で、2つの演算処理回路2,3をリセット(再起動)することで、照合回路4からの状態信号FSによって安全リレーが落ちることがなく、系間でのデータ照合がやり直され、システムの動作が継続される。
ここで、系間で照合結果が異なった要因が一過性のものではなく、固定故障によるものであって、リセット(再起動)後のデータ照合でも、系間で照合結果が異なり、リセットを繰り返した結果、回数AN(リセット回数)が閾値SL以上になると、系間で照合結果が異なることを示す交番信号CMPa,CMPbの照合回路4への出力を行なうと共に、2つの演算処理回路2,3のリセットを停止し、その結果、照合回路4が出力する状態信号FSは、ハイレベル又はローレベルを保持するようになって安全リレーが落下するため、外部の制御対象装置への電源供給が遮断されて、システム動作を停止する。
即ち、系間で照合結果が異なっても、その回数が閾値SLに達するまでは、一過性の要因によるものである可能性があるので、交番信号CMPa,CMPbの照合回路4への出力停止及びリセットによってシステム動作を継続させるが、系間で照合結果が異なった回数の積算が閾値SLに達した場合には、固定故障が発生している可能性があるので、リセットを中止して交番信号CMPa,CMPbを照合回路4へ出力することで、照合回路4からの状態信号FSにより安全リレーを落とし、システム動作を停止させる。
従って、一過性の要因によって系間で照合結果が異なった場合に、直ちにシステム動作を停止させてしまうことがなく、システムの稼動率が過剰に低下することを抑制でき、また、固定故障が発生していて、系間で照合結果が異なる状態が繰り返される場合(系間で照合結果が異なる頻度が高い場合)、安全リレーを落として電源遮断を行うことで、システムのフェイルセーフを実現できる。
尚、B系演算処理回路3側の照合結果比較部310においても同様の処理が行われ、一連の照合処理は、2つの演算処理回路2,3において、同一のクロック信号CLK0に従って互いに同期して実行される。
そして、リセット回路6は、A系演算処理回路2側の照合結果比較部210とB系演算処理回路3側の照合結果比較部310との少なくとも一方からリセット信号が出力された場合に、2つの演算処理回路2,3をリセット(再起動)する。
ここで、A系演算処理回路2側で計数した回数ANaと、B系演算処理回路3側で計数した回数ANbとを相互に受け渡し、2つの演算処理回路2,3それぞれが、両回数ANのうちのより多い方の回数ANと閾値SLとを比較し、この比較結果に基づいてリセット信号の出力を制御することができる。
次に、2重化演算装置における照合処理を、図2のフローチャートに従って説明する。図2のフローチャートは、A系及びB系演算処理回路2,3双方の処理に対応する記載としているが、説明は、A系演算処理回路2での処理を中心に行う。
まず、計時完了信号TUPbを入力すると(ステップS501)、検査部201は、タイマ値Taの変化分ΔTaが所定値Nであるか否かを判定する(ステップS502)。
検査部201における判定の結果、変化分Taが所定値Nからずれている場合、故障検知部200は故障の発生を検出する(ステップS516)。
次に、監視タイマ部202からタイマ値TaがB系の演算処理回路3に出力され(ステップS503)、そして、検査部201は、B系演算処理回路3(他系)から入力したタイマ値Tbと、自系でのタイマ値Taとを比較する(ステップS504)。タイマ値Tbとタイマ値Taとの比較の結果、これらの値が一致しなければ、故障検知部200は故障の発生を検出する(ステップS516)。
次に、出力部206は、データDa(ポジティブデータ)をB系演算処理回路3に出力し(ステップS505)、照合部208は、B系演算処理回路3から入力したデータDbと、記憶部205から読み出したデータDATAaとを照合し、その結果を示す交番信号CMPaを、照合回路4と共に、自系の照合結果比較部210及び他系の照合結果比較部310に出力する(ステップS506)。
次に、出力部206は、データDATAaを上述した論理反転処理して得たデータDa(ネガティブデータ)を、B系演算処理回路3に出力する(ステップS507)。
そして、照合部208は、B系演算処理回路3においてデータDATAbを同様に論理反転処理して得たデータDb(ネガティブデータ)と、記憶部205から読み出したデータDATAa(ポジティブデータ)とを照合し、その結果を示す交番信号CMPaを、自系の照合結果比較部210及び他系の照合結果比較部310に出力する(ステップS508)。
このように、データDaとデータDbとの照合においては、前述のように、データDbそのまま(ポジティブデータ)と、このデータDbを反転させたデータ(ネガティブデータ)とを交互にデータDaと比較させることで、データDaとデータDbとが一致する正常状態で、照合結果が一致・不一致を繰り返すことになり、この一致・不一致の繰り返しに対応してハイレベルとローレベルとを繰り返す交番信号CMPaが生成されるようになっている。
尚、図中、「(P)」は論理反転処理していないポジティブデータを表し、一方、「(N)」は論理反転処理したネガティブデータを表す。
次に、照合結果比較部210は、A系での照合結果を示す交番信号CMPaと、B系での照合結果を示す交番信号CMPbとを比較し、これらが一致しているか不一致であるかを判断する(ステップS509)。
そして、一致していれば、照合結果比較部210は、入力した交番信号CMPb(又は交番信号CMPa)をそのまま照合回路4に出力する。
一方、不一致の場合、回数記憶部211に記憶している積算回数ANを読み出して、積算回数ANを今回の不一致判定を受けて1だけ増大させ、増大させた後の積算回数ANを回数記憶部211に更新記憶させる(ステップS510)。
尚、前記積算回数ANの初期値は0であり、A系での照合結果とB系での照合結果とが異なった回数の初期状態からの積算結果を示す。
次いで、増大させた積算回数ANaをB系演算処理回路3の照合結果比較部310に出力し(ステップS511)、更に、自系で計数した積算回数ANaと、B系演算処理回路3から入力したB系での積算回数ANbとに基づいて、リセット処理を行うか否かの判定に用いる積算回数ANRを設定する(ステップS512)。
ここで、例えば、自系で計数した積算回数ANaと、B系演算処理回路3から入力したB系での積算回数ANbとのより多い方を、前記積算回数ANRに設定することができる。また、系間での積算回数ANの受け渡しを行なわずに、自系で計数した積算回数ANをそのまま積算回数ANRに設定することができる。また、自系で計数した積算回数ANが他系で計数した積算回数ANよりも多い場合や、自系で計数した積算回数ANと他系で計数した積算回数ANとが異なる場合に、前記積算回数ANRを強制的に既定の最大値(>閾値SL)に設定し、リセット信号を出力させるようにできる。
次に、照合結果比較部210は、前記積算回数ANRが、予め記憶してある閾値SL以上であるか否かを判断する(ステップS513)。ここで、積算回数ANRが閾値SL未満(0≦ANR<SL)であれば、入力した交番信号CMPb(又は交番信号CMPa)の照合回路4への出力を停止し、かつ、リセット回路6に対してリセット信号の出力を指示する。
リセット信号の出力指示を受けたリセット回路6は、2つの演算処理回路2,3それぞれにリセット信号を出力し、2つの演算処理回路2,3をリセット(再起動)する(ステップS514)ことで、照合処理のやり直しを実施させる。
上記のリセット処理では、入力した交番信号CMPb(又は交番信号CMPa)の照合回路4への出力を停止するので、安全リレーは落下することはなく、2つの演算処理回路2,3は電源投入時の初期状態に戻ってデータ照合がやり直され、その結果、照合結果が一致する状態に戻れば、照合回路4が出力する状態信号FSは交番を継続することになる。
尚、前記閾値SLは、一過性の要因によって照合結果が不一致になった場合に、システムのフェイルセーフを確保できる範囲内で、動作を継続させることができる値として、予め適合してある。
また、リセット回路による演算処理回路2,3のリセット処理には、上記のように、演算処理回路2,3を電源投入時の初期状態に戻してデータ照合をやり直させる処理の他、初期状態に戻さずに照合シーケンスのみをやり直させる処理を含むものとする。
これにより、一過性の要因によって照合結果が一時的に不一致になった場合に、直ちに安全リレーが落ち、動作を停止してしまうことが抑制され、フェイルセーフを確保しつつ、システムの稼動率を向上させることができる。
また、自系で計数した積算回数ANと他系で計数した積算回数ANとを系間で受け渡し、より大きい側の積算回数ANに基づいてリセット信号の出力を制御するようにすれば、回数記憶部211,311の故障などによって系間で計数結果が異なった場合に、リセットによって過剰にシステム動作を継続させてしまうことを抑制して、システムをより安全サイドに導くことができる。
一方、積算回数ANRが閾値SL以上になっている場合には、A系とB系との間における照合結果の不一致は、一過性のものではなく、何らかの故障・異常が継続して発生しているものと推定できる。
そこで、積算回数ANRが閾値SL以上になっている場合には、入力した交番信号CMPb(又は交番信号CMPa)の照合回路4への出力を行なうと共に、リセット回路6に対するリセット信号の出力指示を行なわず、照合回路4が、A系での照合結果を示す交番信号CMPaと、B系での照合結果を示す交番信号CMPbとが不一致であることに基づいて、状態信号FSをハイレベル又はローレベルに保持するようにし、これによって安全リレーが落下して、外部の制御対象装置への電源供給が遮断し、システム動作を停止させ、システムのフェイルセーフを図る(ステップS515)。
尚、本実施形態では、起動時やアイドル時間などを利用して、回数記憶部211,311の健全性をチェックし、回数記憶部211,311が記憶する積算回数ANが、閾値SL以内で固定する故障などが発生していないことを確かめた上で、システム動作を許容するようにしている。回数記憶部211,311の健全性チェックとして、例えば冗長符号(回数記憶部211,311全体のSUM値やCRC)を付与しておき、格納データと符号のチェックを行なうチェック方法などを適用できる。
回数記憶部211,311に記憶する積算回数ANは、例えば、照合結果が一致する状態が設定時間以上継続したときに0にリセットしたり、1日単位で動作させるシステムであれば、1日の終わりにシステムを停止させるときに0にリセットしたり、電源スイッチの操作によって起動するときの初期化処理で0にリセットしたりすることができる。
また、前述した回数記憶部211,311の健全性チェックによって回数記憶部211,311の格納値に信憑性が得られない場合に積算回数ANの初期化(0にリセットする)を試み、初期化に成功した場合にシステム動作を継続し、初期化が成功しなかった場合にはシステム動作を停止させることができる。
図3は、照合処理の動作を示すタイムチャートである。ここで、符号Ap1〜Ap3と符号Bp1〜Bp3は、それぞれ、A系とB系のポジティブデータを表し、符号An1〜An3と符号Bn1〜Bn3は、それぞれ、A系とB系のネガティブデータを表す。
A系演算処理回路2とB系演算処理回路3は、同一のクロック信号CLK0に同期するため、それぞれ、計時完了信号TUPa,TUPbを同一のタイミングで出力する。
従って、A系演算処理回路2とB系演算処理回路3は、それぞれ、同一のタイミングでデータDa,Dbを出力し、照合部208,308は、同一のタイミングで照合処理を行うことができる。
データDa,Dbは、それぞれ、計時完了信号TUPa,TUPbの半周期ごとにポジティブデータとネガティブデータとを交互に繰り返すから、データが一致する正常時において、交番信号CMPa,CMPbは、一致を表すハイレベルと不一致を表すローレベルとを交互に繰り返すことになり、このとき、照合回路4は、上述したように、交番信号CMPa,CMPbと同様に交番する状態信号FSを出力する。
一方、図4に示すように、データDATAaにエラーデータEpが生じた場合、このエラーデータEp,EnとデータBp2,Bn2との照合の結果、本来一致を示すタイミングで不一致となって異常が検知されるが、照合結果の不一致を検出した回数ANが閾値SL以上になるまでは、リセットによって照合のやり直しを行なわせ、回数ANが閾値SL以上になると、照合回路4が出力する状態信号FSを一方のレベルに保持させるようにして、安全リレーを落下させる。
尚、上記実施形態では、照合部208,308の出力である交番信号CMPa,CMPbを、照合結果比較部210,310を経由させて、照合回路4に入力させるようにしたが、照合部208,308から直接交番信号CMPa,CMPbを照合回路4に入力させてもよい。但し、上記構成では、A系とB系との間における照合結果が不一致となると、リセットを行なう場合であっても、照合回路4から出力される状態信号FSの交番が停止して安全リレーが落ちてしまうため、リセット動作に伴って安全リレーを直ちに復帰させるようにするとよい。
また、本発明に係る2重化演算装置の適用範囲は、鉄道分野の装置に限定されず、例えば航空機に搭載される装置など、フェイルセーフ性を必要とする他分野の装置も本発明の適用範囲内にあるのは言うまでもない。
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。
1 発振器
2,3 演算処理回路
4 照合回路
5 検査用発振器
6 リセット回路
205,305 データ記憶部
206,306 系間出力部
207,307 データ処理部
208,308 照合部
209,309 系間入力部
210,310 照合結果比較部
211,311 回数記憶部
CLK0 クロック信号
CLK1 検査用クロック信号
TUPa,TUPb 計時完了信号
CMPa,CMPb 交番信号
Ta,Tb タイマ値
DATAa,DATAb データ

Claims (4)

  1. 同一の処理を同期して行う第1演算処理手段及び第2演算処理手段が、他系のデータを読み込んで自系のデータと照合し、他系での照合結果を読み込んで系間で異なる照合結果となった回数を計数し、他系で計数された回数を読み込んで自系で計数した回数と比較し、当該比較により設定した回数が閾値に達するまでは前記第1演算処理手段及び前記第2演算処理手段のリセットを指示する、2重化演算装置。
  2. 前記第1演算処理手段及び前記第2演算処理手段は、他系で計数された回数と自系で計数した回数との多い方を前記閾値と比較する、請求項1記載の2重化演算装置。
  3. 前記第1演算手段の照合結果と前記第2演算手段の照合結果とを入力し、前記系間で照合結果が異なりかつ前記リセットの指示が停止されているときに、前記2重化演算装置を含むシステムの動作を停止させるフェイルセーフ照合手段を備えた、請求項1又は2記載の2重化演算装置。
  4. 前記第1演算処理手段及び前記第2演算処理手段に共通のクロック信号を供給する発振手段を備え、前記第1演算処理手段及び前記第2演算処理手段は、前記クロック信号による計時に基づいて一定の周期で計時完了信号を他系に出力し、前記計時完了信号の入力を契機に、前記クロック信号に同期してデータを他系に出力し、前記データの照合結果を示す交番信号を前記フェイルセーフ照合手段に出力する、請求項3記載の2重化演算装置。
JP2010176440A 2010-08-05 2010-08-05 2重化演算装置 Active JP5618687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010176440A JP5618687B2 (ja) 2010-08-05 2010-08-05 2重化演算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010176440A JP5618687B2 (ja) 2010-08-05 2010-08-05 2重化演算装置

Publications (2)

Publication Number Publication Date
JP2012038026A JP2012038026A (ja) 2012-02-23
JP5618687B2 true JP5618687B2 (ja) 2014-11-05

Family

ID=45849982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010176440A Active JP5618687B2 (ja) 2010-08-05 2010-08-05 2重化演算装置

Country Status (1)

Country Link
JP (1) JP5618687B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5910538B2 (ja) * 2013-02-25 2016-04-27 株式会社デンソー 電池監視装置
JP6380141B2 (ja) * 2015-02-04 2018-08-29 株式会社デンソー 電子制御装置
FR3092679B1 (fr) * 2019-02-12 2021-02-19 Idemia France Elément électronique, système comprenant un tel élément électronique et procédé de surveillance d’un processeur

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181562A (ja) * 1989-01-05 1990-07-16 Toshiba Corp 新ファイル運転方式
JP3356635B2 (ja) * 1996-10-28 2002-12-16 日本信号株式会社 車両制御用コンピュータシステム
JP3313308B2 (ja) * 1997-07-31 2002-08-12 三菱電機株式会社 2重系電子連動装置
JPH11143729A (ja) * 1997-11-07 1999-05-28 Nec Corp フォールトトレラントコンピュータ
JP3529994B2 (ja) * 1997-11-12 2004-05-24 日本信号株式会社 照合回路
JP4401521B2 (ja) * 2000-03-08 2010-01-20 日本信号株式会社 2重化情報処理装置
JP3897047B2 (ja) * 2005-01-31 2007-03-22 横河電機株式会社 情報処理装置および情報処理方法
JP4454538B2 (ja) * 2005-05-31 2010-04-21 大同信号株式会社 多重系電子計算機
JP2010262432A (ja) * 2009-05-01 2010-11-18 Mitsubishi Electric Corp 安全制御装置
JP5618345B2 (ja) * 2009-07-29 2014-11-05 日本信号株式会社 二重化データ処理回路
JP2011123545A (ja) * 2009-12-08 2011-06-23 Toshiba Corp 比較冗長型情報処理装置

Also Published As

Publication number Publication date
JP2012038026A (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
JP5618345B2 (ja) 二重化データ処理回路
JP5126393B2 (ja) 車載電子制御装置
JP5739290B2 (ja) 電子制御装置
CN110690894A (zh) 一种时钟失效安全保护方法及电路
CN107003915B (zh) 驱动控制装置
JP5618687B2 (ja) 2重化演算装置
JP2006287736A (ja) 検出回路及び半導体装置
JP2011198205A (ja) 二重系制御システム
JP4959818B2 (ja) 電子制御装置
CN113485185B (zh) N倍冗余控制系统的方法
US8717066B2 (en) Clock diagnosis circuit
JP2008191924A (ja) フェールセーフcpu動作監視装置
JP5569950B2 (ja) 二重化データ処理回路
US8751875B2 (en) Method for checking suitability of a data processing device for performing failsafe automation processes
JP2006031727A (ja) フェールセーフコントローラ
JP5459370B2 (ja) 車載電子制御装置
JP6046888B2 (ja) フェイルセーフマイコン
JP6270369B2 (ja) 交通信号制御機、交通信号装置、表示制御装置及び情報表示装置
JP4613019B2 (ja) コンピュータシステム
JP2024005993A (ja) デジタル出力制御システム
JP7455772B2 (ja) 誤り検出機能付き論理回路および高安全制御システム
JP5470200B2 (ja) 故障検出器及び故障検出方法,ブレーキ演算器及びそれを用いた鉄道車両制御システム
WO2023223940A1 (ja) 車載装置、プログラム及び情報処理方法
DK2958022T3 (en) Intrinsically fail-safe activating control and command device with two out of two architecture
JP2003216451A (ja) 2重系装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130806

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130805

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140916

R150 Certificate of patent or registration of utility model

Ref document number: 5618687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150