JPH10129485A - 電子式踏切制御装置 - Google Patents
電子式踏切制御装置Info
- Publication number
- JPH10129485A JPH10129485A JP30867696A JP30867696A JPH10129485A JP H10129485 A JPH10129485 A JP H10129485A JP 30867696 A JP30867696 A JP 30867696A JP 30867696 A JP30867696 A JP 30867696A JP H10129485 A JPH10129485 A JP H10129485A
- Authority
- JP
- Japan
- Prior art keywords
- logical system
- circuit
- logical
- train
- level crossing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L29/00—Safety means for rail/road crossing traffic
- B61L29/24—Means for warning road traffic that a gate is closed or closing, or that rail traffic is approaching, e.g. for visible or audible warning
- B61L29/28—Means for warning road traffic that a gate is closed or closing, or that rail traffic is approaching, e.g. for visible or audible warning electrically operated
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Train Traffic Observation, Control, And Security (AREA)
Abstract
(57)【要約】
【課題】 フエールセーフ性の優れたものにする。
【解決手段】 踏切に対する始動点及び終動点に設置さ
れた踏切制御子からのデータを取り込み、該データによ
り始動点と終動点の間の警報区間内に列車が存在するか
否かを検出し、検出結果に応じた信号を出力する第１論
理系８と、該第１論理系と同一の構成の第２論理系９
と、第１論理系と第２論理系の各同一部分の信号を比較
し、該信号に不一致があると、故障と判定する比較器１
０とを備えた電子式踏切制御装置であって、第１論理系
及び第２論理系をハードウエアロジック回路１４〜１９
により構成している。
れた踏切制御子からのデータを取り込み、該データによ
り始動点と終動点の間の警報区間内に列車が存在するか
否かを検出し、検出結果に応じた信号を出力する第１論
理系８と、該第１論理系と同一の構成の第２論理系９
と、第１論理系と第２論理系の各同一部分の信号を比較
し、該信号に不一致があると、故障と判定する比較器１
０とを備えた電子式踏切制御装置であって、第１論理系
及び第２論理系をハードウエアロジック回路１４〜１９
により構成している。
Description
【０００１】
【発明の属する技術分野】本発明は、複線或いは単線の
警報区間への列車の進入に応じて踏切保安装置、特に踏
切警報装置を制御する電子式踏切制御装置に関するもの
である。
警報区間への列車の進入に応じて踏切保安装置、特に踏
切警報装置を制御する電子式踏切制御装置に関するもの
である。
【０００２】
【従来の技術】従来から多く用いられている踏切制御装
置は、リレーにより構成されていたが、このリレー式の
踏切制御装置に代わって、ＣＰＵを用いた電子式のもの
が既に開発され、実用化されている。これは、２つの論
理系を有し、２つの論理系の各同一部分の信号を比較し
て、信号に不一致があれば、故障と判定するものであっ
た。
置は、リレーにより構成されていたが、このリレー式の
踏切制御装置に代わって、ＣＰＵを用いた電子式のもの
が既に開発され、実用化されている。これは、２つの論
理系を有し、２つの論理系の各同一部分の信号を比較し
て、信号に不一致があれば、故障と判定するものであっ
た。
【０００３】
【発明が解決しようとする課題】ところが、ＣＰＵを用
いた電子式踏切制御装置は論理をソフトにより実現して
いるため、ソフトのバグが問題となるが、ソフトのバグ
根絶は困難であり、その対策が必要であった。
いた電子式踏切制御装置は論理をソフトにより実現して
いるため、ソフトのバグが問題となるが、ソフトのバグ
根絶は困難であり、その対策が必要であった。
【０００４】本発明の第１の目的は、フエールセーフ性
の優れた電子式踏切制御装置を提供することである。
の優れた電子式踏切制御装置を提供することである。
【０００５】本発明の第２の目的は、第１の目的を達成
すると同時に、列車ありの情報を見逃すことなく、第１
論理系、第２論理系の内部素子の固定故障を発見するこ
とができる電子式踏切制御装置を提供することである。
すると同時に、列車ありの情報を見逃すことなく、第１
論理系、第２論理系の内部素子の固定故障を発見するこ
とができる電子式踏切制御装置を提供することである。
【０００６】
【課題を解決するための手段】上記第１の目的を達成す
るために、請求項１記載の本発明は、踏切に対する始動
点及び終動点に設置された踏切制御子からのデータを取
り込み、該データにより前記始動点と前記終動点の間の
警報区間内に列車が存在するか否かを検出し、検出結果
に応じた信号を出力する第１論理系と、該第１論理系と
同一の構成の第２論理系と、前記第１論理系と第２論理
系の各同一部分の信号を比較し、該信号に不一致がある
と、故障と判定する比較器とを備えた電子式踏切制御装
置であって、前記第１論理系及び第２論理系をハードウ
エアロジック回路により構成したことを特徴とするもの
である。
るために、請求項１記載の本発明は、踏切に対する始動
点及び終動点に設置された踏切制御子からのデータを取
り込み、該データにより前記始動点と前記終動点の間の
警報区間内に列車が存在するか否かを検出し、検出結果
に応じた信号を出力する第１論理系と、該第１論理系と
同一の構成の第２論理系と、前記第１論理系と第２論理
系の各同一部分の信号を比較し、該信号に不一致がある
と、故障と判定する比較器とを備えた電子式踏切制御装
置であって、前記第１論理系及び第２論理系をハードウ
エアロジック回路により構成したことを特徴とするもの
である。
【０００７】上記第２の目的を達成するために、請求項
２記載の本発明は、踏切に対する始動点及び終動点に設
置された踏切制御子からのデータを取り込み、該データ
により前記始動点と前記終動点の間の警報区間内に列車
が存在するか否かを検出し、検出結果に応じた信号を出
力する第１論理系と、該第１論理系と同一の構成の第２
論理系と、前記第１論理系と第２論理系の各同一部分の
信号を比較し、該信号に不一致があると、故障と判定す
る比較器とを備えた電子式踏切制御装置であって、前記
第１論理系及び第２論理系をハードウエアロジック回路
により構成し、前記第１論理字系及び第２論理系が列車
を検出していない状態の時に、所定周期で、前記第１論
理系と第２論理系とに列車情報を模擬的に表わす検査パ
ターン信号を注入する検査パターン発生回路を設けたこ
とを特徴とするものである。
２記載の本発明は、踏切に対する始動点及び終動点に設
置された踏切制御子からのデータを取り込み、該データ
により前記始動点と前記終動点の間の警報区間内に列車
が存在するか否かを検出し、検出結果に応じた信号を出
力する第１論理系と、該第１論理系と同一の構成の第２
論理系と、前記第１論理系と第２論理系の各同一部分の
信号を比較し、該信号に不一致があると、故障と判定す
る比較器とを備えた電子式踏切制御装置であって、前記
第１論理系及び第２論理系をハードウエアロジック回路
により構成し、前記第１論理字系及び第２論理系が列車
を検出していない状態の時に、所定周期で、前記第１論
理系と第２論理系とに列車情報を模擬的に表わす検査パ
ターン信号を注入する検査パターン発生回路を設けたこ
とを特徴とするものである。
【０００８】
【発明の実施の形態】図１は、始動点及び終動点の位置
を示す図である。踏切１に対してその前方所定距離に下
り始動点Ａ及び上り始動点Ｃが定められ、そこに閉電路
形の踏切制御子２，４が設置される。また、踏切１の後
方に下り終動点Ｂ及び上り終動点Ｄが定められ、そこに
開電路形の踏切制御子３，５が設置される。下り始動点
Ａと下り終動点Ｂとの間は下りの警報区間を形成し、上
り始動点Ｃと上り終動点Ｄとの間は上りの警報区間を形
成する。６は軌道である。
を示す図である。踏切１に対してその前方所定距離に下
り始動点Ａ及び上り始動点Ｃが定められ、そこに閉電路
形の踏切制御子２，４が設置される。また、踏切１の後
方に下り終動点Ｂ及び上り終動点Ｄが定められ、そこに
開電路形の踏切制御子３，５が設置される。下り始動点
Ａと下り終動点Ｂとの間は下りの警報区間を形成し、上
り始動点Ｃと上り終動点Ｄとの間は上りの警報区間を形
成する。６は軌道である。
【０００９】図２は、本発明の電子式踏切制御装置と外
部回路との接続の一例を示す図である。電子式踏切制御
装置７の入力側には、直流２４Ｖの電源入力、踏切制御
子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ
からのデータ、接近鎖錠リレーＡＳＲからのデータが入
力し、出力側では、下り追跡Ｒ（Ｒはリレーの意、以下
同様）、上り追跡Ｒが接続されると共に、故障と判定し
た場合に通電が断たれる正常Ｒ（内蔵）の接点にＲ回
路、集中監視制御装置、動作記憶装置がそれぞれ接続さ
れる。Ｒ回路とは、踏切警報機（不図示）を動作させる
警報リレーＲの回路である。
部回路との接続の一例を示す図である。電子式踏切制御
装置７の入力側には、直流２４Ｖの電源入力、踏切制御
子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ
からのデータ、接近鎖錠リレーＡＳＲからのデータが入
力し、出力側では、下り追跡Ｒ（Ｒはリレーの意、以下
同様）、上り追跡Ｒが接続されると共に、故障と判定し
た場合に通電が断たれる正常Ｒ（内蔵）の接点にＲ回
路、集中監視制御装置、動作記憶装置がそれぞれ接続さ
れる。Ｒ回路とは、踏切警報機（不図示）を動作させる
警報リレーＲの回路である。
【００１０】図３は、Ｒ回路を示すものである。警報区
間に列車がいない時には、反応リレーＡＰＲ，ＣＰＲは
通電状態であり、反応リレーＢＰＲ，ＤＰＲは不通電状
態であるので、電子式踏切制御装置７は列車なしと判定
し、下り追跡Ｒ及び上り追跡Ｒに共に通電し、図３のこ
れらリレーの接点を共に閉状態とする。図３のそれ以外
の接点も閉状態であるので、警報リレーＲは通電状態で
あり、これにより踏切警報機は不動作状態となる。今、
例えば、下り列車が下り始動点Ａに進入することによ
り、踏切制御子２の動作が断たれると、電子式踏切制御
装置７は列車ありと判定し、下り追跡Ｒの通電を断つ。
これにより図３の下り追跡Ｒの接点が開状態となり、警
報リレーＲの通電が断たれて、それに応じて下り用の踏
切警報機が動作を開始する。下り列車が下り終動点Ｂに
到達すると、踏切制御子３は動作し、電子式踏切制御装
置７は列車なしと判定し、下り追跡Ｒを通電する。しか
し、この時点で反応リレーＢＰＲの図３の接点は列車通
過中のため開状態であり、警報リレーＲの非通電状態は
保持されている。そして、下り列車が下り終動点Ｂを通
過すると、図３の反応リレーＢＰＲの接点が閉状態とな
り、警報リレーＲは通電状態に復帰して、それに応じて
下り用の踏切警報機が動作を停止する。
間に列車がいない時には、反応リレーＡＰＲ，ＣＰＲは
通電状態であり、反応リレーＢＰＲ，ＤＰＲは不通電状
態であるので、電子式踏切制御装置７は列車なしと判定
し、下り追跡Ｒ及び上り追跡Ｒに共に通電し、図３のこ
れらリレーの接点を共に閉状態とする。図３のそれ以外
の接点も閉状態であるので、警報リレーＲは通電状態で
あり、これにより踏切警報機は不動作状態となる。今、
例えば、下り列車が下り始動点Ａに進入することによ
り、踏切制御子２の動作が断たれると、電子式踏切制御
装置７は列車ありと判定し、下り追跡Ｒの通電を断つ。
これにより図３の下り追跡Ｒの接点が開状態となり、警
報リレーＲの通電が断たれて、それに応じて下り用の踏
切警報機が動作を開始する。下り列車が下り終動点Ｂに
到達すると、踏切制御子３は動作し、電子式踏切制御装
置７は列車なしと判定し、下り追跡Ｒを通電する。しか
し、この時点で反応リレーＢＰＲの図３の接点は列車通
過中のため開状態であり、警報リレーＲの非通電状態は
保持されている。そして、下り列車が下り終動点Ｂを通
過すると、図３の反応リレーＢＰＲの接点が閉状態とな
り、警報リレーＲは通電状態に復帰して、それに応じて
下り用の踏切警報機が動作を停止する。
【００１１】図４は、本発明の実施の一形態である電子
式踏切制御装置７のブロック図である。ハードウエアロ
ジック回路から構成された第１論理系８と、該第１論理
系８と同一構成の第２論理系９と、第１論理系８と第２
論理系９の各同一部分の信号を比較し、これらの信号に
不一致があると、故障と判定するフエールセーフ比較器
回路１０と、第１論理系８、第２論理系９及びフエール
セーフ比較器回路１０にクロックパルスを供給するクロ
ック発生回路１１と、図２で説明した下り追跡Ｒ及び上
り追跡Ｒを制御すると共に、内蔵の正常Ｒを制御する出
力制御回路１２（リレードライバ）と、正常Ｒと、ＬＥ
Ｄ表示回路１３とから成る。
式踏切制御装置７のブロック図である。ハードウエアロ
ジック回路から構成された第１論理系８と、該第１論理
系８と同一構成の第２論理系９と、第１論理系８と第２
論理系９の各同一部分の信号を比較し、これらの信号に
不一致があると、故障と判定するフエールセーフ比較器
回路１０と、第１論理系８、第２論理系９及びフエール
セーフ比較器回路１０にクロックパルスを供給するクロ
ック発生回路１１と、図２で説明した下り追跡Ｒ及び上
り追跡Ｒを制御すると共に、内蔵の正常Ｒを制御する出
力制御回路１２（リレードライバ）と、正常Ｒと、ＬＥ
Ｄ表示回路１３とから成る。
【００１２】論理系８，９は、取込部１４ａ、不一致吸
収部１４ｂ、照査部１４ｃを有するフォトカプラ入力回
路１４、切換回路１５、二段動作マスク回路１６、列車
カウント回路１７、シーケンスエラー検知回路１８及び
検査パターン発生回路１９の各ハードウエアロジック回
路から構成される。
収部１４ｂ、照査部１４ｃを有するフォトカプラ入力回
路１４、切換回路１５、二段動作マスク回路１６、列車
カウント回路１７、シーケンスエラー検知回路１８及び
検査パターン発生回路１９の各ハードウエアロジック回
路から構成される。
【００１３】フォトカプラ入力回路１４の取込部１４ａ
は、踏切制御子２〜５などからのデータを所定時間間隔
（１００ｍｓ）で取り込むものであり、不一致吸収部１
４ｂは、始動点のデータが第１論理系８と第２論理系９
で不一致の場合には安全側の「列車進入」にデータを加
工し、終動点のデータが不一致の場合には安全側の「列
車不到達」にデータを加工するものである。照査部１４
ｃは、フォトカプラ入力回路１４のフォトカプラの２次
側短絡故障を検知するもので、１００ｍｓの周期で５０
ｍｓの幅の照査信号が入力されることにより、全てのフ
ォトカプラの１次側を強制的にオフとし、その時、フォ
トカプラの２次側出力が、正常ならばハイレベル、短絡
故障ならばローレベル、となるので、これらを照査デー
タとしてフエールセーフ比較器回路１０に出力する。
は、踏切制御子２〜５などからのデータを所定時間間隔
（１００ｍｓ）で取り込むものであり、不一致吸収部１
４ｂは、始動点のデータが第１論理系８と第２論理系９
で不一致の場合には安全側の「列車進入」にデータを加
工し、終動点のデータが不一致の場合には安全側の「列
車不到達」にデータを加工するものである。照査部１４
ｃは、フォトカプラ入力回路１４のフォトカプラの２次
側短絡故障を検知するもので、１００ｍｓの周期で５０
ｍｓの幅の照査信号が入力されることにより、全てのフ
ォトカプラの１次側を強制的にオフとし、その時、フォ
トカプラの２次側出力が、正常ならばハイレベル、短絡
故障ならばローレベル、となるので、これらを照査デー
タとしてフエールセーフ比較器回路１０に出力する。
【００１４】次に電子式踏切制御装置７の全体的な動作
を説明する。 （１）列車進入（追跡開始） 例えば、下り列車が下り始動点Ａに進入すると、フォト
カプラ入力回路１４は踏切制御子２〜５などからのデー
タを所定時間間隔（１００ｍｓ）で取り込んでいるか
ら、そのデータは切換回路１５を経て二段動作マスク回
路１６でマスク処理により踏切制御子の二段動作（あお
り）が除去され、列車カウント回路１７に入力される。
を説明する。 （１）列車進入（追跡開始） 例えば、下り列車が下り始動点Ａに進入すると、フォト
カプラ入力回路１４は踏切制御子２〜５などからのデー
タを所定時間間隔（１００ｍｓ）で取り込んでいるか
ら、そのデータは切換回路１５を経て二段動作マスク回
路１６でマスク処理により踏切制御子の二段動作（あお
り）が除去され、列車カウント回路１７に入力される。
【００１５】列車カウント回路１７は二段動作マスク回
路１６からのデータ入力により「列車１本」とカウント
する。その結果、出力制御回路１２は下り追跡Ｒの通電
を断ち、警報リレーＲの通電も断って、踏切警報機を動
作させる。同時に、列車カウント回路１７は、ＬＥＤ表
示回路１３に「下り１本」を表示させると共に、検査モ
ードに移行しないように検査パターン発生回路１９に切
換抑止をかける。 （２）終動点到達（追跡終了） 下り列車の先頭が下り終動点Ｂに到達すると、踏切制御
子３は動作し、そのデータは列車カウント回路１７に入
力されて、列車カウント数を０とする。これにより、出
力制御回路１２は下り追跡Ｒに通電する。同時に、ＬＥ
Ｄ表示回路１３は「列車なし」を表示する。しかし、二
段動作マスク回路１６がまだ動作中のために検査モード
への移行は抑止されたままである。 （３）列車通過 列車の最後尾が下り終動点Ｂを通過すると、踏切制御子
３は動作を停止し、警報リレーＲへの通電が復帰する。
また、二段動作マスク回路１６は、マスク時間が終了し
た時点で、検査パターン発生回路１９への切換抑止を解
除する。これで電子式踏切制御装置７は定位に復帰した
ことになる。 （４）定位（列車進入前） 第１論理系８及び第２論理系９がすべてハードウエアロ
ジック回路で構成される場合、列車間合いの時は殆どの
信号ラインが停止する。このため列車間合いの時に論理
系８，９の素子に故障が発生すると、二重系比較でも故
障を検出できない。列車間合いにおいて、論理系８，９
の素子の故障を発見するために、常に全回路を擬似的な
動作状態にするための検査パターン信号を検査パターン
発生回路１９により注入する。検査パターン発生回路１
９の動作は、列車なしの時で、フォトカプラ入力回路１
４の照査部１４ｃの動作中に行われるが、検査パターン
発生回路１９及びその動作の詳細については後述する。 （５）シーケンス異常の場合 シーケンスエラー検知回路１８は、正常なシーケンスパ
ターンを記憶しており、外部入力の異常により正常なシ
ーケンスパターンと異なるシーケンスが行われると、こ
れを検知して、出力制御回路１２により正常Ｒのみの通
電を停止させる。
路１６からのデータ入力により「列車１本」とカウント
する。その結果、出力制御回路１２は下り追跡Ｒの通電
を断ち、警報リレーＲの通電も断って、踏切警報機を動
作させる。同時に、列車カウント回路１７は、ＬＥＤ表
示回路１３に「下り１本」を表示させると共に、検査モ
ードに移行しないように検査パターン発生回路１９に切
換抑止をかける。 （２）終動点到達（追跡終了） 下り列車の先頭が下り終動点Ｂに到達すると、踏切制御
子３は動作し、そのデータは列車カウント回路１７に入
力されて、列車カウント数を０とする。これにより、出
力制御回路１２は下り追跡Ｒに通電する。同時に、ＬＥ
Ｄ表示回路１３は「列車なし」を表示する。しかし、二
段動作マスク回路１６がまだ動作中のために検査モード
への移行は抑止されたままである。 （３）列車通過 列車の最後尾が下り終動点Ｂを通過すると、踏切制御子
３は動作を停止し、警報リレーＲへの通電が復帰する。
また、二段動作マスク回路１６は、マスク時間が終了し
た時点で、検査パターン発生回路１９への切換抑止を解
除する。これで電子式踏切制御装置７は定位に復帰した
ことになる。 （４）定位（列車進入前） 第１論理系８及び第２論理系９がすべてハードウエアロ
ジック回路で構成される場合、列車間合いの時は殆どの
信号ラインが停止する。このため列車間合いの時に論理
系８，９の素子に故障が発生すると、二重系比較でも故
障を検出できない。列車間合いにおいて、論理系８，９
の素子の故障を発見するために、常に全回路を擬似的な
動作状態にするための検査パターン信号を検査パターン
発生回路１９により注入する。検査パターン発生回路１
９の動作は、列車なしの時で、フォトカプラ入力回路１
４の照査部１４ｃの動作中に行われるが、検査パターン
発生回路１９及びその動作の詳細については後述する。 （５）シーケンス異常の場合 シーケンスエラー検知回路１８は、正常なシーケンスパ
ターンを記憶しており、外部入力の異常により正常なシ
ーケンスパターンと異なるシーケンスが行われると、こ
れを検知して、出力制御回路１２により正常Ｒのみの通
電を停止させる。
【００１６】次に、検査パターン発生回路１９の詳細を
図５により説明する。
図５により説明する。
【００１７】図５において、検査パターン発生回路１９
は、制御回路２０、模擬的な列車情報である検査パター
ン信号を予め記憶している検査パターンＲＯＭ２１（Ｅ
ＰＲＯＭ）及び検査パターン信号のアドレス信号を順次
出力するアドレスカウンタ２２からなる。
は、制御回路２０、模擬的な列車情報である検査パター
ン信号を予め記憶している検査パターンＲＯＭ２１（Ｅ
ＰＲＯＭ）及び検査パターン信号のアドレス信号を順次
出力するアドレスカウンタ２２からなる。
【００１８】検査パターンＲＯＭ２１に記憶されている
検査パターン信号は、例えば、図６に示されるように、
アドレス００にＮＯ．０の検査パターンステップが、ア
ドレス０１にＮＯ．１の検査パターンステップが、アド
レス０２にＮＯ．２の検査パターンステップが、という
ように、ｎステップ（最大２０００ステップ程度）の検
査パターンステップが模擬的な列車情報として記憶され
たものであり、各ステップは８ビットで、下り始動点、
下り終動点、上り始動点、上り終動点、ＡＳＲに割り当
てられた各ビットには列車なしの場合に「０」、列車あ
りの場合に「１」が記憶されている。
検査パターン信号は、例えば、図６に示されるように、
アドレス００にＮＯ．０の検査パターンステップが、ア
ドレス０１にＮＯ．１の検査パターンステップが、アド
レス０２にＮＯ．２の検査パターンステップが、という
ように、ｎステップ（最大２０００ステップ程度）の検
査パターンステップが模擬的な列車情報として記憶され
たものであり、各ステップは８ビットで、下り始動点、
下り終動点、上り始動点、上り終動点、ＡＳＲに割り当
てられた各ビットには列車なしの場合に「０」、列車あ
りの場合に「１」が記憶されている。
【００１９】検査パターン発生回路１９の動作を図７の
タイミングチャートを参照しながら説明する。
タイミングチャートを参照しながら説明する。
【００２０】フォトカプラ入力回路１４から制御部２０
に照査信号が入力すると、制御部２０は照査信号から２
５ｍｓ遅延して５０ｍｓの間ローレベルとなる周期１０
０ｍｓの内部照査タイミングを発生し、これを基準とし
て動作する。制御部２０は、内部照査タイミングがロー
レベルになったことを検出するまではステート１と判定
し、待機中となる。内部照査タイミングがローレベルに
なったことをシステムクロックの次の立ち下がりで検出
し、その時、下り追跡Ｒと上り追跡Ｒが共に通電されて
いると、即ち、「列車なし」の状態であると、検査条件
成立となり、ステート２と判定し、次のシステムクロッ
クの立ち下がりでステート３へと移行し、検査モード信
号を出力する。なお、ステート２では、アドレスカウン
タ２２の初期化を行う。
に照査信号が入力すると、制御部２０は照査信号から２
５ｍｓ遅延して５０ｍｓの間ローレベルとなる周期１０
０ｍｓの内部照査タイミングを発生し、これを基準とし
て動作する。制御部２０は、内部照査タイミングがロー
レベルになったことを検出するまではステート１と判定
し、待機中となる。内部照査タイミングがローレベルに
なったことをシステムクロックの次の立ち下がりで検出
し、その時、下り追跡Ｒと上り追跡Ｒが共に通電されて
いると、即ち、「列車なし」の状態であると、検査条件
成立となり、ステート２と判定し、次のシステムクロッ
クの立ち下がりでステート３へと移行し、検査モード信
号を出力する。なお、ステート２では、アドレスカウン
タ２２の初期化を行う。
【００２１】検査モード信号の出力開始により検査動作
が開始される。検査モード信号は切換回路１５を検査パ
ターン発生回路１９側に切り換え、アドレスカウンタ２
２の動作を開始させる。アドレスカウンタ２２からシス
テムクロックに同期して順次出力されるアドレス信号に
より、検査パターンＲＯＭ２１は記憶された検査パター
ンステップＮＯ．１〜ＮＯ．ｎを順次出力して、切換回
路１５を通して二段動作マスク回路１６以降の回路に供
給し、検査パターンステップに従った動作を第１論理系
８及び第２論理系９に行わせる。フエールセーフ比較器
回路１０は第１論理系８と第２論理系９の二段動作マス
ク回路１６以降の各部分の信号を比較し、不一致を検出
した時には、故障と判定し、出力制御回路１２により正
常Ｒ、下り追跡Ｒ、上り追跡Ｒの通電をすべて停止させ
る。これにより、警報リレーＲは通電が断たれ、踏切警
報機は動作する。なお、検査モード時には、ＬＥＤ表示
回路１３は点滅して、検査モードであることを表示す
る。検査モードの時、検査パターン信号の注入は瞬時で
あるので、下り追跡Ｒ、上り追跡Ｒの通電状態には影響
しない。
が開始される。検査モード信号は切換回路１５を検査パ
ターン発生回路１９側に切り換え、アドレスカウンタ２
２の動作を開始させる。アドレスカウンタ２２からシス
テムクロックに同期して順次出力されるアドレス信号に
より、検査パターンＲＯＭ２１は記憶された検査パター
ンステップＮＯ．１〜ＮＯ．ｎを順次出力して、切換回
路１５を通して二段動作マスク回路１６以降の回路に供
給し、検査パターンステップに従った動作を第１論理系
８及び第２論理系９に行わせる。フエールセーフ比較器
回路１０は第１論理系８と第２論理系９の二段動作マス
ク回路１６以降の各部分の信号を比較し、不一致を検出
した時には、故障と判定し、出力制御回路１２により正
常Ｒ、下り追跡Ｒ、上り追跡Ｒの通電をすべて停止させ
る。これにより、警報リレーＲは通電が断たれ、踏切警
報機は動作する。なお、検査モード時には、ＬＥＤ表示
回路１３は点滅して、検査モードであることを表示す
る。検査モードの時、検査パターン信号の注入は瞬時で
あるので、下り追跡Ｒ、上り追跡Ｒの通電状態には影響
しない。
【００２２】検査パターンＲＯＭ２１は検査パターン信
号の出力を終了すると、ローレベルの終了信号を制御回
路２０に対して出力する。これにより、制御回路２０は
ステート４に移行し、終了待機状態となる。また、検査
モード信号の出力が停止され、切換回路１５はフォトカ
プラ入力回路１５側に切り換えられる。内部照査タイミ
ングがハイレベルになると、次のシステムクロックでス
テート１へ移行し、再び上記の動作が繰り返される。な
お、単線／複線パターンの切換は、アドレス信号の最上
位ビットにより行われる。
号の出力を終了すると、ローレベルの終了信号を制御回
路２０に対して出力する。これにより、制御回路２０は
ステート４に移行し、終了待機状態となる。また、検査
モード信号の出力が停止され、切換回路１５はフォトカ
プラ入力回路１５側に切り換えられる。内部照査タイミ
ングがハイレベルになると、次のシステムクロックでス
テート１へ移行し、再び上記の動作が繰り返される。な
お、単線／複線パターンの切換は、アドレス信号の最上
位ビットにより行われる。
【００２３】上記のように、検査動作は、列車なし、か
つ、照査信号によるフォトカプラ入力回路１４のフォト
カプラ照査中にのみ行われ、終了と共に、全ての回路は
定位に復帰する。（回路をスタックさせないパターン構
成によりリセット不要）これは列車の進入を見逃さない
ために重要である。
つ、照査信号によるフォトカプラ入力回路１４のフォト
カプラ照査中にのみ行われ、終了と共に、全ての回路は
定位に復帰する。（回路をスタックさせないパターン構
成によりリセット不要）これは列車の進入を見逃さない
ために重要である。
【００２４】図示の実施の形態によれば、第１論理系８
と第２論理系９とをハードウエアロジック回路（１４〜
１９）により構成したから、ソフトレス化を図ることが
でき、ハードウエアによるフエールセーフ性の優れたも
のにすることができる。
と第２論理系９とをハードウエアロジック回路（１４〜
１９）により構成したから、ソフトレス化を図ることが
でき、ハードウエアによるフエールセーフ性の優れたも
のにすることができる。
【００２５】また、検査パターン発生回路１９により、
論理系８，９が列車を検出していない状態の時に、所定
周期で、第１論理系８と第２論理系９とに列車情報を模
擬的に表わす検査パターン信号を注入し、第１論理系８
と第２論理系９とを動作させ、フエールセーフ比較器回
路１０にて比較するようにしたから、列車ありの情報を
見逃すことなく、論理系８，９の内部素子の固定故障を
発見することができる。
論理系８，９が列車を検出していない状態の時に、所定
周期で、第１論理系８と第２論理系９とに列車情報を模
擬的に表わす検査パターン信号を注入し、第１論理系８
と第２論理系９とを動作させ、フエールセーフ比較器回
路１０にて比較するようにしたから、列車ありの情報を
見逃すことなく、論理系８，９の内部素子の固定故障を
発見することができる。
【００２６】
【発明の効果】以上説明したように、請求項１記載の本
発明によれば、第１論理系及び第２論理系をハードウエ
アロジック回路により構成しから、ソフトレス化を図る
ことができ、ハードウエアによるフエールセーフ性の優
れたものにすることができる。
発明によれば、第１論理系及び第２論理系をハードウエ
アロジック回路により構成しから、ソフトレス化を図る
ことができ、ハードウエアによるフエールセーフ性の優
れたものにすることができる。
【００２７】また、請求項２記載の本発明によれば、第
１論理系及び第２論理系が列車を検出していない状態の
時に、所定周期で、第１論理系と第２論理系とに列車情
報を模擬的に表わす検査パターン信号を注入するように
したから、列車ありの情報を見逃すことなく、第１論理
系、第２論理系の内部素子の固定故障を発見することが
できる。
１論理系及び第２論理系が列車を検出していない状態の
時に、所定周期で、第１論理系と第２論理系とに列車情
報を模擬的に表わす検査パターン信号を注入するように
したから、列車ありの情報を見逃すことなく、第１論理
系、第２論理系の内部素子の固定故障を発見することが
できる。
【図面の簡単な説明】
【図１】始動点及び終動点の位置を示す図である。
【図２】本発明の電子式踏切制御装置と外部回路との接
続の一例を示す図である。
続の一例を示す図である。
【図３】警報リレーの回路を示す図である。
【図４】本発明の実施の一形態である電子式踏切制御装
置のブロック図である。
置のブロック図である。
【図５】図４の検査パターン発生回路の一例を示すブロ
ック図である。
ック図である。
【図６】検査パターン信号の構成例を示す図である。
【図７】図５の検査パターン発生回路の動作を示すタイ
ミングチャートである。
ミングチャートである。
１ 踏切 ２，４ 閉電路形の踏切制御子 ３，５ 開電路形の踏切制御子 ６ 軌道 ７ 電子式踏切制御装置 ８ 第１論理系 ９ 第２論理系 １０ フエールセーフ比較器回路 １１ クロック発生回路 １２ 出力制御回路 １３ ＬＥＤ表示回路 １４ フォトカプラ入力回路 １５ 切換回路 １６ 二段動作マスク回路 １７ 列車カウント回路 １８ シーケンスエラー検知回路 １９ 検査パターン発生回路 ２０ 制御回路 ２１ アドレスカウンタ ２２ 検査パターンＲＯＭ Ａ 下り始動点 Ｂ 下り終動点 Ｃ 上り始動点 Ｄ 上り終動点 ＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ 反応リレー Ｒ 警報リレー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 英仁 東京都目黒区目黒１丁目６番30号 東邦電 機工業株式会社内
Claims (2)
- 【請求項１】 踏切に対する始動点及び終動点に設置さ
れた踏切制御子からのデータを取り込み、該データによ
り前記始動点と前記終動点の間の警報区間内に列車が存
在するか否かを検出し、検出結果に応じた信号を出力す
る第１論理系と、該第１論理系と同一の構成の第２論理
系と、前記第１論理系と第２論理系の各同一部分の信号
を比較し、該信号に不一致があると、故障と判定する比
較器とを備えた電子式踏切制御装置であって、前記第１
論理系及び第２論理系をハードウエアロジック回路によ
り構成したことを特徴とする電子式踏切制御装置。 - 【請求項２】 踏切に対する始動点及び終動点に設置さ
れた踏切制御子からのデータを取り込み、該データによ
り前記始動点と前記終動点の間の警報区間内に列車が存
在するか否かを検出し、検出結果に応じた信号を出力す
る第１論理系と、該第１論理系と同一の構成の第２論理
系と、前記第１論理系と第２論理系の各同一部分の信号
を比較し、該信号に不一致があると、故障と判定する比
較器とを備えた電子式踏切制御装置であって、前記第１
論理系及び第２論理系をハードウエアロジック回路によ
り構成し、前記第１論理字系及び第２論理系が列車を検
出していない状態の時に、所定周期で、前記第１論理系
と第２論理系とに列車情報を模擬的に表わす検査パター
ン信号を注入する検査パターン発生回路を設けたことを
特徴とする電子式踏切制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30867696A JPH10129485A (ja) | 1996-11-06 | 1996-11-06 | 電子式踏切制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30867696A JPH10129485A (ja) | 1996-11-06 | 1996-11-06 | 電子式踏切制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10129485A true JPH10129485A (ja) | 1998-05-19 |
Family
ID=17983953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30867696A Pending JPH10129485A (ja) | 1996-11-06 | 1996-11-06 | 電子式踏切制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10129485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103760801A (zh) * | 2014-01-24 | 2014-04-30 | 浙江众合机电股份有限公司 | 基于安全输入系统的信号采集方法及其系统 |
-
1996
- 1996-11-06 JP JP30867696A patent/JPH10129485A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103760801A (zh) * | 2014-01-24 | 2014-04-30 | 浙江众合机电股份有限公司 | 基于安全输入系统的信号采集方法及其系统 |
| CN103760801B (zh) * | 2014-01-24 | 2016-06-22 | 浙江众合科技股份有限公司 | 基于安全输入系统的信号采集方法及其系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04507137A (ja) | 車両における複数の制御装置の機能監視装置 | |
| Schellhorn et al. | Formal fault tree semantics | |
| CA2293877A1 (en) | Power switching system | |
| CN115195814A (zh) | 一种车站地面控制系统及电码化单元控制方法 | |
| CN100498733C (zh) | 一种实现计算机故障报警控制的方法 | |
| CN108919781A (zh) | 动车组自动过分相控制系统的自检方法及实现电路 | |
| JPH10129485A (ja) | 電子式踏切制御装置 | |
| JPS6128142B2 (ja) | ||
| JP5137921B2 (ja) | 入力制御装置 | |
| CN115123339B (zh) | 一种车站地面控制系统用编码单元 | |
| JPS6057023B2 (ja) | 防排煙制御装置の断線短絡検出回路 | |
| JPH10129484A (ja) | 電子式踏切制御装置 | |
| CN103812744A (zh) | 基于rs-422总线结构的双向双环报警通信控制系统 | |
| JPH10138922A (ja) | 電子式踏切制御装置 | |
| KR100837597B1 (ko) | 철도신호 이중계제어기의 자기검사회로 | |
| CN113434420A (zh) | 设备测试方法及装置 | |
| JPH04360440A (ja) | 伝送路障害検出方式 | |
| KR101201357B1 (ko) | 열차의 이중 도어제어장치 | |
| AU703531B2 (en) | Non-vital turn off of vital output circuit | |
| JP2002315175A (ja) | 保護リレーシステム | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JPH0695902A (ja) | プロセッサ二重化方式の情報処理装置 | |
| JPH11259101A (ja) | フェールセーフ出力装置 | |
| JP2726775B2 (ja) | Ａｔｃ制御装置 | |
| JPH05257836A (ja) | 情報入力装置と情報入力装置のオンライン診断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051122 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |