JPH10129484A - 電子式踏切制御装置 - Google Patents
電子式踏切制御装置Info
- Publication number
- JPH10129484A JPH10129484A JP30867596A JP30867596A JPH10129484A JP H10129484 A JPH10129484 A JP H10129484A JP 30867596 A JP30867596 A JP 30867596A JP 30867596 A JP30867596 A JP 30867596A JP H10129484 A JPH10129484 A JP H10129484A
- Authority
- JP
- Japan
- Prior art keywords
- data
- train
- mismatch
- circuit
- logical system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Train Traffic Observation, Control, And Security (AREA)
Abstract
(57)【要約】
【課題】 踏切に対する始動点及び終動点のデータを取
り込んだ際の取込出力にズレがあっても、そのズレによ
る２つの論理系のデータ不一致を救済する。 【解決手段】 踏切に対する始動点及び終動点のデータ
を取り込み、該データにより列車が存在するか否かを検
出し、検出結果に応じた信号を出力する第１論理系と、
該第１論理系と同一の構成の第２論理系と、第１論理系
と第２論理系の各同一部分の信号を比較し、該信号に不
一致があると、故障と判定する比較器とを備えた電子式
踏切制御装置であって、第１論理系及び第２論理系をハ
ードウエアロジック回路により構成し、始動点のデータ
を取り込んだ際に、第１論理系と第２論理系との間で取
込データに不一致がある場合に、該データを列車進入デ
ータに一致させ、終動点のデータを取り込んだ際に、取
込データに不一致がある場合に、該データを列車不到達
データに一致させる不一致吸収部２６，２７を、第１論
理系及び第２論理系の入力回路内に設けている。
り込んだ際の取込出力にズレがあっても、そのズレによ
る２つの論理系のデータ不一致を救済する。 【解決手段】 踏切に対する始動点及び終動点のデータ
を取り込み、該データにより列車が存在するか否かを検
出し、検出結果に応じた信号を出力する第１論理系と、
該第１論理系と同一の構成の第２論理系と、第１論理系
と第２論理系の各同一部分の信号を比較し、該信号に不
一致があると、故障と判定する比較器とを備えた電子式
踏切制御装置であって、第１論理系及び第２論理系をハ
ードウエアロジック回路により構成し、始動点のデータ
を取り込んだ際に、第１論理系と第２論理系との間で取
込データに不一致がある場合に、該データを列車進入デ
ータに一致させ、終動点のデータを取り込んだ際に、取
込データに不一致がある場合に、該データを列車不到達
データに一致させる不一致吸収部２６，２７を、第１論
理系及び第２論理系の入力回路内に設けている。
Description
【０００１】
【発明の属する技術分野】本発明は、複線或いは単線の
警報区間への列車の進入に応じて踏切保安装置、特に踏
切警報装置を制御する電子式踏切制御装置に関するもの
である。
警報区間への列車の進入に応じて踏切保安装置、特に踏
切警報装置を制御する電子式踏切制御装置に関するもの
である。
【０００２】
【従来の技術】従来から多く用いられている踏切制御装
置は、リレーにより構成されていたが、このリレー式の
踏切制御装置に代わって、ＣＰＵを用いた電子式のもの
が既に開発され、実用化されている。これは、２つの論
理系を有し、２つの論理系の各同一部分の信号を比較し
て、信号に不一致があれば、故障と判定するものであっ
た。
置は、リレーにより構成されていたが、このリレー式の
踏切制御装置に代わって、ＣＰＵを用いた電子式のもの
が既に開発され、実用化されている。これは、２つの論
理系を有し、２つの論理系の各同一部分の信号を比較し
て、信号に不一致があれば、故障と判定するものであっ
た。
【０００３】
【発明が解決しようとする課題】ところが、ＣＰＵを用
いた電子式踏切制御装置は論理をソフトにより実現して
いるため、ソフトのバグが問題となるが、ソフトのバク
根絶は困難である。この対策として、２つの論理系をハ
ードウエアロジック回路により構成することを本発明者
は考えている。論理をすべてハードウエアのみで構成す
ると、ハードウエア試験でそのフエールセーフ性が確認
できるので、フエールセーフ性に優れたものにすること
ができる。しかし、始動点及び終動点に設置された踏切
制御子からのデータを取り込んだ際に、取込出力がハー
ドウエアで構成された２つの論理系の間で過渡的にずれ
ることがあり、このズレによっても故障と判定すると、
システムダウンが比較的多い頻度で発生するおそれがあ
った。
いた電子式踏切制御装置は論理をソフトにより実現して
いるため、ソフトのバグが問題となるが、ソフトのバク
根絶は困難である。この対策として、２つの論理系をハ
ードウエアロジック回路により構成することを本発明者
は考えている。論理をすべてハードウエアのみで構成す
ると、ハードウエア試験でそのフエールセーフ性が確認
できるので、フエールセーフ性に優れたものにすること
ができる。しかし、始動点及び終動点に設置された踏切
制御子からのデータを取り込んだ際に、取込出力がハー
ドウエアで構成された２つの論理系の間で過渡的にずれ
ることがあり、このズレによっても故障と判定すると、
システムダウンが比較的多い頻度で発生するおそれがあ
った。
【０００４】本発明の目的は、踏切に対する始動点及び
終動点に設置された踏切制御子からのデータを取り込ん
だ際の取込出力にズレがあっても、そのズレによる２つ
の論理系のデータ不一致を救済することができる電子式
踏切制御装置を提供することである。
終動点に設置された踏切制御子からのデータを取り込ん
だ際の取込出力にズレがあっても、そのズレによる２つ
の論理系のデータ不一致を救済することができる電子式
踏切制御装置を提供することである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、踏切に対する始動点及び終動点に設置さ
れた踏切制御子からのデータを取り込み、該データによ
り前記始動点と前記終動点の間の警報区間内に列車が存
在するか否かを検出し、検出結果に応じた信号を出力す
る第１論理系と、該第１論理系と同一の構成の第２論理
系と、前記第１論理系と第２論理系の各同一部分の信号
を比較し、該信号に不一致があると、故障と判定する比
較器とを備えた電子式踏切制御装置であって、前記第１
論理系及び第２論理系をハードウエアロジック回路によ
り構成し、前記始動点の踏切制御子からのデータを取り
込んだ際に、前記第１論理系と第２論理系との間で取込
データに不一致がある場合に、該データを列車進入デー
タに一致させ、前記終動点の踏切制御子からのデータを
取り込んだ際に、前記第１論理系と第２論理系との間で
取込データに不一致がある場合に、該データを列車不到
達データに一致させる不一致吸収部を、前記第１論理系
及び第２論理系の入力回路内に設けたことを特徴とする
ものである。
に、本発明は、踏切に対する始動点及び終動点に設置さ
れた踏切制御子からのデータを取り込み、該データによ
り前記始動点と前記終動点の間の警報区間内に列車が存
在するか否かを検出し、検出結果に応じた信号を出力す
る第１論理系と、該第１論理系と同一の構成の第２論理
系と、前記第１論理系と第２論理系の各同一部分の信号
を比較し、該信号に不一致があると、故障と判定する比
較器とを備えた電子式踏切制御装置であって、前記第１
論理系及び第２論理系をハードウエアロジック回路によ
り構成し、前記始動点の踏切制御子からのデータを取り
込んだ際に、前記第１論理系と第２論理系との間で取込
データに不一致がある場合に、該データを列車進入デー
タに一致させ、前記終動点の踏切制御子からのデータを
取り込んだ際に、前記第１論理系と第２論理系との間で
取込データに不一致がある場合に、該データを列車不到
達データに一致させる不一致吸収部を、前記第１論理系
及び第２論理系の入力回路内に設けたことを特徴とする
ものである。
【０００６】
【発明の実施の形態】図１は、始動点及び終動点の位置
を示す図である。踏切１に対してその前方所定距離に下
り始動点Ａ及び上り始動点Ｃが定められ、そこに閉電路
形の踏切制御子２，４が設置される。また、踏切１の後
方に下り終動点Ｂ及び上り終動点Ｄが定められ、そこに
開電路形の踏切制御子３，５が設置される。下り始動点
Ａと下り終動点Ｂとの間は下りの警報区間を形成し、上
り始動点Ｃと上り終動点Ｄとの間は上りの警報区間を形
成する。６は軌道である。
を示す図である。踏切１に対してその前方所定距離に下
り始動点Ａ及び上り始動点Ｃが定められ、そこに閉電路
形の踏切制御子２，４が設置される。また、踏切１の後
方に下り終動点Ｂ及び上り終動点Ｄが定められ、そこに
開電路形の踏切制御子３，５が設置される。下り始動点
Ａと下り終動点Ｂとの間は下りの警報区間を形成し、上
り始動点Ｃと上り終動点Ｄとの間は上りの警報区間を形
成する。６は軌道である。
【０００７】図２は、本発明の電子式踏切制御装置と外
部回路との接続の一例を示す図である。電子式踏切制御
装置７の入力側には、直流２４Ｖの電源入力、踏切制御
子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ
からのデータ、接近鎖錠リレーＡＳＲからのデータが入
力し、出力側では、下り追跡Ｒ（Ｒはリレーの意、以下
同様）、上り追跡Ｒが接続されると共に、故障と判定し
た場合に通電が断たれる正常Ｒ（内蔵）の接点にＲ回
路、集中監視制御装置、動作記憶装置がそれぞれ接続さ
れる。Ｒ回路とは、踏切警報機（不図示）を動作させる
警報リレーＲの回路である。
部回路との接続の一例を示す図である。電子式踏切制御
装置７の入力側には、直流２４Ｖの電源入力、踏切制御
子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ
からのデータ、接近鎖錠リレーＡＳＲからのデータが入
力し、出力側では、下り追跡Ｒ（Ｒはリレーの意、以下
同様）、上り追跡Ｒが接続されると共に、故障と判定し
た場合に通電が断たれる正常Ｒ（内蔵）の接点にＲ回
路、集中監視制御装置、動作記憶装置がそれぞれ接続さ
れる。Ｒ回路とは、踏切警報機（不図示）を動作させる
警報リレーＲの回路である。
【０００８】図３は、Ｒ回路を示すものである。警報区
間に列車がいない時には、反応リレーＡＰＲ，ＣＰＲは
通電状態であり、反応リレーＢＰＲ，ＤＰＲは不通電状
態であるので、電子式踏切制御装置７は列車なしと判定
し、下り追跡Ｒ及び上り追跡Ｒに共に通電し、図３のこ
れらリレーの接点を共に閉状態とする。図３のそれ以外
の接点も閉状態であるので、警報リレーＲは通電状態で
あり、これにより踏切警報機は不動作状態となる。今、
例えば、下り列車が下り始動点Ａに進入することによ
り、踏切制御子２の動作が断たれると、電子式踏切制御
装置７は列車ありと判定し、下り追跡Ｒの通電を断つ。
これにより図３の下り追跡Ｒの接点が開状態となり、警
報リレーＲの通電が断たれて、それに応じて下り用の踏
切警報機が動作を開始する。下り列車が下り終動点Ｂに
到達すると、踏切制御子３は動作し、電子式踏切制御装
置７は列車なしと判定し、下り追跡Ｒを通電する。しか
し、この時点で反応リレーＢＰＲの図３の接点は列車通
過中のため開状態であり、警報リレーＲの非通電状態は
保持されている。そして、下り列車が下り終動点Ｂを通
過すると、図３の反応リレーＢＰＲの接点が閉状態とな
り、警報リレーＲは通電状態に復帰して、それに応じて
下り用の踏切警報機が動作を停止する。
間に列車がいない時には、反応リレーＡＰＲ，ＣＰＲは
通電状態であり、反応リレーＢＰＲ，ＤＰＲは不通電状
態であるので、電子式踏切制御装置７は列車なしと判定
し、下り追跡Ｒ及び上り追跡Ｒに共に通電し、図３のこ
れらリレーの接点を共に閉状態とする。図３のそれ以外
の接点も閉状態であるので、警報リレーＲは通電状態で
あり、これにより踏切警報機は不動作状態となる。今、
例えば、下り列車が下り始動点Ａに進入することによ
り、踏切制御子２の動作が断たれると、電子式踏切制御
装置７は列車ありと判定し、下り追跡Ｒの通電を断つ。
これにより図３の下り追跡Ｒの接点が開状態となり、警
報リレーＲの通電が断たれて、それに応じて下り用の踏
切警報機が動作を開始する。下り列車が下り終動点Ｂに
到達すると、踏切制御子３は動作し、電子式踏切制御装
置７は列車なしと判定し、下り追跡Ｒを通電する。しか
し、この時点で反応リレーＢＰＲの図３の接点は列車通
過中のため開状態であり、警報リレーＲの非通電状態は
保持されている。そして、下り列車が下り終動点Ｂを通
過すると、図３の反応リレーＢＰＲの接点が閉状態とな
り、警報リレーＲは通電状態に復帰して、それに応じて
下り用の踏切警報機が動作を停止する。
【０００９】図４は、本発明の実施の一形態である電子
式踏切制御装置７のブロック図である。ハードウエアロ
ジック回路から構成された第１論理系８と、該第１論理
系８と同一構成の第２論理系９と、第１論理系８と第２
論理系９の各同一部分の信号を比較し、これらの信号に
不一致があると、故障と判定するフエールセーフ比較器
回路１０と、第１論理系８、第２論理系９及びフエール
セーフ比較器回路１０にクロックパルスを供給するクロ
ック発生回路１１と、図２で説明した下り追跡Ｒ及び上
り追跡Ｒを制御すると共に、内蔵の正常Ｒを制御する出
力制御回路１２（リレードライバ）と、正常Ｒと、ＬＥ
Ｄ表示回路１３とから成る。
式踏切制御装置７のブロック図である。ハードウエアロ
ジック回路から構成された第１論理系８と、該第１論理
系８と同一構成の第２論理系９と、第１論理系８と第２
論理系９の各同一部分の信号を比較し、これらの信号に
不一致があると、故障と判定するフエールセーフ比較器
回路１０と、第１論理系８、第２論理系９及びフエール
セーフ比較器回路１０にクロックパルスを供給するクロ
ック発生回路１１と、図２で説明した下り追跡Ｒ及び上
り追跡Ｒを制御すると共に、内蔵の正常Ｒを制御する出
力制御回路１２（リレードライバ）と、正常Ｒと、ＬＥ
Ｄ表示回路１３とから成る。
【００１０】論理系８，９は、取込部１４ａ、不一致吸
収部１４ｂ、照査部１４ｃを有するフォトカプラ入力回
路１４、切換回路１５、二段動作マスク回路１６、列車
カウント回路１７、シーケンスエラー検知回路１８及び
検査パターン発生回路１９の各ハードウエアロジック回
路から構成される。
収部１４ｂ、照査部１４ｃを有するフォトカプラ入力回
路１４、切換回路１５、二段動作マスク回路１６、列車
カウント回路１７、シーケンスエラー検知回路１８及び
検査パターン発生回路１９の各ハードウエアロジック回
路から構成される。
【００１１】次に電子式踏切制御装置７の全体的な動作
を説明する。 （１）列車進入（追跡開始） 例えば、下り列車が下り始動点Ａに進入すると、フォト
カプラ入力回路１４は踏切制御子２〜５などからのデー
タを所定時間間隔（１００ｍｓ）で取り込んでいるか
ら、そのデータは切換回路１５を経て二段動作マスク回
路１６でマスク処理により踏切制御子の二段動作（あお
り）が除去され、列車カウント回路１７に入力される。
を説明する。 （１）列車進入（追跡開始） 例えば、下り列車が下り始動点Ａに進入すると、フォト
カプラ入力回路１４は踏切制御子２〜５などからのデー
タを所定時間間隔（１００ｍｓ）で取り込んでいるか
ら、そのデータは切換回路１５を経て二段動作マスク回
路１６でマスク処理により踏切制御子の二段動作（あお
り）が除去され、列車カウント回路１７に入力される。
【００１２】列車カウント回路１７は二段動作マスク回
路１６からのデータ入力により「列車１本」とカウント
する。その結果、出力制御回路１２は下り追跡Ｒの通電
を断ち、警報リレーＲの通電も断って、踏切警報機を動
作させる。同時に、列車カウント回路１７は、ＬＥＤ表
示回路１３に「下り１本」を表示させると共に、検査モ
ードに移行しないように検査パターン発生回路１９に切
換抑止をかける。 （２）終動点到達（追跡終了） 下り列車の先頭が下り終動点Ｂに到達すると、踏切制御
子３は動作し、そのデータは列車カウント回路１７に入
力されて、列車カウント数を０とする。これにより、出
力制御回路１２は下り追跡Ｒを通電する。同時に、ＬＥ
Ｄ表示回路１３は「列車なし」を表示する。しかし、二
段動作マスク回路１６がまだ動作中のために検査モード
への移行は抑止されたままである。 （３）列車通過 列車の最後尾が下り終動点Ｂを通過すると、踏切制御子
３は動作を停止し、警報リレーＲへの通電が復帰する。
また、二段動作マスク回路１６は、マスク時間が終了し
た時点で、検査パターン発生回路１９への切換抑止を解
除する。これで電子式踏切制御装置７は定位に復帰した
ことになる。 （４）定位（列車進入前） 列車なしの時で、フォトカプラ入力回路１４の照査部１
４ｃの動作中（後述）に、検査パターン発生回路１９
は、切換回路１５を検査パターン発生回路１９側に切り
換え、ＥＰＲＯＭに記憶された検査パターン信号を読み
出して、二段動作マスク回路１６以降の回路に供給し、
検査パターン信号に従った動作を第１論理系８及び第２
論理系９に行わせる。フエールセーフ比較器回路１０は
第１論理系８と第２論理系９の二段動作マスク回路１６
以降の各部分の信号を比較し、不一致を検出した時に
は、故障と判定し、出力制御回路１２により正常Ｒ、下
り追跡Ｒ、上り追跡Ｒの通電をすべて停止させる。これ
により、警報リレーＲは通電が断たれ、踏切警報機は動
作する。なお、検査モード時には、ＬＥＤ表示回路１３
は点滅して、検査モードであることを表示する。検査モ
ードの時、検査パターン信号の注入は瞬時であるので、
下り追跡Ｒ、上り追跡Ｒの通電状態には影響しない。 （５）シーケンス異常の場合 シーケンスエラー検知回路１８は、正常なシーケンスパ
ターンを記憶しており、外部入力の異常により正常なシ
ーケンスパターンと異なるシーケンスが行われると、こ
れを検知して、出力制御回路１２により正常Ｒのみの通
電を停止させる。
路１６からのデータ入力により「列車１本」とカウント
する。その結果、出力制御回路１２は下り追跡Ｒの通電
を断ち、警報リレーＲの通電も断って、踏切警報機を動
作させる。同時に、列車カウント回路１７は、ＬＥＤ表
示回路１３に「下り１本」を表示させると共に、検査モ
ードに移行しないように検査パターン発生回路１９に切
換抑止をかける。 （２）終動点到達（追跡終了） 下り列車の先頭が下り終動点Ｂに到達すると、踏切制御
子３は動作し、そのデータは列車カウント回路１７に入
力されて、列車カウント数を０とする。これにより、出
力制御回路１２は下り追跡Ｒを通電する。同時に、ＬＥ
Ｄ表示回路１３は「列車なし」を表示する。しかし、二
段動作マスク回路１６がまだ動作中のために検査モード
への移行は抑止されたままである。 （３）列車通過 列車の最後尾が下り終動点Ｂを通過すると、踏切制御子
３は動作を停止し、警報リレーＲへの通電が復帰する。
また、二段動作マスク回路１６は、マスク時間が終了し
た時点で、検査パターン発生回路１９への切換抑止を解
除する。これで電子式踏切制御装置７は定位に復帰した
ことになる。 （４）定位（列車進入前） 列車なしの時で、フォトカプラ入力回路１４の照査部１
４ｃの動作中（後述）に、検査パターン発生回路１９
は、切換回路１５を検査パターン発生回路１９側に切り
換え、ＥＰＲＯＭに記憶された検査パターン信号を読み
出して、二段動作マスク回路１６以降の回路に供給し、
検査パターン信号に従った動作を第１論理系８及び第２
論理系９に行わせる。フエールセーフ比較器回路１０は
第１論理系８と第２論理系９の二段動作マスク回路１６
以降の各部分の信号を比較し、不一致を検出した時に
は、故障と判定し、出力制御回路１２により正常Ｒ、下
り追跡Ｒ、上り追跡Ｒの通電をすべて停止させる。これ
により、警報リレーＲは通電が断たれ、踏切警報機は動
作する。なお、検査モード時には、ＬＥＤ表示回路１３
は点滅して、検査モードであることを表示する。検査モ
ードの時、検査パターン信号の注入は瞬時であるので、
下り追跡Ｒ、上り追跡Ｒの通電状態には影響しない。 （５）シーケンス異常の場合 シーケンスエラー検知回路１８は、正常なシーケンスパ
ターンを記憶しており、外部入力の異常により正常なシ
ーケンスパターンと異なるシーケンスが行われると、こ
れを検知して、出力制御回路１２により正常Ｒのみの通
電を停止させる。
【００１３】次に、フォトカプラ入力回路１４の詳細を
図５及び図６により説明する。
図５及び図６により説明する。
【００１４】図５において、踏切制御子２〜５の反応リ
レーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲからのデータ及び
接近鎖錠リレーＡＳＲ入力は第１論理系８（以下１系と
いう）のフォトカプラ２０と第２論理系９（以下２系と
いう）のフォトカプラ２１にそれぞれ入力し、電気的に
絶縁されて、同期クリア部２２，２３にてクロックパル
スに同期してクリアされ、取込ラッチ２４，２５により
所定周期（１００ｍｓ）で取り込まれる。取り込まれた
データは、不一致吸収部２６，２７に入力される。不一
致吸収部２６，２７は、具体的には図６に示されるよう
な回路であり、下り始動点のデータに関してはオアゲー
ト２８，２９、ＥＸオアゲート３０，３１が設けられ、
下り終動点のデータに関してはアンドゲート３２，３
３、ＥＸオアゲート３４，３５、インバータ３６，３７
が設けられ、上り始動点のデータに関してはオアゲート
３８，３９、ＥＸオアゲート４０，４１が設けられ、上
り終動点のデータに関してはアンドゲート４２，４３、
ＥＸオアゲート４４，４５、インバータ４６，４７が設
けられる。
レーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲからのデータ及び
接近鎖錠リレーＡＳＲ入力は第１論理系８（以下１系と
いう）のフォトカプラ２０と第２論理系９（以下２系と
いう）のフォトカプラ２１にそれぞれ入力し、電気的に
絶縁されて、同期クリア部２２，２３にてクロックパル
スに同期してクリアされ、取込ラッチ２４，２５により
所定周期（１００ｍｓ）で取り込まれる。取り込まれた
データは、不一致吸収部２６，２７に入力される。不一
致吸収部２６，２７は、具体的には図６に示されるよう
な回路であり、下り始動点のデータに関してはオアゲー
ト２８，２９、ＥＸオアゲート３０，３１が設けられ、
下り終動点のデータに関してはアンドゲート３２，３
３、ＥＸオアゲート３４，３５、インバータ３６，３７
が設けられ、上り始動点のデータに関してはオアゲート
３８，３９、ＥＸオアゲート４０，４１が設けられ、上
り終動点のデータに関してはアンドゲート４２，４３、
ＥＸオアゲート４４，４５、インバータ４６，４７が設
けられる。
【００１５】不一致吸収部２６，２７は、始動点のデー
タを取込ラッチ２４，２５により取り込んだ際に、取込
データに不一致がある場合に、該データを列車進入デー
タに一致させ、終動点のデータを取り込んだ際に、取込
データに不一致がある場合に、該データを列車不到達デ
ータに一致させるものである。図６において具体的に説
明すると、取込ラッチ２４，２５にて取り込んだ下り始
動点の１系と２系のデータが一致している場合には、Ｅ
Ｘオアゲート３０，３１の出力はローレベルとなるの
で、オアゲート２８，２９の出力は下り始動点のデータ
通りのものとなる。また、例えば、下り始動点の１系デ
ータが「列車不進入」（ローレベル）で、下り始動点の
２系データが「列車進入」（ハイレベル）で、不一致と
なった場合には、ＥＸオアゲート３０，３１の出力はハ
イレベルとなるので、オアゲート２８，２９の出力は、
取込データが何かにかかわらず、ハイレベル（列車進
入）となる。つまり、始動点のデータが不一致の場合に
は安全側の「列車進入」にデータが加工される。
タを取込ラッチ２４，２５により取り込んだ際に、取込
データに不一致がある場合に、該データを列車進入デー
タに一致させ、終動点のデータを取り込んだ際に、取込
データに不一致がある場合に、該データを列車不到達デ
ータに一致させるものである。図６において具体的に説
明すると、取込ラッチ２４，２５にて取り込んだ下り始
動点の１系と２系のデータが一致している場合には、Ｅ
Ｘオアゲート３０，３１の出力はローレベルとなるの
で、オアゲート２８，２９の出力は下り始動点のデータ
通りのものとなる。また、例えば、下り始動点の１系デ
ータが「列車不進入」（ローレベル）で、下り始動点の
２系データが「列車進入」（ハイレベル）で、不一致と
なった場合には、ＥＸオアゲート３０，３１の出力はハ
イレベルとなるので、オアゲート２８，２９の出力は、
取込データが何かにかかわらず、ハイレベル（列車進
入）となる。つまり、始動点のデータが不一致の場合に
は安全側の「列車進入」にデータが加工される。
【００１６】取込ラッチ２４，２５にて取り込んだ下り
終動点の１系と２系のデータが一致している場合には、
ＥＸオアゲート３４，３５の出力はローレベルとなり、
インバータ３６，３７の出力はハイレベルとなるので、
アンドゲート３２，３３の出力は下り終動点のデータ通
りのものとなる。また、例えば、下り終動点の１系デー
タが「列車到達」（ハイレベル）で、下り終動点の２系
データが「列車不到達」（ローレベル）で、不一致とな
った場合には、ＥＸオアゲート３４，３５の出力はハイ
レベルとなり、インバータ３６，３７の出力はローレベ
ルとなるので、アンドゲート３２，３３の出力は、取込
データが何かにかかわらず、ローレベル（列車不到達）
となる。つまり、終動点のデータが不一致の場合には安
全側の「列車不到達」にデータが加工される。
終動点の１系と２系のデータが一致している場合には、
ＥＸオアゲート３４，３５の出力はローレベルとなり、
インバータ３６，３７の出力はハイレベルとなるので、
アンドゲート３２，３３の出力は下り終動点のデータ通
りのものとなる。また、例えば、下り終動点の１系デー
タが「列車到達」（ハイレベル）で、下り終動点の２系
データが「列車不到達」（ローレベル）で、不一致とな
った場合には、ＥＸオアゲート３４，３５の出力はハイ
レベルとなり、インバータ３６，３７の出力はローレベ
ルとなるので、アンドゲート３２，３３の出力は、取込
データが何かにかかわらず、ローレベル（列車不到達）
となる。つまり、終動点のデータが不一致の場合には安
全側の「列車不到達」にデータが加工される。
【００１７】ＣＰＵを用いた従来の電子式踏切制御装置
のフォトカプラ入力回路の場合には、データ取込時に１
系と２系のデータが不一致となった場合、そのデータを
捨てて、次の取込データを待つようにしていたが、本発
明のようにハードウエアロジック回路によりフォトカプ
ラ入力回路を構成した場合には、不一致のデータを捨て
ることができない。したがって、上記のように、不一致
のデータを安全側に加工して利用するようにしている。
のフォトカプラ入力回路の場合には、データ取込時に１
系と２系のデータが不一致となった場合、そのデータを
捨てて、次の取込データを待つようにしていたが、本発
明のようにハードウエアロジック回路によりフォトカプ
ラ入力回路を構成した場合には、不一致のデータを捨て
ることができない。したがって、上記のように、不一致
のデータを安全側に加工して利用するようにしている。
【００１８】再び図５に戻り、フォトカプラ２０，２１
の照査について説明する。照査は、フォトカプラ２０，
２１の２次側短絡故障を検知するための機能で、鉄道信
号用の電子機器、例えば電子連動装置や電子式踏切制御
装置等で既に使用されている。照査部１４ｃ（図４）
は、照査フォトカプラ４４，４５、同期クリア部２２，
２３、照査レジスタ４６，４７により構成される。照査
動作は、１００ｍｓの周期で５０ｍｓの幅の照査信号を
照査フォトカプラ４４，４５に入力させて、その２次側
をオフとすることによって、全てのフォトカプラ２０，
２１の１次側をオフとする。この時、フォトカプラ２
０，２１の２次側出力は、正常ならばハイレベル、短絡
故障ならばローレベル、となる。これらの照査データが
取込ラッチ２４，２５に取り込まれ、照査レジスタ４
６，４７によりパラレル−シリアル変換されて、フエー
ルセーフ比較器回路１０に出力される。その後、取込ラ
ッチ２４，２５に取り込まれた照査データは同期クリア
部２２，２３によりクリアされて、制御子データを取り
込む状態が準備される。１系と２系の照査データが不一
致であれば、フエールセーフ比較器回路１０は故障と判
定する。なお、フォトカプラ２０，２１の２次側オープ
ン故障は安全側であるので、検出しなくても問題はな
い。
の照査について説明する。照査は、フォトカプラ２０，
２１の２次側短絡故障を検知するための機能で、鉄道信
号用の電子機器、例えば電子連動装置や電子式踏切制御
装置等で既に使用されている。照査部１４ｃ（図４）
は、照査フォトカプラ４４，４５、同期クリア部２２，
２３、照査レジスタ４６，４７により構成される。照査
動作は、１００ｍｓの周期で５０ｍｓの幅の照査信号を
照査フォトカプラ４４，４５に入力させて、その２次側
をオフとすることによって、全てのフォトカプラ２０，
２１の１次側をオフとする。この時、フォトカプラ２
０，２１の２次側出力は、正常ならばハイレベル、短絡
故障ならばローレベル、となる。これらの照査データが
取込ラッチ２４，２５に取り込まれ、照査レジスタ４
６，４７によりパラレル−シリアル変換されて、フエー
ルセーフ比較器回路１０に出力される。その後、取込ラ
ッチ２４，２５に取り込まれた照査データは同期クリア
部２２，２３によりクリアされて、制御子データを取り
込む状態が準備される。１系と２系の照査データが不一
致であれば、フエールセーフ比較器回路１０は故障と判
定する。なお、フォトカプラ２０，２１の２次側オープ
ン故障は安全側であるので、検出しなくても問題はな
い。
【００１９】図示の実施の形態によれば、第１論理系８
と第２論理系９とをハードウエアロジック回路（１４〜
１９）により構成したから、ソフトレス化を図ることが
でき、ハードウエアによるフエールセーフ性に優れたも
のとすることができる。そして、不一致吸収部２６，２
７により、始動点のデータが１系と２系で不一致の場合
には安全側の「列車進入」にデータを加工し、終動点の
データが１系と２系で不一致の場合には安全側の「列車
不到達」にデータを加工するようにしたから、始動点及
び終動点のデータを取り込んだ際の１系と２系の取り込
み出力にズレがあっても、そのズレによるデータ不一致
を救済することができる。
と第２論理系９とをハードウエアロジック回路（１４〜
１９）により構成したから、ソフトレス化を図ることが
でき、ハードウエアによるフエールセーフ性に優れたも
のとすることができる。そして、不一致吸収部２６，２
７により、始動点のデータが１系と２系で不一致の場合
には安全側の「列車進入」にデータを加工し、終動点の
データが１系と２系で不一致の場合には安全側の「列車
不到達」にデータを加工するようにしたから、始動点及
び終動点のデータを取り込んだ際の１系と２系の取り込
み出力にズレがあっても、そのズレによるデータ不一致
を救済することができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
第１論理系及び第２論理系をハードウエアロジック回路
により構成したから、ソフトレス化を図ることができ、
ハードウエアによるフエールセーフ性の優れたものとす
ることができる。そして、始動点の踏切制御子からのデ
ータを取り込んだ際に、第１論理系と第２論理系との間
で取込データに不一致がある場合に、該データを列車進
入データに一致させ、終動点の踏切制御子からのデータ
を取り込んだ際に、第１論理系と第２論理系との間で取
込データに不一致がある場合に、該データを列車不到達
データに一致させるようにしたから、踏切に対する始動
点及び終動点に設置された踏切制御子からのデータを取
り込んだ際の取込出力にズレがあっても、そのズレによ
る２つの論理系のデータ不一致を救済することができ
る。
第１論理系及び第２論理系をハードウエアロジック回路
により構成したから、ソフトレス化を図ることができ、
ハードウエアによるフエールセーフ性の優れたものとす
ることができる。そして、始動点の踏切制御子からのデ
ータを取り込んだ際に、第１論理系と第２論理系との間
で取込データに不一致がある場合に、該データを列車進
入データに一致させ、終動点の踏切制御子からのデータ
を取り込んだ際に、第１論理系と第２論理系との間で取
込データに不一致がある場合に、該データを列車不到達
データに一致させるようにしたから、踏切に対する始動
点及び終動点に設置された踏切制御子からのデータを取
り込んだ際の取込出力にズレがあっても、そのズレによ
る２つの論理系のデータ不一致を救済することができ
る。
【図１】始動点及び終動点の位置を示す図である。
【図２】本発明の電子式踏切制御装置と外部回路との接
続の一例を示す図である。
続の一例を示す図である。
【図３】警報リレーの回路を示す図である。
【図４】本発明の実施の一形態である電子式踏切制御装
置のブロック図である。
置のブロック図である。
【図５】図４のフォトカプラ入力回路の一例を示すブロ
ック図である。
ック図である。
【図６】図５の不一致吸収部の具体例を示す回路図であ
る。
る。
１ 踏切 ２，４ 閉電路形の踏切制御子 ３，５ 開電路形の踏切制御子 ６ 軌道 ７ 電子式踏切制御装置 ８ 第１論理系 ９ 第２論理系 １０ フエールセーフ比較器回路 １１ クロック発生回路 １２ 出力制御回路 １３ ＬＥＤ表示回路 １４ フォトカプラ入力回路 １５ 切換回路 １６ 二段動作マスク回路 １７ 列車カウント回路 １８ シーケンスエラー検知回路 １９ 検査パターン発生回路 ２０，２１ フォトカプラ ２４，２５ 取込ラッチ ２６，２７ 不一致吸収部 Ａ 下り始動点 Ｂ 下り終動点 Ｃ 上り始動点 Ｄ 上り終動点 ＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ 反応リレー Ｒ 警報リレー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 英仁 東京都目黒区目黒１丁目６番30号 東邦電 機工業株式会社内
Claims (1)
- 【請求項１】 踏切に対する始動点及び終動点に設置さ
れた踏切制御子からのデータを取り込み、該データによ
り前記始動点と前記終動点の間の警報区間内に列車が存
在するか否かを検出し、検出結果に応じた信号を出力す
る第１論理系と、該第１論理系と同一の構成の第２論理
系と、前記第１論理系と第２論理系の各同一部分の信号
を比較し、該信号に不一致があると、故障と判定する比
較器とを備えた電子式踏切制御装置であって、前記第１
論理系及び第２論理系をハードウエアロジック回路によ
り構成し、前記始動点の踏切制御子からのデータを取り
込んだ際に、前記第１論理系と第２論理系との間で取込
データに不一致がある場合に、該データを列車進入デー
タに一致させ、前記終動点の踏切制御子からのデータを
取り込んだ際に、前記第１論理系と第２論理系との間で
取込データに不一致がある場合に、該データを列車不到
達データに一致させる不一致吸収部を、前記第１論理系
及び第２論理系の入力回路内に設けたことを特徴とする
電子式踏切制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30867596A JP3754773B2 (ja) | 1996-11-06 | 1996-11-06 | 電子式踏切制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30867596A JP3754773B2 (ja) | 1996-11-06 | 1996-11-06 | 電子式踏切制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10129484A true JPH10129484A (ja) | 1998-05-19 |
| JP3754773B2 JP3754773B2 (ja) | 2006-03-15 |
Family
ID=17983941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30867596A Expired - Lifetime JP3754773B2 (ja) | 1996-11-06 | 1996-11-06 | 電子式踏切制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3754773B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107380207A (zh) * | 2017-07-19 | 2017-11-24 | 郑州盛源万通科技有限公司 | 防跳方法、装置及轨道电路 |
-
1996
- 1996-11-06 JP JP30867596A patent/JP3754773B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107380207A (zh) * | 2017-07-19 | 2017-11-24 | 郑州盛源万通科技有限公司 | 防跳方法、装置及轨道电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3754773B2 (ja) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108008624A (zh) | 抢权逻辑控制单元 | |
| CN108328446B (zh) | 电梯门回路检测装置 | |
| JP3825919B2 (ja) | インターロック処理回路 | |
| JPS6128142B2 (ja) | ||
| JPH10129484A (ja) | 電子式踏切制御装置 | |
| JPH10138922A (ja) | 電子式踏切制御装置 | |
| US5671348A (en) | Non-vital turn off of vital output circuit | |
| JP3751746B2 (ja) | フェールセーフ出力装置 | |
| JP3630824B2 (ja) | 補助リレー駆動回路 | |
| JP3813909B2 (ja) | 電子連動装置 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| Akita et al. | Safety and fault-tolerance in computer-controlled railway signalling systems | |
| JPH0755179Y2 (ja) | 並列多重電子連動装置 | |
| JP2726775B2 (ja) | Ａｔｃ制御装置 | |
| JPH0373210B2 (ja) | ||
| JP2003216451A (ja) | ２重系装置 | |
| JP3250723B2 (ja) | 連動装置 | |
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPS60200724A (ja) | 保護継電装置 | |
| Kawabata et al. | Design of a small‐size interlocking system with high availability | |
| JPH11263226A (ja) | フェールセーフシステム及びそのシステムを備えた踏切制御装置 | |
| CN117536517A (zh) | 一种使用双通道并行处理关键信号的轨道交通门控单元 | |
| CN117284355A (zh) | 基于轨交安全计算平台双主互斥电路及判定方法 | |
| JPH0231888Y2 (ja) | ||
| JPS63161810A (ja) | 保護継電装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |