JPH10136657A - インバータ回路 - Google Patents

Abstract

(57)【要約】 【課題】スナバ損失の抑制に優れ、クランプスナバ回路
を用いた、半導体スイッチを２直列以上直列に接続した
インバータを提供する。 【解決手段】逆導通半導体スイッチ４Ａ、４Ｂをターン
オフすると、リアクトル８Ａのエネルギにより、逆導通
半導体スイッチ４Ａ、４Ｂの端子間電圧は上昇する。さ
らに、逆導通半導体スイッチ４Ａの端子間電圧が、クラ
ンプスナバコンデンサ１１Ａの端子間電圧を超えると、
クランプスナバダイオード１２Ａが導通状態になる。そ
の結果、リアクトル８Ａのエネルギは、クランプスナバ
コンデンサ１１Ａに流れるようになる。このとき、逆導
通半導体スイッチ４Ａの端子間電圧は、クランプスナバ
コンデンサ１１Ａでクランプされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スナバ損失の抑制
を実現するインバータ回路に関する。

【０００２】

【従来の技術】直流電力を交流に変換する電力変換装置
は、モータ駆動用インバータ、無停電電源装置、周波数
変換装置などで使われている。半導体半導体スイッチの
耐圧よりも大きな電圧を変換する場合には、半導体スイ
ッチを直列に接続したり、マルチレベルインバータを用
いる。インバータには、各半導体スイッチの過電圧防止
用にスナバ回路を設ける。スナバ回路を設けない場合に
は、回路に寄生する浮遊インダクタンスにより、半導体
スイッチング時に各半導体スイッチにサージ電圧が発生
するため半導体スイッチが破壊する恐れがある。

【０００３】図９は、充放電形スナバを用いた、半導体
スイッチを２直列に接続したときの従来のインバータ回
路の構成図である。同図で１Ａは正側直流入力端子、１
Ｂは負側直流入力端子、３は交流出力端子、４Ａ〜４Ｄ
は逆導通半導体スイッチ、５Ａ〜５Ｄは充放電スナバコ
ンデンサ、６Ａ〜６Ｄは充放電スナバダイオード、７Ａ
〜７Ｄは充放電スナバ放電抵抗、８Ａ、８Ｂはリアクト
ルである。逆導通半導体スイッチ４Ａ、４Ｂで正側アー
ム、逆導通半導体スイッチ４Ｃ、４Ｄで負側アームを形
成する。リアクトル８Ａ、８Ｂは回路に構造的に寄生す
る浮遊インダクタンスを含む。１Ａの電位は２×ＶＤ
Ｃ、１Ｂの電位は０とする。

【０００４】同図の動作は以下のようになる。リアクト
ル８Ａ、逆導通半導体スイッチ４Ａ、４Ｂを介して交流
出力端子３に電流が流れている状態で、逆導通半導体ス
イッチ４Ａ、半導体スイッチ４Ｂに同時にオフ指令を与
える。すると、電流は充放電スナバコンデンサ５Ａ、充
放電スナバダイオード６Ａ、充放電スナバコンデンサ５
Ｂ、充放電スナバダイオード６Ｂを流れるようになる。
このとき、充放電スナバコンデンサ５Ａおよび５Ｂが充
電され、この電圧の和が、２×ＶＤＣを超えると、逆導
通半導体スイッチ４Ｃ、４Ｄに逆電圧が加わり、４Ｃ、
４Ｄが導通状態になる。これらの動作において、逆導通
半導体スイッチ４Ａ、４Ｂの最大電圧は、それぞれ、充
放電スナバコンデンサ５Ａ、５Ｂの充電電圧となる。充
放電スナバコンデンサ５Ａ、５Ｂに蓄えられたエネルギ
は、それぞれ、半導体スイッチ４Ａ、４Ｂが導通状態に
なったときに、充放電スナバ放電抵抗７Ａ、７Ｂを介し
て消費される。半導体スイッチ４Ｃ、４Ｄについても上
記同様である。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の半導体スイッチを直列に接続したインバータ回路で
は、半導体スイッチに同時にターンオフ指令を与えて
も、動作時間のばらつきからターンオフするタイミング
に差が生じるという問題点があった。このとき、直列に
接続された半導体スイッチに電圧のアンバランスが発生
する。これを防止する手段として、半導体スイッチを選
別して、特性の揃った半導体スイッチを使用する方法
と、スナバコンデンサの容量を増やす方法がある。ただ
し、前者の場合には、半導体スイッチの特性選別が難し
く、特に直列半導体スイッチ数が増えると、特性のあっ
た半導体スイッチを選別するのが難しいという問題点が
あった。また、後者の場合には、スナバ回路における損
失が大きくなるという問題点があった。

【０００６】そこで、本発明は、上記の問題点を鑑み、
スナバ損失の抑制に優れ、オフ時に半導体スイッチ毎に
かかる電圧のバランスに優れた、半導体スイッチを二つ
以上直列接続したインバータ回路を提供することを目的
とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、交流出力端子と、２つの直
流入力端子と、該直流入力端子間の任意の電位をもつ中
間電圧端子と、該交流出力端子と該直流入力端子との間
にそれぞれ接続され、少なくとも２つ直列接続される半
導体スイッチから成るアームと、該直流入力端子と該ア
ームとの間に接続され、コンデンサ及びダイオードを有
する第１のスナバ回路と、該第１のスナバ回路と該中間
電圧端子との間に接続され、該第１のスナバ回路のコン
デンサに蓄積されたエネルギを消費する第１の放電回路
と、該アームとアームに並列に接続され、コンデンサを
有する第２のスナバ回路と、該第２のスナバ回路に並列
に接続され、該第２のスナバ回路のコンデンサに蓄積さ
れたエネルギを消費する第２の放電回路とを有すること
を特徴とし、半導体スイッチのバランスに優れ、スナバ
回路の損失の低減が図れる。

【０００８】請求項２記載の発明は、アームの半導体ス
イッチに、それぞれ並列接続され、コンデンサ及びダイ
オード及び抵抗とを有する第３のスナバ回路を有するこ
とを特徴とし、従来の充放電形スナバ回路の負担を小さ
くすることができる。

【０００９】請求項３記載の発明は、第２の放電回路の
スナバコンデンサの放電をツェナ素子を介して行うこと
を特徴とする。請求項４記載の発明は、該第２のスナバ
回路にダイオードを有したことを特徴とし、第２のスナ
バ回路のスナバコンデンサの充電に、ダイオードを介す
ことになり、放電時にスナバコンデンサから半導体スイ
ッチング素子に電流が流れないようにするものである。

【００１０】請求項５記載の発明は、交流出力端子と、
２つの直流入力端子と、前記直流入力端子間の任意の電
位をもつ中間電圧端子と、前記交流出力端子と前記直流
入力端子との間にそれぞれ接続され、少なくとも２つ直
列接続される半導体スイッチから成るアームと、前記直
流入力端子と前記アームとの間に接続され、コンデンサ
及びダイオードを有する第１のスナバ回路と、前記第１
のスナバ回路と前記中間電圧端子との間に接続され、前
記第１のスナバ回路のコンデンサに蓄積されたエネルギ
を消費する第１の放電回路と、前記アームと前記中間電
圧端子に接続されたダイオードと、前記アームとアーム
に並列に接続され、コンデンサとダイオードとを有する
第２のスナバ回路と、前記第２のスナバ回路におけるダ
イオードに並列接続され、前記第２のスナバ回路のコン
デンサに蓄積されたエネルギを消費する第２の放電回路
とを有することを特徴とし、第２のスナバ回路のスナバ
コンデンサの放電を中間電圧端子を介して行うものであ
る。

【００１１】請求項６記載の発明は、交流出力端子と、
２つの直流入力端子と、前記直流入力端子間の任意の電
位をもつ中間電圧端子と、前記交流出力端子と前記直流
入力端子との間にそれぞれ接続され、少なくとも２つ直
列接続される半導体スイッチから成るアームと、前記直
流入力端子と前記アームとの間に接続され、コンデンサ
及びダイオードを有する第１のスナバ回路と、前記第１
のスナバ回路と前記中間電圧端子との間に接続され、前
記第１のスナバ回路のコンデンサに蓄積されたエネルギ
を消費する第１の放電回路と、前記アームとアームの間
に接続され、コンデンサを有する第２のスナバ回路と、
前記第２のスナバ回路と前記中間電圧端子との間に接続
されるスイッチング手段と前記第２のスナバ回路のコン
デンサに蓄積されたエネルギを消費する放電手段とから
成る第２の放電回路とを有することを特徴とし、第２の
スナバ回路のスナバコンデンサの放電を半導体スイッチ
を介して行うようにするものである。

【００１２】請求項７記載の発明は、交流出力端子と、
２つの直流入力端子と、前記直流入力端子間の任意の電
位を少なくとも２つもつ中間電圧端子と、前記交流出力
端子と前記直流入力端子との間にそれぞれ接続され、少
なくとも３つ直列接続される半導体スイッチから成るア
ームと、前記直流入力端子と前記アームとの間に接続さ
れ、コンデンサ及びダイオードを有する第１のスナバ回
路と、前記第１のスナバ回路と前記中間電圧端子との間
に接続され、前記第１のスナバ回路のコンデンサに蓄積
されたエネルギを消費する第１の放電回路と、前記アー
ムとアームに並列に接続され、コンデンサを有する第２
のスナバ回路と、前記第２のスナバ回路に並列に接続さ
れ、前記第２のスナバ回路のコンデンサに蓄積されたエ
ネルギを消費する第２の放電回路とを有することを特徴
とし、各スイッチの最大印可電圧を下げることができ、
スナバ回路の損失を抑制することができる。

【００１３】

【発明の実施の形態】本発明の第１の実施の形態につい
て図１を用いて説明する。１Ａ、１Ｂは直流入力端子、
２は中間電圧端子、３は交流出力端子、４Ａ〜４Ｄは逆
導通半導体スイッチ、８Ａ、８Ｂはリアクトル、１１
Ａ、１１Ｂはクランプスナバコンデンサ、１２Ａ、１２
Ｂはクランプスナバダイオード、１３Ａ、１３Ｂはクラ
ンプスナバ放電抵抗、１４はコンデンサ、１５は放電抵
抗である。

【００１４】なお、ここでは、直流入力端子１Ａの電位
を２×ＶＤＣ、中間電圧端子の電位をＶＤＣ、直流入力
端子１Ｂの電位を０として説明する。逆導通半導体スイ
ッチ４Ａ、４Ｂをターンオフすると、リアクトル８Ａの
エネルギにより、逆導通半導体スイッチ４Ａ、４Ｂの端
子間電圧は上昇する。さらに、逆導通半導体スイッチ４
Ａの端子間電圧が、クランプスナバコンデンサ１１Ａの
端子間電圧を超えると、クランプスナバダイオード１２
Ａが導通状態になる。その結果、リアクトル８Ａのエネ
ルギは、クランプスナバコンデンサ１１Ａに流れるよう
になる。このとき、逆導通半導体スイッチ４Ａの端子間
電圧は、クランプスナバコンデンサ１１Ａでクランプさ
れる。

【００１５】また、逆導通半導体スイッチ４Ｂの端子間
電圧が、コンデンサ１４の端子間電圧を超えると、逆導
通半導体スイッチ４Ｃに逆電圧がかかり、逆導通半導体
スイッチ４Ｃが導通状態になる。この結果、リアクトル
８Ａのエネルギは、クランプスナバコンデンサ１４に流
れるようになる。このとき、逆導通半導体スイッチ４Ｂ
の端子間電圧は、コンデンサ１４でクランプされる。

【００１６】一方、クランプスナバコンデンサ１１Ａ、
コンデンサ１４の端子間電圧は、リアクトル８Ａのエネ
ルギを吸収するため、若干上昇する。クランプスナバコ
ンデンサ１１Ａはクランプスナバ放電抵抗１３Ａによ
り、ＶＤＣまで放電する。コンデンサ１４は放電抵抗１
５により放電するが、端子間電圧がＶＤＣ以下になる
と、クランプスナバダイオード１２Ａが導通状態にな
り、クランプスナバ抵抗１３Ａより充電電流が流れ込
む。

【００１７】このように、クランプスナバコンデンサ１
１Ａ、コンデンサ１４の端子間電圧を、ほぼＶＤＣにす
ることができるので、逆導通半導体スイッチ４Ａ、４Ｂ
の過渡時の最大端子間電圧を、ほぼＶＤＣにすることが
できる。このとき、上側アームは電源電圧、つまり２×
ＶＤＣになるので、過渡時においても上側アームを構成
する逆導通半導体スイッチ４Ａ、４Ｂの電圧バランスを
とることができる。

【００１８】次に、スナバ回路における損失について考
えると、クランプスナバ抵抗１３Ａによって消費される
エネルギは、コンデンサ１１Ａの電圧上昇分であるた
め、従来の充放電形スナバよりも低損失となる。抵抗１
５には、定常状態でも電圧が印加されるものの、抵抗値
を大きくすることにより、損失の増加を防ぐことができ
る。

【００１９】これまでは、逆導通半導体スイッチ４Ａ、
４Ｂについて説明したが、４Ｃ、４Ｄのターンオフ動作
についても同様である。また、上記説明は、ターンオフ
時について述べたが、定常状態またはターンオン時につ
いても、逆導通半導体スイッチ４Ａ、４Ｄの最大印加電
圧は、それぞれ、クランプスナバコンデンサ１１Ａ、１
１Ｂの最大端子間電圧に、逆導通半導体スイッチ４Ｂ、
４Ｃの最大印加電圧は、コンデンサ１４の最大端子間電
圧によりクランプされる。

【００２０】以上のように、半導体スイッチを２直列に
接続したインバータ回路においても、各逆導通半導体ス
イッチの最大印加電圧を制限することができるため、半
導体スイッチの電圧バランスに優れたものとなる。さら
に、スナバ回路によって消費されるエネルギーが、スナ
バコンデンサの電圧上昇分であるため、従来の充放電形
スナバよりもスナバ回路の損失を抑制することが可能と
なる。

【００２１】次に、本発明の第２の実施の形態について
図２を用いて説明する。本実施の形態は、第１の実施の
形態のインバータ回路に充放電スナバ回路を付加したも
のである。逆導通半導体スイッチ４Ａに、充放電スナバ
コンデンサ５Ａ、充放電スナバダイオード６Ａ、充放電
スナバ抵抗７Ａから構成される充放電スナバ回路を付加
する。他の逆導通半導体スイッチ４Ｂ〜４Ｄについても
同様である。

【００２２】以下に、回路動作を説明する。逆導通半導
体スイッチ４Ａをターンオフすると、逆導通半導体スイ
ッチ４Ａの端子間電圧は、充放電スナバコンデンサ５
Ａ、充放電スナバダイオード６Ａの作用により、０Ｖか
ら上昇する。さらに、逆導通半導体スイッチ４Ａの端子
間電圧が、クランプスナバコンデンサ１１Ａの端子間電
圧を超えると、クランプスナバダイオード１２Ａが導通
状態となり、逆導通半導体スイッチ４Ａの端子間電圧が
クランプスナバコンデンサ１１Ａの端子間電圧によって
クランプされる。

【００２３】クランプスナバコンデンサ１１Ａの端子間
電圧の変化は、クランプスナバコンデンサ１１Ａの容量
を大きくすることにより小さくすることができるため、
逆導通半導体スイッチ４Ａの最大端子間電圧をほぼＶＤ
Ｃにすることができる。

【００２４】これまで、逆導通半導体スイッチ４Ａにつ
いて説明したが、逆導通半導体スイッチ４Ｂ〜４Ｄにつ
いても同様である。このように、充放電スナバ回路を、
クランプスナバ回路と併用することにより、ターンオフ
時の各逆導通半導体スイッチの端子間電圧を０Ｖから上
昇させることができる。さらに第１の実施の形態同様
に、クランプスナバコンデンサ１１Ａ、１１Ｂおよびコ
ンデンサ１５により、各逆導通半導体スイッチの最大端
子間電圧を抑えているので、従来の充放電スナバ回路に
見られた逆導通半導体スイッチの電圧アンバランスが発
生する欠点を防止することができる。

【００２５】つまり、従来のインバータ回路では、充放
電形スナバ回路により、各逆導通半導体スイッチにかか
る電圧変化率と動作ばらつきによる電圧アンバランスの
両方を制限していたが、後者をクランプ形スナバにより
制限することで、充放電形スナバの負担を減らすことが
できる。その結果、従来の充放電形スナバのみによるも
のよりもスナバ損失を減らすことができる。

【００２６】次に、本発明の第３の実施の形態について
図３を用いて説明する。本実施の形態は、第１の実施の
形態のインバータ回路において、コンデンサ１４の放電
回路にツェナ素子を具備したものである。本実施の形態
におけるコンデンサ１４の放電は、ツェナ素子１６によ
り制限されており、コンデンサ１４の放電がツェナ素子
１６のクランプ電圧以下では起こらないようになってい
る。その結果、第１の実施の形態と同様の効果を奏し、
さらに抵抗１４で消費されるエネルギ損失の抑制を図る
ことができる。また、第２の実施の形態において、本実
施の形態を適用することも可能である。

【００２７】本発明の第４の実施の形態について図４を
用いて説明する。本実施の形態は、第１の実施の形態の
インバータ回路において、ダイオード１７を具備したも
のである。第１の実施の形態では、逆導通半導体スイッ
チ４Ｃの逆並列ダイオードに電流が流れている状態で、
逆導通半導体スイッチ４Ｂに導通指令を出すと、コンデ
ンサ１４は、逆導通半導体スイッチ４Ｃの逆並列ダイオ
ードの接合が逆回復するまで、逆導通半導体スイッチ４
Ｂ、逆導通半導体スイッチ４Ｃを介して短絡状態とな
る。このとき、電流サージが発生する。

【００２８】本実施の形態のように、ダイオード１７を
具備することにより、第１の実施の形態で、逆導通半導
体スイッチ４Ｂおよび４Ｃのそれぞれの逆並列ダイオー
ドの逆回復特性が悪い場合であっても、コンデンサ１４
の短絡を防止することができ、電流サージを防止でき
る。なお、スナバ損失低減、各逆導通半導体スイッチの
電圧バランスに対する効果は第１の実施の形態と同様で
ある。

【００２９】また、第２の実施の形態、第３の実施の形
態においても、本実施の形態を適用することができる。
本発明の第５の実施の形態について図５を用いて説明す
る。

【００３０】本実施の形態は、第４の実施の形態のイン
バータ回路において、ダイオード１８を追加し、放電抵
抗１５の位置が変化したものである。スナバ損失の低
減、各逆導通半導体スイッチの電圧アンバランスに対す
る効果は第１の実施の形態と同様である。

【００３１】逆導通半導体スイッチ４Ｂ、４Ｃの遮断時
のエネルギは、一旦コンデンサ１４に蓄えられる。コン
デンサ１４の放電は、交流出力端子から出る負荷電流が
少ない段階で逆導通半導体スイッチ４Ｂ、４Ｃを同時に
導通状態にすることによって、放電抵抗１５により放電
する。このとき、負荷電流は、ダイオード１８を介して
供給される。

【００３２】本実施の形態のように、コンデンサ１４を
放電する期間を定めた結果、第１の実施の形態のように
常に放電抵抗に電圧がかかる方式に比べて、放電抵抗の
消費エネルギ損失の抑制を図ることができる。また、ダ
イオード１８に流れる電流が小さいため、従来のマルチ
レベルインバータ回路にあったような、大容量のクラン
プダイオードを必要としない。

【００３３】また、第２の実施の形態においても本実施
の形態を適用することは可能である。本発明の第６の実
施の形態について図６を用いて説明する。

【００３４】本実施の形態は、第１の実施の形態のイン
バータ回路において、放電抵抗１５に半導体スイッチ１
９を付加して接続位置を変えたものである。スナバ損失
の低減、各逆導通半導体スイッチの電圧アンバランスに
対する効果は第１の実施の形態と同様である。

【００３５】本実施の形態におけるコンデンサ１４の放
電は、半導体スイッチ４Ａ、半導体スイッチ４Ｂが導通
状態の段階で、半導体スイッチ１９を導通状態にするこ
とにより行う。その結果、第１の実施の形態のように常
に放電抵抗に電圧がかかる方式に比べて放電抵抗１５の
消費エネルギ損失の抑制を図ることができる。

【００３６】また、第２の実施の形態においても本実施
の形態を適用することも可能である。本発明の第７の実
施の形態について図７を用いて説明する。

【００３７】本７の実施の形態は、半導体スイッチを４
直列にした正側アーム及び負側アームより構成されるイ
ンバータ回路への適用である。本実施の形態では、２直
列の半導体スイッチ毎に、本発明で提案しているスナバ
回路を接続している。これにより、従来では４個の半導
体スイッチの特性を合わせなければならなかったものが
本実施の形態では２個の半導体スイッチの特性を合わせ
るだけで、電圧のバランスを取ることができる。

【００３８】また、第２〜第６の実施の形態においても
本実施の形態を適用することも可能である。本発明の第
８の実施の形態について図８を用いて説明する。

【００３９】本実施の形態はクランプスナバ回路を用い
た、半導体スイッチを３直列に接続したインバータ回路
である。１Ａ、１Ｂは直流入力端子、２Ａ、２Ｂは中間
電圧端子、３は交流出力端子、４Ａ〜４Ｆは逆導通半導
体スイッチ、８Ａ、８Ｂはリアクトル、１１Ａ〜１１Ｄ
はクランプスナバコンデンサ、１２Ａ〜１２Ｄはクラン
プスナバダイオード、１３Ａ〜１３Ｄはクランプスナバ
放電抵抗、１４Ａ、１４Ｂはコンデンサ、１５Ａ、１５
Ｂは放電抵抗である。

【００４０】なお、ここでは、直流入力端子１Ａの電位
を３×ＶＤＣ、中間電圧端子２Ａの電位を２×ＶＤＣ、
中間電圧端子２Ｂの電位をＶＤＣ、直流入力端子１Ｂの
電位を０とする。

【００４１】逆導通半導体スイッチ４Ａ、４Ｂ、４Ｃを
ターンオフすると、リアクトル８Ａのエネルギにより、
逆導通半導体スイッチ４Ａ、４Ｂ、４Ｃの端子間電圧が
上昇する。さらに、逆導通半導体スイッチ４Ａの端子間
電圧が、クランプスナバコンデンサ１１Ａの端子間電圧
を超えると、クランプスナバダイオード１２Ａが導通状
態になる。このとき、逆導通半導体スイッチ４Ａの端子
間電圧は、クランプスナバコンデンサ１１Ａでクランプ
される。

【００４２】逆導通半導体スイッチ４Ａと４Ｂの端子間
電圧の和が、クランプスナバコンデンサ１１Ｂの端子間
電圧を超えると、クランプスナバダイオード１２Ｂが導
通状態になる。このとき、逆導通半導体スイッチ４Ａと
４Ｂの端子間電圧の和は、クランプスナバコンデンサ１
１Ｂでクランプされる。

【００４３】また、逆導通半導体スイッチ４Ｂと４Ｃの
端子間電圧の和は、コンデンサ１５Ｂによりクランプさ
れる。逆導通半導体スイッチ４Ｃの端子間電圧は、コン
デンサ１５Ａによりクランプされる。

【００４４】クランプスナバコンデンサ１１Ａはクラン
プスナバ放電抵抗１３Ａにより、ＶＤＣまで放電され、
クランプスナバコンデンサ１１Ｂはクランプスナバ放電
抵抗１３Ｂにより、２×ＶＤＣまで放電する。

【００４５】コンデンサ１４Ａは、放電抵抗１５Ａによ
り放電するが、ＶＤＣ以下になると、クランプスナバダ
イオード１２Ｂが導通状態になり、クランプスナバ抵抗
１３Ｂより充電電流が流れ込む。コンデンサ１４Ｂは放
電抵抗１５Ｂにより放電するが、２×ＶＤＣ以下になる
と、クランプスナバダイオード１２Ａが導通状態にな
り、クランプスナバ抵抗１３Ａより充電電流が流れ込
む。

【００４６】このように、本実施の形態では、クランプ
スナバコンデンサ１１Ａ、コンデンサ１４Ａの端子間電
圧を、ほぼＶＤＣにすることができ、クランプスナバコ
ンデンサ１１Ｂ、コンデンサ１４Ｂの端子間電圧を、ほ
ぼ２×ＶＤＣにすることができる。この結果、逆導通半
導体スイッチ４Ａ、４Ｂ、４Ｃの最大端子間電圧を、ほ
ぼＶＤＣにすることができる。

【００４７】逆導通半導体スイッチ４Ｄ、４Ｅ、４Ｆの
ターンオフ動作についても同様である。また、上記説明
では、ターンオフ時について述べたが、定常状態または
ターンオン時についても、各逆導通半導体スイッチ４Ａ
〜４Ｆの最大印加電圧は、ほぼＶＤＣにクランプされ
る。

【００４８】また、同様の構成で、半導体スイッチを４
直列以上直列に接続したインバータ回路においても、各
半導体スイッチの各半導体スイッチの最大印加電圧を下
げることができるため、各半導体スイッチの電圧のバラ
ンスを取ることができ、スナバ回路の損失を抑制するこ
とが可能となる。なお、第２〜第４の実施の形態におい
ても本実施の形態を適用することも可能である。

【００４９】

【発明の効果】以上述べたように本発明によれば、スナ
バ損失が少なく、直列に接続された半導体スイッチ間の
電圧バランスに優れた、半導体スイッチを２個以上直列
に接続したインバータ回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるインバータ
回路構成図。

【図２】本発明の第２の実施の形態におけるインバータ
回路構成図。

【図３】本発明の第３の実施の形態におけるインバータ
回路構成図。

【図４】本発明の第４の実施の形態におけるインバータ
回路構成図。

【図５】本発明の第５の実施の形態におけるインバータ
回路構成図。

【図６】本発明の第６の実施の形態におけるインバータ
回路構成図。

【図７】本発明の第７の実施の形態におけるインバータ
回路構成図。

【図８】本発明の第８の実施の形態におけるインバータ
回路構成図。

【図９】従来の充放電回路を有するインバータ回路構成
図。

【符号の説明】

１Ａ〜１Ｂ 直流入力端子 ２Ａ〜２Ｂ 中間電圧端子 ３ 交流出力端子 ４Ａ〜４Ｈ 逆導通半導体スイッチ ５Ａ〜５Ｈ 充放電スナバコンデンサ ６Ａ〜６Ｈ 充放電スナバダイオード ７Ａ〜７Ｈ 充放電スナバ放電抵抗 ８Ａ〜８Ｂ リアクトル １０Ａ〜１０Ｃ 直流コンデンサ １１Ａ〜１１Ｄ クランプスナバコンデンサ １２Ａ〜１２Ｄ クランプスナバダイオード １３Ａ〜１３Ｄ クランプスナバ放電抵抗 １４Ａ〜１４Ｂ コンデンサ １５Ａ〜１５Ｂ 抵抗 １６ ツェナダイオード １７、１８ ダイオード １９ 半導体スイッチ

Claims (7)

【特許請求の範囲】
1. 【請求項１】交流出力端子と、 ２つの直流入力端子と、 前記直流入力端子間の任意の電位をもつ中間電圧端子
   と、 前記交流出力端子と前記直流入力端子との間にそれぞれ
   接続され、少なくとも２つ直列接続される半導体スイッ
   チから成るアームと、 前記直流入力端子と前記アームとの間に接続され、コン
   デンサ及びダイオードを有する第１のスナバ回路と、 前記第１のスナバ回路と前記中間電圧端子との間に接続
   され、前記第１のスナバ回路のコンデンサに蓄積された
   エネルギを消費する第１の放電回路と、 前記アームとアームに並列に接続され、コンデンサを有
   する第２のスナバ回路と、 前記第２のスナバ回路に並列に接続され、前記第２のス
   ナバ回路のコンデンサに蓄積されたエネルギを消費する
   第２の放電回路とを具備することを特徴とするインバー
   タ回路。
2. 【請求項２】前記アームの半導体スイッチに、それぞれ
   並列接続され、コンデンサ及びダイオード及び抵抗とを
   有する第３のスナバ回路を具備することを特徴とする請
   求項１記載のインバータ回路。
3. 【請求項３】前記第２の放電回路に、ツェナ素子を具備
   したことを特徴とする請求項１または請求項２記載のイ
   ンバータ回路。
4. 【請求項４】前記第２のスナバ回路にダイオードを具備
   したことを特徴とする請求項１乃至請求項３いずれか記
   載のインバータ回路。
5. 【請求項５】交流出力端子と、 ２つの直流入力端子と、 前記直流入力端子間の任意の電位をもつ中間電圧端子
   と、 前記交流出力端子と前記直流入力端子との間にそれぞれ
   接続され、少なくとも２つ直列接続される半導体スイッ
   チから成るアームと、 前記直流入力端子と前記アームとの間に接続され、コン
   デンサ及びダイオードを有する第１のスナバ回路と、 前記第１のスナバ回路と前記中間電圧端子との間に接続
   され、前記第１のスナバ回路のコンデンサに蓄積された
   エネルギを消費する第１の放電回路と、 前記アームと前記中間電圧端子に接続されたダイオード
   と、 前記アームとアームに並列に接続され、コンデンサとダ
   イオードとを有する第２のスナバ回路と、 前記第２のスナバ回路におけるダイオードに並列接続さ
   れ、前記第２のスナバ回路のコンデンサに蓄積されたエ
   ネルギを消費する第２の放電回路とを具備することを特
   徴とするインバータ回路。
6. 【請求項６】交流出力端子と、 ２つの直流入力端子と、 前記直流入力端子間の任意の電位をもつ中間電圧端子
   と、 前記交流出力端子と前記直流入力端子との間にそれぞれ
   接続され、少なくとも２つ直列接続される半導体スイッ
   チから成るアームと、 前記直流入力端子と前記アームとの間に接続され、コン
   デンサ及びダイオードを有する第１のスナバ回路と、 前記第１のスナバ回路と前記中間電圧端子との間に接続
   され、前記第１のスナバ回路のコンデンサに蓄積された
   エネルギを消費する第１の放電回路と、 前記アームとアームの間に接続され、コンデンサを有す
   る第２のスナバ回路と、 前記第２のスナバ回路と前記中間電圧端子との間に接続
   されるスイッチング手段と前記第２のスナバ回路のコン
   デンサに蓄積されたエネルギを消費する放電手段とから
   成る第２の放電回路とを具備することを特徴とするイン
   バータ回路。
7. 【請求項７】交流出力端子と、 ２つの直流入力端子と、 前記直流入力端子間の任意の電位を少なくとも２つもつ
   中間電圧端子と、 前記交流出力端子と前記直流入力端子との間にそれぞれ
   接続され、少なくとも３つ直列接続される半導体スイッ
   チから成るアームと、 前記直流入力端子と前記アームとの間に接続され、コン
   デンサ及びダイオードを有する第１のスナバ回路と、 前記第１のスナバ回路と前記中間電圧端子との間に接続
   され、前記第１のスナバ回路のコンデンサに蓄積された
   エネルギを消費する第１の放電回路と、 前記アームとアームに並列に接続され、コンデンサを有
   する第２のスナバ回路と、 前記第２のスナバ回路に並列に接続され、前記第２のス
   ナバ回路のコンデンサに蓄積されたエネルギを消費する
   第２の放電回路とを具備することを特徴とするインバー
   タ回路。