JPH10135809A

JPH10135809A - ダーリントン回路

Info

Publication number: JPH10135809A
Application number: JP8290719A
Authority: JP
Inventors: Katsumi Okawa; 克実大川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1996-10-31
Filing date: 1996-10-31
Publication date: 1998-05-22

Abstract

(57)【要約】【課題】ダーリントン回路を用いたダーリントンＴＲ
は、コレクタの立ち上がり電圧ＶCE(sat)が高く、電力
損失が高い問題があった。【解決手段】ダーリントン回路の出力電流として高電
流域が必要な場合、ダーリントン動作しているダーリン
トン回路の出力を活用し、ダーリントン回路の出力電流
として低電流域が必要な場合は、後段のトランジスタＴ
Ｒ２をシングルタイプとして使用する。シングルトラン
ジスタの特性は、ＶCE(sat)≒０．３Ｖと低く、またト
ランジスタＴＲ１をオンさせず、トランジスタＴＲ２の
みをオンさせることで、トランジスタＴＲ２をシングル
で用いた特性に近づけることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダーリントン回路
に関し、特に電力損失を軽減したダーリントン回路に関
するものである。

【０００２】

【従来の技術】パワーデバイスは、電力変換や制御を行
う半導体で、応用分野も格段に広がっている。特にバイ
ポーラ・トランジスタは、近年省エネルギーの要求か
ら、モータなどのインバータ制御に開発され、ダーリン
トン構造で１チップで構成されている。

【０００３】このバイポーラ・トランジスタは、サイリ
スタに比べると、高耐圧、大電流化が困難な反面、ベー
ス信号により主電流を遮断／通電でき、しかも高速のス
イッチングが可能であるという、サイリスタにはない利
点を持っている。またインバータの応用に対し、逆バイ
アスＳＯＡ（安全動作領域）や短絡耐量といった高破壊
耐量も備えている。

【０００４】従って、ＭＯＳＦＥＴやＩＧＢＴなどの新
しいパワーデバイスが注目される中で、現在でも中心的
な素子として広い範囲で活用されてる。これらを具体的
に説明するものとしては、例えばトランジスタ技術９月
号、１９９４年に述べられており、特に２１６頁〜２２
３頁に詳細に述べられている。図６は、ダーリントン回
路の一例であり、前段のトランジスタＴＲ１と後段のト
ランジスタＴＲ２がダーリントン接続されているもので
ある。この特性は、一般に

【０００５】

【数１】

【０００６】ここでｈFE１，ｈFE２＜＜ｈFE１・ｈFE２
なので

【０００７】

【数２】

【０００８】

【数３】

【０００９】

【数４】

【００１０】で示される。ここでｈFE１、ＶCE(sat)
１、ＶBE(sat)１は、前段のトランジスタの電流増幅
率、コレクタ−エミッタ間の飽和電圧、ベース−エミッ
タ間の飽和電圧である。またｈFE２、ＶCE(sat)２、ＶB
E(sat)２は、後段のトランジスタの電流増幅率、コレク
タ−エミッタ間の飽和電圧、ベース−エミッタ間の飽和
電圧である。

【００１１】

【発明が解決しようとする課題】式に示すように、ダー
リントンタイプの長所は、数式２のように電流増幅率ｈ
FEが高く、ドライブに必要なベース電流が少なくて済む
ことであるが、短所は、数式３に示すように、コレクタ
−エミッタ間飽和電圧ＶCE(sat)が高く、電力損失が高
いことである。例えば、図９に示す従来型のように、ダ
ーリントントランジスタの出力特性（縦軸：コレクタ電
流、横軸：コレクタ−エミッタ間電圧ＶCE）をみれば、
立ち上がり電圧ＶCEが約１Ｖ程度であり、電力損失を少
なくするためには、飽和領域（ＶCE(sat)が最も低い部
分）を使用する必要がある。

【００１２】例えば、モーターの駆動を考えれば、大電
流が必要な起動時、点Ｓを用い、定常状態になって小電
流の場合、点Ｔを使って駆動した場合、ＶCEは１Ｖ〜２
Ｖ程度の間で設定される。特に定常状態は、駆動期間の
殆どを占めるため、この定常状態でのＶCE(sat)を低下
させる必要があった。図７、図８を活用して図６のダー
リントン回路を解析してみる。図７からも判るように、
ダーリントン回路は、ダイオードＤ１〜Ｄ４の４つのダ
イオードと、２つのスイッチング素子Ｓ１、Ｓ２で構成
されていると解釈できる。つまり点ｎから点ｉ、点ｎか
ら点ｋに順方向にダイオードＤ１、Ｄ２が、また点ｋか
ら点ｊ、点ｋから点ｍにダイオードＤ３、Ｄ４が接続さ
れ、点ｎから点ｋに電流が流れるとスイッチＳ１が作動
して点ｉから点ｋに電流が流れＴＲ１がオンし、点ｋか
ら点ｍに電流が流れるとスイッチＳ２が作動して点ｊか
ら点ｍに電流が流れ、ＴＲ２がオンすると仮定できる。

【００１３】ここで着目する点は、点ｈの電位が点ｎよ
りも低ければ点ｎから流れるベース電流の一部は、点ｉ
に向かい流れる。更に図８を使って説明する。ダーリン
トントランジスタのベース−エミッタ間に５Ｖが印加さ
れ、ベース抵抗として３５０Ωが接続され、コレクタ側
には負荷Ｒが、負荷Ｒとエミッタの間には電源１００Ｖ
が印加されているとする。Ｓ３がオンすると、ＶBE(sa
t)として１．４Ｖが発生し、ベース電流として約１０ｍ
ｍＡが流れ、前段のトランジスタＴＲ１がオンし、、こ
の前段のトランジスタＴＲ１のエミッタ電流が後段のト
ランジスタＴＲ２のベースに入力され、トランジスタＴ
Ｒ２がオンする。この時、点Ｃは、ＶCE(sat)＝ＶCE(sa
t)１＋ＶCE(sat)２＝１．０程度と成る。点Ｂは、ＧＮ
Ｄに対して約１．４Ｖ発生しているから、点Ｃ（約１
Ｖ）が点Ｂよりもその電位が低くなり、ベース電流の一
部は、点ＣにダイオードＤ１を介して流れ始める。

【００１４】この動作は、トランジスタＴＲ１のベース
電流が減少するため、トランジスタＴＲ１をＯＦＦしよ
うと動作し、トランジスタＴＲ２もＯＦＦしようと動作
する。その結果、点Ｃは、１Ｖから上昇しようとする。
この点Ｃが１Ｖから上昇し約１．４Ｖを越えれば、点Ｂ
に流れるベース電流は、点Ｃに流れず全ての電流がトラ
ンジスタＴＲ１に流れ、トランジスタＴＲ１がオンし、
その結果トランジスタＴＲ２もオンし、またＶCE(sat)
が１Ｖ程度に成る。つまりこの繰り返しをしながらＶCE
(sat)が一定の電圧になる。つまり点Ｃの変動により、
ＶCE(sat)が影響を受け、比較的高いＶCE(sat)をとり続
ける。

【００１５】

【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、第１に、ダーリントン回路の出
力電流として高電流域が必要な場合、ダーリントン動作
しているダーリントン回路の出力を活用し、ダーリント
ン回路の出力電流として低電流域が必要な場合は、後段
のトランジスタＴＲ２をシングルタイプとして使用する
事で活用するものである。

【００１６】シングルトランジスタの特性は、ＶCE(sa
t)≒０．３Ｖ、ＶBE(sat)≒０．７Ｖと一般に低く、ま
たトランジスタＴＲ１をオンさせず、トランジスタＴＲ
２のみをオンさせることで、トランジスタＴＲ２をシン
グルで用いた特性に近づけることができる。つまりシン
グルトランジスタは、図９の出力特性（縦軸：コレクタ
電流、横軸：コレクタ−エミッタ間電圧ＶCE）に於い
て、波形Ｃの如くコレクタ電流は実質ＶCE≒０Ｖから立
ち上がるので、ＶCEの立ち上がり電圧を低くできる。

【００１７】第２に、ダーリントン回路の出力電流が低
電流域では、後段のトランジスタＴＲ２を、前段のトラ
ンジスタＴＲ１のベース−エミッタ間に流れるベース電
流で実質的に駆動し、ダーリントン回路の出力電流が高
電流域では、後段のトランジスタＴＲ２を前段のトラン
ジスタＴＲ１のベース−エミッタ間およびコレクタ−エ
ミッタ間に流れるエミッタ電流で駆動されて規定される
ように、前段のトランジスタＴＲ１のコレクタと後段の
トランジスタＴＲ２のコレクタとの間に電流制限手段を
設けることで解決するものである。

【００１８】この電流制限手段は、エミッタ電流が小さ
い場合は、点ｈからＴＲ１のコレクタにつながる電流通
路を遮断し、ＴＲ１のベース電流が増幅されることなく
ＴＲ２のベースに入力され、エミッタ電流が大きい場合
には、点ｈからＴＲ１のコレクタにつながる電流通路を
導通させ、ＴＲ１のベース電流の約ｈFE(TR1)倍がＴＲ
２のベースに入力される。

【００１９】例えば、電流制限手段として、ＳＷ１を設
け、このＳＷ１をオフにしておけば、ベース電流は、増
幅されずそのままトランジスタＴＲ２のベースに入力さ
れる。従ってダーリントントランジスタは、このベース
電流が入力されたシングルトランジスタＴＲ２の特性を
発生する。また、高電流が必要なときは、ＳＷ１をオン
にして、トランジスタＴＲ１も増幅動作させて約ｈFE
（ＴＲ１）倍のコレクタ電流がトランジスタＴＲ２にも
入力されるようにし、本来のダーリントン回路動作をさ
せる。つまり図９の波形Ｂのように、定常状態で、低電
流が必要な場合、点Ｗのように、ＶCEが０．８Ｖから
０．２Ｖに小さくなって駆動できるメリットを有する。

【００２０】第３に、前段のトランジスタＴＲ１のコレ
クタと前記後段のトランジスタＴＲ２のコレクタとの間
に電位比較手段を設け、前記前段のトランジスタＴＲ１
のコレクタ電位と前記後段のトランジスタＴＲ２のコレ
クタを比較し、前記後段のトランジスタＴＲ２のコレク
タ電位が所定の電位だけ高くなったときに、前記トラン
ジスタＴＲ１のコレクタに電流が流れるように設定する
事で解決するものである。

【００２１】前段のトランジスタＴＲ１（シングルＴＲ
として）のＶCE(sat)は、約０．３Ｖ程度であるので、
ＴＲ２のコレクタ電位が、ＴＲ１のエミッタ電位（ＴＲ
２のベース電位≒０．７Ｖ）にＶCE(sat)１≒０．３Ｖ
を加算した値（約１Ｖ）よりも所定の値だけ高くなった
ら、ＴＲ１のコレクタに電流が流れるようにし、この所
定の値を調整することで、図９の波形Ｂの２段目の立ち
上がり電圧を調整することができる。つまり２段目の立
ち上がりに於けるＶCE(sat)はできるだけ前記１Ｖ（通
常のダーリントン回路特性波形ＡのＶCE(sat)）に近い
方が、点Ｓで必要となる電流を小さいＶCE(sat)で実現
できる。例えば、図２のように通常のＰＮダイオードで
実現すれば、図９の波形Ｂの２段目の立ち上がりは、Ｖ
CE＝１．７Ｖ程度と成り、このダイオードがショットキ
ーバリアダイオードで有れば、ＶCE＝１．３Ｖ程度で立
ち上がる。つまり電位比較手段に発生する電位が小さけ
れば小さいほど、点Ｓでの電流を波形Ａに近い値で実現
できる。モーター駆動を考えれば、起動の時大電流が必
要であるが、定常状態になれば、低電流で済む。またモ
ーターの駆動において、定常状態の駆動時間がその殆ど
を占めることから、点ＳのＶCEが若干高くとも、点Ｔの
定常状態で必要な電流は、１Ｖ以下となるため、電力損
失は大幅に抑制できる。

【００２２】

【発明の実施の形態】以下に本発明の実施の形態を説明
する。まずトランジスタの出力特性、つまり縦軸がコレ
クタ電流、横軸がコレクタ−エミッタ間電圧である図９
のグラフを考えると、ＶCEの立ち上がりは、シングルの
方がダーリントン回路のダブル構成よりも小さい。

【００２３】ここで図９の波形Ａは、図６の従来型のダ
ーリントントランジスタの出力波形であり約ＶCE＝１Ｖ
程度から立ち上がっている。また波形Ｂは、本発明の波
形であり、ＶCEは０Ｖ程度から立ち上がり、ＶCEは１．
５Ｖ程度から更に２段目の立ち上がりを示している。ま
た，ＶCE＝０Ｖから立ち上がっている波形Ｃは、周知の
シングルトランジスタの出力波形である。

【００２４】先ずダーリントントランジスタの負荷とし
て、モーターを考え、起動時には図９の点Ｓの約６．５
Ａ、定常時には点Ｔの約１．５Ａが必要と仮定する。つ
まり従来のダーリントン回路の出力波形Ａでは、起動時
ＶCE＝１．３Ｖ程度、定常時ＶCE＝０．８Ｖ程度が必要
となる。しかしモーター等の負荷の駆動を考えると、定
常動作の方が駆動時間の殆どを占めるため、定常時ＶCE
＝０．８Ｖを更に小さくした方が電力損失を小さくする
ことができ、例えば定常状態の時に、波形Ｃが使えれ
ば、ＶCEを０．５Ｖ以下に設定でき、電力損失を低減で
きる。

【００２５】つまりダーリントン回路の出力電流として
高電流域が必要な場合、ダーリントン動作しているダー
リントン回路の出力を活用し、ダーリントン回路の出力
電流として低電流域が必要な場合は、後段のトランジス
タＴＲ２をシングルタイプとして使用しすることで、波
形Ｂの出力を得ることができる。例えば図６や図７に於
いて、低電流で駆動する場合、点ｈと点ｋが切断され、
別途外部からベース電流が点ｋに入力されれば、後段の
トランジスタＴＲ２は、シングルとして動作し、起動時
の高電流の場合、点ｈと点ｋが接続されればダーリント
ンとして動作し、高電流を供給できる。つまり低電流の
場合、シングルトランジスタとして波形Ｃが出力され、
高電流の場合、ダーリントン接続されたダブルトランジ
スタの波形が出力できるように構成することで、例えば
図９の波形Ｂに於いて、起動時は点ＶのＶCEが１．８Ｖ
程度で、定常時は、点ＷのＶCEが０．２Ｖ程度で駆動さ
せることができる。

【００２６】続いて図１を参照して、更に詳しい具体例
を説明する。つまりポイントは、ダーリントン回路の出力電流として低電流が必要な場
合後段のトランジスタＴＲ２を、前段のトランジスタＴＲ
１のベース−エミッタ間に流れるベース電流で実質的に
駆動する。（ここでダーリントン回路は、前段と後段の
トランジスタの各ベース−エミッタ間に抵抗を接続する
ことがあり、この抵抗を介して後段のトランジスタのベ
ースに電流が流れることがあるため、実質的に駆動する
とした表現とした。）ダーリントン回路の出力電流として高電流が必要な場
合後段のトランジスタＴＲ２を前段のトランジスタＴＲ１
のベース−エミッタ間およびコレクタ−エミッタ間に流
れるエミッタ電流で駆動する。の、が満たされるように、前段のトランジスタＴＲ
１のコレクタと後段のトランジスタＴＲ２のコレクタと
の間に電流制限手段Ｌを設けることである。

【００２７】この電流制限手段Ｌは、端子Ｅに於けるエ
ミッタ電流が小さい場合は、点ｈからＴＲ１のコレクタ
につながる電流通路を遮断し、この遮断によりＴＲ１の
ベース電流がＴＲ１により増幅されることなくＴＲ２の
ベースに入力され、端子Ｅに於けるエミッタ電流が大き
い場合には、点ｈからＴＲ１のコレクタにつながる電流
通路を導通させ、ＴＲ１のベース電流のｈFE(TR1)倍が
ＴＲ２のベースに入力される。

【００２８】例えば、電流制限手段の一例として、ＳＷ
１を設け、このＳＷ１をオフにしておけば、ベース電流
は、増幅されずそのままトランジスタＴＲ２のベースに
入力される。従ってダーリントントランジスタは、この
ベース電流が入力されたシングルトランジスタＴＲ２の
特性を発生する。また、高電流が必要なときは、ＳＷ１
をオンにしてトランジスタＴＲ１も増幅動作させ、ｈFE
（ＴＲ１）倍のコレクタ電流がトランジスタＴＲ２にも
入力されるようにし、本来のダーリントン回路動作をさ
せる。つまり図９の波形Ｂのように、定常状態で、低電
流が必要な場合、点Ｗのように、ＶCE≒０．２等の低電
圧で駆動できるメリットを有する。

【００２９】この電流制限手段として、用いたＳＷ１
は、簡単な例として例えばＰＮダイオード、ショットキ
ーバリアダイオードおよび抵抗がその一例として考えら
れる。図９の波形Ｂでは、ダイオードとしてショットキ
ーダイオードを用いている。図２にＴＲ１のコレクタと
ＴＲ２のコレクタに、点ｈからＴＲ１のコレクタに電流
が流入できるように（ＴＲ１のベース電流が点ｈに流れ
込むのを阻止するように）ダイオードＤ５が接続されて
いる。これを更に図７のように解析したものが図４であ
る。

【００３０】また、図８のダーリントントランジスタに
図２のダーリントントランジスタが接続されたとして以
下に説明してゆく。ベース端子Ｂに電流が流れ、点ｎか
ら点ｋに電流が流れＳ１が作動して点ｉから点ｋに電流
が流れトランジスタが一旦オンし、点ｋから点ｍに電流
が流れるとスイッチＳ２が作動して点ｈ、ｊ、ｍを介し
て端子ＥにｈFE２倍の電流が流れる。その結果、端子Ｂ
と端子Ｅの間の電位ＶBEは約１．４Ｖとなり、点Ｃと点
Ｅとの間のＶCE(sat)は約１．０Ｖに成る。

【００３１】ここで従来回路図６では、点ｈに向かいベ
ース電流がＤ１を介して流れるが、本発明ではダイオー
ドＤ５が設けられているために、端子Ｂから入力される
ベース電流は、Ｄ１を介し点ｉから点ｈには流れない。
従って、端子Ｂに入力される全てのベース電流は、点ｋ
に向かい流れ、一方、点ｈは図９の点Ｗで０．２Ｖ程
度、点ｉは、ＶBE(sat)２＋ＶCE(sat)１＝０．７Ｖ＋
０．３Ｖ＝１Ｖ程度であるので、ダイオードＤ５には殆
ど電流が流れないようになる。すると一旦Ｓ１がオンし
たにもかかわらず、ＴＲ１のコレクタからエミッタに流
れないためＳ１はオフの傾向となり、ベース電流のｈFE
１倍が流れないようなにる。つまり最終的には、端子Ｂ
の電流のみが点ｋからＴＲ２のベースに入力され、ＴＲ
２は、シングルＴＲとして動作する。

【００３２】高電流の場合、図９の波形を見れば判る通
り、コレクタ電流Ｉｃが大きくなれば成る程、ＶCEも大
きくなる。例えば、点Ｖの所で動作すると、ＶCE＝１．
８Ｖとなる。つまり点ｈが１．８Ｖ、点ｉが１Ｖである
ので、端子Ｃからの電流は、Ｓ１をオンしてｉからｋに
流れる。従って端子Ｂのベース電流のｈFE１倍のコレク
タ電流とベース電流が加わった電流が、ＴＲ２のベース
に流れ、更にＴＲ２で増幅され、通常のダーリントンと
して動作する。

【００３３】従来波形では、点Ｓの値は、ＶCE＝１．３
Ｖ、本発明はＶCE＝１．８Ｖと高い値を示すが、起動は
本の一瞬であるため、電力損失は、それほど大きくなら
ない。続いて、図３のように抵抗を用いた場合の例を簡
単に説明する。図２では、ダイオードＤ５で点ｈに流れ
るベース電流を阻止していたが、抵抗Ｒは、点ｈに流れ
る電流を抑制しているだけである。

【００３４】続いて、図２を用いて、立ち上がりの調整
について説明する。つまり前段のトランジスタＴＲ１の
コレクタと後段のトランジスタＴＲ２のコレクタとの間
に電位比較手段を設け、前段のトランジスタＴＲ１のコ
レクタ電位と後段のトランジスタＴＲ２のコレクタを比
較し、後段のトランジスタＴＲ２のコレクタ電位が所定
の電位だけ高くなったときに、トランジスタＴＲ１のコ
レクタに電流が流れるように設定されている。

【００３５】例としては、図２のダイオードとして、Ｐ
Ｎダイオード、ショットキーバリアダイオードを使った
場合で説明する。先ずＰＮダイオードの時、点ｉの電位
は、ＶBE（ＴＲ２）＋ＶCE（ＴＲ１）であり、点ｈの電
位Ｖｈが、点ｉの電位よりも０．７Ｖ高くなった時点
で、ＴＲ１のコレクタに電流が流れ込む。このポイント
が、図９の波形Ｂの２段目の立ち上がりである。つぎに
ショットキーバリアダイオードを使うと、点ｈの電位Ｖ
ｈが、ＶBE（ＴＲ２）＋ＶCE（ＴＲ１）よりも０．３Ｖ
高くなった時点で、ＴＲ１のコレクタに電流が流れ込
む。従って、オン電圧の小さいダイオードを使えば使う
ほど、２段目の立ち上がり電圧ＶCE(sat)を、従来のダ
ーリントン出力波形Ａに近づける事ができる。

【００３６】例えば、オン電圧の小さいものを使えば、
波形Ｂの点Ｖを更に左側に移動させることができ、起動
時のＶCE電圧も小さくすることができる。図５は、ＴＲ
１、ＴＲ２、ＴＲ３の３個を使用したダーリントン回路
であり、本発明の電流抑制手段であるダイオードＤ５を
点ｉと点Ｐの間に接続したものである。また点Ｐと点ｈ
の間に接続しても良い。両方付ければ、ＴＲ１とＴＲ２
のベース電流が、点ｈに流れ込まず、ダイオードＤ５を
１個どちらか一方に付けるより効果は大きい。

【００３７】

【発明の効果】以上に説明した通り、ダーリントン回路
の出力電流として高電流域が必要な場合、ダーリントン
動作しているダーリントン回路の出力を活用し、ダーリ
ントン回路の出力電流として低電流域が必要な場合は、
後段のトランジスタＴＲ２をシングルタイプとして使用
すれば、低電流域において、立ち上がり電圧ＶCE(sat)
を１Ｖよりも小さくできる。従って、低電流域での電力
損失を抑制することができる。またインバータ等のモー
タ駆動では、起動時等の大電流が必要な時間は、駆動時
間のほんの一部であり、定常状態がその殆どを占める。
つまりこの定常状態の時に、シングルで使用すれば、か
なりの電力損失を無くせる。エアコン等は、殆どの家で
使用され、ここに応用すれば、その効果は莫大なものと
なる。

【００３８】第２に、ダーリントン回路の出力電流が低
電流域では、後段のトランジスタＴＲ２を、前段のトラ
ンジスタＴＲ１のベース−エミッタ間に流れるベース電
流で実質的に駆動し、ダーリントン回路の出力電流が高
電流域では、後段のトランジスタＴＲ２を前段のトラン
ジスタＴＲ１のベース−エミッタ間およびコレクタ−エ
ミッタ間に流れるエミッタ電流で駆動されて規定される
ように、前段のトランジスタＴＲ１のコレクタと後段の
トランジスタＴＲ２のコレクタとの間に電流制限手段を
設けると、簡単な構造で実現できる。例えばＰＮダイオ
ード、ショットキーダイオード、抵抗等を設けること
で、低電流域のＶCE(sat)を小さくすることができる。

【００３９】第３に、前段のトランジスタＴＲ１のコレ
クタと前記後段のトランジスタＴＲ２のコレクタとの間
に電位比較手段を設け、前記前段のトランジスタＴＲ１
のコレクタ電位と前記後段のトランジスタＴＲ２のコレ
クタを比較し、前記後段のトランジスタＴＲ２のコレク
タ電位が所定の電位だけ高くなったときに、前記トラン
ジスタＴＲ１のコレクタに電流が流れるように設定する
事で、図９の２段目の立ち上がり電圧を調整することが
できる。つまり２段目の立ち上がりに於けるＶCE(sat)
はできるだけ１Ｖ（通常のダーリントン回路特性波形Ａ
のＶCE(sat)）に近い方が、点Ｓで必要となる電流を小
さいＶCE(sat)で実現でき、電力損失を抑制できる。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明するためのダーリン
トン回路の図である。

【図２】本発明の実施の形態を説明するためのダーリン
トン回路の図である。

【図３】本発明の実施の形態を説明するためのダーリン
トン回路の図である。

【図４】図２の動作を説明するための解析図である。

【図５】トランジスタを３つ使った場合のダーリントン
回路を説明する図である。

【図６】従来のダーリントン回路を説明する図である。

【図７】図６の動作を説明するための解析図である。

【図８】ダーリントン回路に負荷を接続した場合の回路
図である。

【図９】本発明と従来のダーリントントランジスタの出
力特性を説明する図である。

【符号の説明】

ＴＲ１前段のトランジスタＴＲ２後段のトランジスタＤ５ダイオードＲ抵抗

Claims

【特許請求の範囲】

【請求項１】少なくとも前段のバイポーラトランジス
タＴＲ１と後段のトランジスタＴＲ２がダーリントン接
続されたダーリントン回路において、前記ダーリントン回路の出力電流として高電流域が必要
な場合、前記ダーリントン回路を前記ダーリントン動作
させて出力し、前記ダーリントン回路の出力電流として低電流域が必要
な場合は、前記ダーリントン回路の後段のトランジスタ
ＴＲ２をシングルタイプとして使用して出力することを
特徴としたダーリントン回路。
【請求項２】少なくとも前段のバイポーラトランジス
タＴＲ１と後段のトランジスタＴＲ２がダーリントン接
続されたダーリントン回路において、前記ダーリントン回路の出力電流が低電流域では、前記
後段のトランジスタＴＲ２が、前記前段のトランジスタ
ＴＲ１のベース−エミッタ間に流れるベース電流で実質
的に駆動され、前記ダーリントン回路の出力電流が高電流域では、前記
後段のトランジスタＴＲ２が前記前段のトランジスタＴ
Ｒ１のベース−エミッタ間およびコレクタ−エミッタ間
に流れるエミッタ電流で駆動され、前記前段のトランジ
スタＴＲ１のコレクタと前記後段のトランジスタＴＲ２
のコレクタとの間に電流制限手段を設けたことを特徴と
するダーリントン回路。
【請求項３】少なくとも前段のバイポーラトランジス
タＴＲ１と後段のトランジスタＴＲ２がダーリントン接
続されたダーリントン回路において、前記前段のトランジスタＴＲ１のコレクタと前記後段の
トランジスタＴＲ２のコレクタとの間に電位比較手段を
設け、前記前段のトランジスタＴＲ１のコレクタ電位と
前記後段のトランジスタＴＲ２のコレクタを比較し、前
記後段のトランジスタＴＲ２のコレクタ電位が所定の電
位だけ高くなったときに、前記トランジスタＴＲ１のコ
レクタに電流が流れるように設定されることを特徴とし
たダーリントン回路。