JPH1013475A - Ａｓｋ変調回路 - Google Patents
Ａｓｋ変調回路Info
- Publication number
- JPH1013475A JPH1013475A JP18132596A JP18132596A JPH1013475A JP H1013475 A JPH1013475 A JP H1013475A JP 18132596 A JP18132596 A JP 18132596A JP 18132596 A JP18132596 A JP 18132596A JP H1013475 A JPH1013475 A JP H1013475A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital signal
- transistor
- ask
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ＡＳＫ変調回路におけるディジタル信号の周
波数の上限を高くする。 【解決手段】 発振回路１の電源端子２と直流電源３と
の間にスイッチとしてトランジスタＱ1 を接続する。こ
のトランジスタＱ1 を端子５のディジタル信号によって
オン・オフさせ、出力端子６からＡＳＫ変調波を得る。
トランジスタＱ1に並列に補助駆動用抵抗Ｒx を接続す
る。この抵抗Ｒx の値を発振回路１の発振開始最低電圧
よりも高い電圧が浮遊容量Ｃs に充電されないように決
定する。
波数の上限を高くする。 【解決手段】 発振回路１の電源端子２と直流電源３と
の間にスイッチとしてトランジスタＱ1 を接続する。こ
のトランジスタＱ1 を端子５のディジタル信号によって
オン・オフさせ、出力端子６からＡＳＫ変調波を得る。
トランジスタＱ1に並列に補助駆動用抵抗Ｒx を接続す
る。この抵抗Ｒx の値を発振回路１の発振開始最低電圧
よりも高い電圧が浮遊容量Ｃs に充電されないように決
定する。
Description
【０００１】
【産業上の利用分野】本発明は通信機等で使用されるＡ
ＳＫ（Ａmplitude Ｓhift Ｋeying ）変調回路に関す
る。
ＳＫ（Ａmplitude Ｓhift Ｋeying ）変調回路に関す
る。
【０００２】
【従来の技術】ディジタル変調回路の１種であるＡＳＫ
変調回路即ち振幅偏移変調回路はディジタル信号に対応
した変調波を出力する。従来のＡＳＫ変調回路は図１に
原理的に示すように発振回路１と、この電源端子２と直
流電源３との間に接続されたスイッチ４とから成り、ス
イッチ４の制御端子に２値のディジタル信号を端子５か
ら供給してスイッチ４をオン・オフすることによって発
振回路１の電源電圧即ち駆動電圧をオン・オフし、搬送
波を断続した信号から成るＡＳＫ変調波を出力端子６か
ら送出するように構成されている。
変調回路即ち振幅偏移変調回路はディジタル信号に対応
した変調波を出力する。従来のＡＳＫ変調回路は図１に
原理的に示すように発振回路１と、この電源端子２と直
流電源３との間に接続されたスイッチ４とから成り、ス
イッチ４の制御端子に２値のディジタル信号を端子５か
ら供給してスイッチ４をオン・オフすることによって発
振回路１の電源電圧即ち駆動電圧をオン・オフし、搬送
波を断続した信号から成るＡＳＫ変調波を出力端子６か
ら送出するように構成されている。
【０００３】端子５に図２の（Ａ）に示す論理の１と０
から成るディジタル信号が入力すると、スイッチ４は例
えば論理の１の区間にオン、論理の０の区間にオフにな
り、オン期間には発振回路１が付勢されるために図２
（Ｂ）に示すように搬送波が出力され、オフ期間には搬
送波が出力されない。従って、図２（Ｂ）のＡＳＫ変調
波における搬送波の有無がディジタル信号の論理の１と
０に対応する。なお、論理の０に対応させて搬送波を送
出し、論理の１に対応させて搬送波を送出しないように
構成することもある。
から成るディジタル信号が入力すると、スイッチ４は例
えば論理の１の区間にオン、論理の０の区間にオフにな
り、オン期間には発振回路１が付勢されるために図２
（Ｂ）に示すように搬送波が出力され、オフ期間には搬
送波が出力されない。従って、図２（Ｂ）のＡＳＫ変調
波における搬送波の有無がディジタル信号の論理の１と
０に対応する。なお、論理の０に対応させて搬送波を送
出し、論理の１に対応させて搬送波を送出しないように
構成することもある。
【０００４】
【発明が解決しようとする課題】ところで、スイッチ４
と発振回路２との間のライン及び発振回路１の内部には
図１で破線で示すように浮遊容量（ストレーキャパシタ
ンス）Ｃs がある。また、発振回路１は入力段にコンデ
ンサを有していることがある。このため、スイッチ４が
オンになっても発振回路２は直ちに発振動作を開始しな
い。発振回路２の発振は、浮遊容量Ｃs 又は入力容量が
発振開始最低電圧以上に充電されてから開始する。要す
るに、発振回路１の立上り時間Ｔr に基づく遅れを有し
て発振動作を開始する。図２（Ｃ）は発振回路１が立上
りの遅れ時間Ｔd1を有して動作を開始することを原理的
に示す。図２（Ａ）に示すディジタル信号の周波数ｆd
即ちビットの繰返し周波数が低い場合には、発振回路１
の立上り時間Ｔr に基づく動作遅れは問題にならない
が、ディジタル信号の周波数が高くなると問題になる。
即ち、ディジタル信号の周波数ｆd が高くなると、論理
の１又は０の区間に搬送波を要求通りに発生することが
できなくなり、ＡＳＫ変調波を検波（復調）してもディ
ジタル信号を再現させることが不可能になる。例えば図
２（Ｃ）に示すようなＡＳＫ変調波を検波すると図２
（Ｄ）に示すような検波信号が得られるが、ディジタル
信号の周波数ｆd が高くなると図２（Ｄ）に示すような
検波信号が十分な振幅レベルで得られなくなる。
と発振回路２との間のライン及び発振回路１の内部には
図１で破線で示すように浮遊容量（ストレーキャパシタ
ンス）Ｃs がある。また、発振回路１は入力段にコンデ
ンサを有していることがある。このため、スイッチ４が
オンになっても発振回路２は直ちに発振動作を開始しな
い。発振回路２の発振は、浮遊容量Ｃs 又は入力容量が
発振開始最低電圧以上に充電されてから開始する。要す
るに、発振回路１の立上り時間Ｔr に基づく遅れを有し
て発振動作を開始する。図２（Ｃ）は発振回路１が立上
りの遅れ時間Ｔd1を有して動作を開始することを原理的
に示す。図２（Ａ）に示すディジタル信号の周波数ｆd
即ちビットの繰返し周波数が低い場合には、発振回路１
の立上り時間Ｔr に基づく動作遅れは問題にならない
が、ディジタル信号の周波数が高くなると問題になる。
即ち、ディジタル信号の周波数ｆd が高くなると、論理
の１又は０の区間に搬送波を要求通りに発生することが
できなくなり、ＡＳＫ変調波を検波（復調）してもディ
ジタル信号を再現させることが不可能になる。例えば図
２（Ｃ）に示すようなＡＳＫ変調波を検波すると図２
（Ｄ）に示すような検波信号が得られるが、ディジタル
信号の周波数ｆd が高くなると図２（Ｄ）に示すような
検波信号が十分な振幅レベルで得られなくなる。
【０００５】そこで本発明の目的はディジタル信号の周
波数が高い領域においても動作が可能なＡＳＫ変調回路
を提供することにある。
波数が高い領域においても動作が可能なＡＳＫ変調回路
を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、ＡＳＫ変調波を発生するための発振回路
と、前記発振回路の電源端子と駆動直流電源との間に接
続されたスイッチとを有し、前記スイッチがディジタル
信号に応答してオン・オフすることによって前記発振回
路からＡＳＫ変調波が得られるように構成されたＡＳＫ
変調回路において、前記発振回路の発振開始最低電圧よ
りも低い電圧を少なくとも前記スイッチのオフ期間に前
記発振回路に印加するための補助駆動手段が設けられて
いることを特徴とするＡＳＫ変調回路に係わるものであ
る。なお、請求項２に示すようにスイッチに並列接続さ
れた抵抗とすることが望ましい。
の本発明は、ＡＳＫ変調波を発生するための発振回路
と、前記発振回路の電源端子と駆動直流電源との間に接
続されたスイッチとを有し、前記スイッチがディジタル
信号に応答してオン・オフすることによって前記発振回
路からＡＳＫ変調波が得られるように構成されたＡＳＫ
変調回路において、前記発振回路の発振開始最低電圧よ
りも低い電圧を少なくとも前記スイッチのオフ期間に前
記発振回路に印加するための補助駆動手段が設けられて
いることを特徴とするＡＳＫ変調回路に係わるものであ
る。なお、請求項２に示すようにスイッチに並列接続さ
れた抵抗とすることが望ましい。
【０００７】
【発明の作用及び効果】各請求項の発明によれば、変調
用スイッチのオフ期間に補助駆動手段の働きで発振回路
に低い電圧が印加される。従って、浮遊容量又は入力容
量が発振開始最低電圧即ちしきい値よりも低い電圧に予
め充電された状態となり、スイッチがオンになった時に
はオフ期間の充電に加算した充電が生じ、極めて短時間
の内に所望電圧に立上る。上述のように発振回路の立上
り時間が短くなると、高い周波数のディジタル信号に応
答してＡＳＫ変調波を出力することが可能になる。ま
た、請求項２の発明によれば、スイッチに並列に抵抗を
接続するという簡単な構成で発振回路の立上り時間を短
くすることができる。
用スイッチのオフ期間に補助駆動手段の働きで発振回路
に低い電圧が印加される。従って、浮遊容量又は入力容
量が発振開始最低電圧即ちしきい値よりも低い電圧に予
め充電された状態となり、スイッチがオンになった時に
はオフ期間の充電に加算した充電が生じ、極めて短時間
の内に所望電圧に立上る。上述のように発振回路の立上
り時間が短くなると、高い周波数のディジタル信号に応
答してＡＳＫ変調波を出力することが可能になる。ま
た、請求項２の発明によれば、スイッチに並列に抵抗を
接続するという簡単な構成で発振回路の立上り時間を短
くすることができる。
【０００８】
【実施例】次に、図３〜図１０を参照して本発明の実施
例に係わるＡＳＫ変調回路を説明する。本実施例のＡＳ
Ｋ変調回路は、図１の従来回路と同様に発振回路１と、
この電源端子２に直流電源を供給するための直流電源３
と、直流電圧をディジタル信号に応答してオン・オフす
るためのスイッチとしての第１のトランジスタＱ1 と、
ディジタル信号入力端子５と、ＡＳＫ変調波出力端子６
とを有する他に、第２のトランジスタＱ2 及び第１〜第
４の抵抗Ｒ1 〜Ｒ4 から成るスイッチ制御回路と、本発
明の補助駆動手段としての補助駆動用抵抗Ｒx とを有す
る。
例に係わるＡＳＫ変調回路を説明する。本実施例のＡＳ
Ｋ変調回路は、図１の従来回路と同様に発振回路１と、
この電源端子２に直流電源を供給するための直流電源３
と、直流電圧をディジタル信号に応答してオン・オフす
るためのスイッチとしての第１のトランジスタＱ1 と、
ディジタル信号入力端子５と、ＡＳＫ変調波出力端子６
とを有する他に、第２のトランジスタＱ2 及び第１〜第
４の抵抗Ｒ1 〜Ｒ4 から成るスイッチ制御回路と、本発
明の補助駆動手段としての補助駆動用抵抗Ｒx とを有す
る。
【０００９】第１のトランジスタＱ1 のエミッタは直流
電源３に接続され、コレクタは発振回路１の電源端子２
に接続され、エミッタ・ベース間には第１の抵抗Ｒ1 が
接続されている。第１のトランジスタＱ1 のベースは第
２の抵抗Ｒ2 と第２のトランジスタＱ2 を介してグラン
ドに接続されている。第２のトランジスタＱ2 のベース
は第３の抵抗Ｒ3 を介してディジタル信号入力端子５に
接続されている。第４の抵抗Ｒ4 は第２のトランジスタ
Ｑ2 のベース・エミッタ間に接続されている。なお、こ
のＡＳＫ変調回路においても、第１のトランジスタＱ1
と発振回路１との間のライン及び発振回路１の内部に図
３で破線で等価的に示すように浮遊容量Ｃs を有し、更
に発振回路１が入力容量を有していることがある。
電源３に接続され、コレクタは発振回路１の電源端子２
に接続され、エミッタ・ベース間には第１の抵抗Ｒ1 が
接続されている。第１のトランジスタＱ1 のベースは第
２の抵抗Ｒ2 と第２のトランジスタＱ2 を介してグラン
ドに接続されている。第２のトランジスタＱ2 のベース
は第３の抵抗Ｒ3 を介してディジタル信号入力端子５に
接続されている。第４の抵抗Ｒ4 は第２のトランジスタ
Ｑ2 のベース・エミッタ間に接続されている。なお、こ
のＡＳＫ変調回路においても、第１のトランジスタＱ1
と発振回路１との間のライン及び発振回路１の内部に図
３で破線で等価的に示すように浮遊容量Ｃs を有し、更
に発振回路１が入力容量を有していることがある。
【００１０】補助駆動用抵抗Ｒx は第１のトランジスタ
Ｑ1 に対して並列に接続されている。従って、第１のト
ランジスタＱ1 がオフの期間であっても補助駆動用抵抗
Ｒxを介して浮遊容量Ｃs 又は入力容量の充電電流が流
れる。補助駆動用抵抗Ｒx の抵抗値は、第１のトランジ
スタＱ1 のオフ期間に浮遊容量Ｃs 又は入力容量の電圧
が発振回路１の発振開始最低電圧即ちしきい値以上に上
昇しないような値に決定されている。浮遊容量Ｃs の最
大電圧は、電源３の電圧値を補助駆動用抵抗Ｒx と発振
回路１のオフ時の入力抵抗とで分割した値となる。従っ
て、補助駆動用抵抗Ｒx の値を大きくすると浮遊容量Ｃ
s のオフ時の電圧は低下する。浮遊容量Ｃs のオフ時の
電圧は第１のトランジスタＱ1 のオフ時に発振回路１が
動作しない範囲内で可能な限り高いことが望ましい。こ
のため、補助駆動用抵抗Ｒx の値は、オフ時に発振回路
１が発振動作を開始しない範囲で可能な限り小さいこと
が望ましい。
Ｑ1 に対して並列に接続されている。従って、第１のト
ランジスタＱ1 がオフの期間であっても補助駆動用抵抗
Ｒxを介して浮遊容量Ｃs 又は入力容量の充電電流が流
れる。補助駆動用抵抗Ｒx の抵抗値は、第１のトランジ
スタＱ1 のオフ期間に浮遊容量Ｃs 又は入力容量の電圧
が発振回路１の発振開始最低電圧即ちしきい値以上に上
昇しないような値に決定されている。浮遊容量Ｃs の最
大電圧は、電源３の電圧値を補助駆動用抵抗Ｒx と発振
回路１のオフ時の入力抵抗とで分割した値となる。従っ
て、補助駆動用抵抗Ｒx の値を大きくすると浮遊容量Ｃ
s のオフ時の電圧は低下する。浮遊容量Ｃs のオフ時の
電圧は第１のトランジスタＱ1 のオフ時に発振回路１が
動作しない範囲内で可能な限り高いことが望ましい。こ
のため、補助駆動用抵抗Ｒx の値は、オフ時に発振回路
１が発振動作を開始しない範囲で可能な限り小さいこと
が望ましい。
【００１１】図３のディジタル信号入力端子５に例えば
論理の１を示す高レベル信号が入力すると、第２のトラ
ンジスタＱ2 がオンになり、第１のトランジスタＱ1 も
オンになる。ディジタル信号が論理の０即ち低レベルの
時には第１及び第２のトランジスタＱ1 、Ｑ2 の両方が
オフに保たれる。
論理の１を示す高レベル信号が入力すると、第２のトラ
ンジスタＱ2 がオンになり、第１のトランジスタＱ1 も
オンになる。ディジタル信号が論理の０即ち低レベルの
時には第１及び第２のトランジスタＱ1 、Ｑ2 の両方が
オフに保たれる。
【００１２】図４は図３のＡＳＫ変調回路の各部の波形
及び検波信号（復調信号）を原理的に示す。図３のディ
ジタル信号入力端子５に図４（Ａ）に示すディジタル信
号を入力させると、論理の１の区間（高レベル区間）に
対応して第１のトランジスタＱ1 がオンになり、発振回
路１が付勢され、図４（Ｂ）に示すような搬送波が出力
端子６から送出される。他方、ディジタル信号の論理の
０の区間（低レベル区間）では第１のトランジスタＱ1
がオフであり、発振回路１が付勢されないために搬送波
が出力されない。図３のＡＳＫ変調回路においても浮遊
容量Ｃs 又は入力容量に基づく発振回路１の立上りの遅
れが生じる。しかし、オフ期間に補助駆動用抵抗Ｒx を
介して浮遊容量Ｃs がある程度充電されているので、発
振回路１の発振開始電圧が直ちに得られる。従って、図
４（Ｂ）に示す立上りによる遅れ時間Ｔd2は図２（Ｃ）
の従来の遅れ時間Ｔd1よりも短い。このため、オン期間
に搬送波が良好に得られ、出力端子６から得られる図４
（Ｂ）のＡＳＫ変調波を検波した波形よりも図４（Ｃ）
に示すように比較的に良好になる。
及び検波信号（復調信号）を原理的に示す。図３のディ
ジタル信号入力端子５に図４（Ａ）に示すディジタル信
号を入力させると、論理の１の区間（高レベル区間）に
対応して第１のトランジスタＱ1 がオンになり、発振回
路１が付勢され、図４（Ｂ）に示すような搬送波が出力
端子６から送出される。他方、ディジタル信号の論理の
０の区間（低レベル区間）では第１のトランジスタＱ1
がオフであり、発振回路１が付勢されないために搬送波
が出力されない。図３のＡＳＫ変調回路においても浮遊
容量Ｃs 又は入力容量に基づく発振回路１の立上りの遅
れが生じる。しかし、オフ期間に補助駆動用抵抗Ｒx を
介して浮遊容量Ｃs がある程度充電されているので、発
振回路１の発振開始電圧が直ちに得られる。従って、図
４（Ｂ）に示す立上りによる遅れ時間Ｔd2は図２（Ｃ）
の従来の遅れ時間Ｔd1よりも短い。このため、オン期間
に搬送波が良好に得られ、出力端子６から得られる図４
（Ｂ）のＡＳＫ変調波を検波した波形よりも図４（Ｃ）
に示すように比較的に良好になる。
【００１３】図５〜図８は本発明に従う補助駆動用抵抗
Ｒx の効果を説明するためのオシロスコープの観測波形
を示すものであって、それぞれの（Ａ）はディジタル信
号を示し、それぞれの（Ｂ）はＡＳＫ変調波を検波した
信号（復調信号）を示す。また、図５及び図７は図３の
ＡＳＫ変調回路から補助駆動用抵抗Ｒx を取り除いた回
路におけるディジタル信号及び検波信号（復調信号）を
示し、図６及び図８は図３のＡＳＫ変調回路のディジタ
ル信号及び検波信号（復調信号）を示す。また、図５及
び図６はディジタル信号の周波数（ビット繰返し周波
数）が１ｋＨｚの場合を示し、図７及び図８はディジタ
ル信号の周波数が８ｋＨｚの場合を示す。図５と図６と
の比較から明らかなようにディジタル信号の周波数ｆd
が１ｋＨｚのように低い場合には補助駆動用抵抗Ｒx の
有無による検波信号の相違はさほどない。しかし、ディ
ジタル信号の周波数ｆd が８ｋＨｚのように高くなる
と、図７と図８の比較から明らかなように補助駆動用抵
抗Ｒx の有無により検波信号に大幅な相違が生じる。図
７から明らかなように補助駆動用抵抗Ｒx を接続しない
と図７（Ｂ）の検波信号によって図７（Ａ）のディジタ
ル信号を再現させることは不可能又は困難になる。これ
に対し、補助駆動用抵抗Ｒx を接続した場合には、図８
（Ｂ）に示すようにディジタル信号を再現させることが
可能な検波信号を得ることができる。比較実験による
と、補助駆動用抵抗Ｒx を設けない場合のＡＳＫ変調可
能なディジタル信号の上限周波数は約４ｋＨｚであり、
補助駆動用抵抗Ｒx を設けた場合のＡＳＫ変調可能なデ
ィジタル信号の上限周波数は約８ｋＨｚである。
Ｒx の効果を説明するためのオシロスコープの観測波形
を示すものであって、それぞれの（Ａ）はディジタル信
号を示し、それぞれの（Ｂ）はＡＳＫ変調波を検波した
信号（復調信号）を示す。また、図５及び図７は図３の
ＡＳＫ変調回路から補助駆動用抵抗Ｒx を取り除いた回
路におけるディジタル信号及び検波信号（復調信号）を
示し、図６及び図８は図３のＡＳＫ変調回路のディジタ
ル信号及び検波信号（復調信号）を示す。また、図５及
び図６はディジタル信号の周波数（ビット繰返し周波
数）が１ｋＨｚの場合を示し、図７及び図８はディジタ
ル信号の周波数が８ｋＨｚの場合を示す。図５と図６と
の比較から明らかなようにディジタル信号の周波数ｆd
が１ｋＨｚのように低い場合には補助駆動用抵抗Ｒx の
有無による検波信号の相違はさほどない。しかし、ディ
ジタル信号の周波数ｆd が８ｋＨｚのように高くなる
と、図７と図８の比較から明らかなように補助駆動用抵
抗Ｒx の有無により検波信号に大幅な相違が生じる。図
７から明らかなように補助駆動用抵抗Ｒx を接続しない
と図７（Ｂ）の検波信号によって図７（Ａ）のディジタ
ル信号を再現させることは不可能又は困難になる。これ
に対し、補助駆動用抵抗Ｒx を接続した場合には、図８
（Ｂ）に示すようにディジタル信号を再現させることが
可能な検波信号を得ることができる。比較実験による
と、補助駆動用抵抗Ｒx を設けない場合のＡＳＫ変調可
能なディジタル信号の上限周波数は約４ｋＨｚであり、
補助駆動用抵抗Ｒx を設けた場合のＡＳＫ変調可能なデ
ィジタル信号の上限周波数は約８ｋＨｚである。
【００１４】図９及び図１０は補助駆動用抵抗Ｒx が無
い場合と有る場合におけるＡＳＫ変調波の周波数成分を
示す。即ち、図９及び図１０の周波数特性図はＡＳＫ変
調波をスペクトラムアナライザで測定した結果を示す。
図９及び図１０のいずれもディジタル信号の周波数ｆd
が８ｋＨｚの場合を示す。ＡＳＫ変調波の中心周波数ｆ
c は図９及び図１０のいずれにおいても約３１４．８５
８ＭＨｚであるが、この中心周波数ｆc 及びこの近傍の
レスポンスが図９よりも図１０で高くなっている。図９
では中心周波数ｆc 及びこの近傍のレスポンスが低いの
で、復調可能なＡＳＫ変調波を送出していないことにな
る。これに対して図１０では中心周波数ｆc のレスポン
スが十分に高いので、復調可能なＡＳＫ変調波を送出し
ていることになる。
い場合と有る場合におけるＡＳＫ変調波の周波数成分を
示す。即ち、図９及び図１０の周波数特性図はＡＳＫ変
調波をスペクトラムアナライザで測定した結果を示す。
図９及び図１０のいずれもディジタル信号の周波数ｆd
が８ｋＨｚの場合を示す。ＡＳＫ変調波の中心周波数ｆ
c は図９及び図１０のいずれにおいても約３１４．８５
８ＭＨｚであるが、この中心周波数ｆc 及びこの近傍の
レスポンスが図９よりも図１０で高くなっている。図９
では中心周波数ｆc 及びこの近傍のレスポンスが低いの
で、復調可能なＡＳＫ変調波を送出していないことにな
る。これに対して図１０では中心周波数ｆc のレスポン
スが十分に高いので、復調可能なＡＳＫ変調波を送出し
ていることになる。
【００１５】上述から明らかなように本実施例によれ
ば、１つの補助駆動用抵抗Ｒx を付加するという簡単な
構成によってディジタル信号の上限周波数を高めること
が可能になる。
ば、１つの補助駆動用抵抗Ｒx を付加するという簡単な
構成によってディジタル信号の上限周波数を高めること
が可能になる。
【００１６】
【別の実施例】次に、図１１を参照して別の実施例に係
わるＡＳＫ変調回路を説明する。但し図１１において図
３と実質的に同一の部分には同一の符号を付してその説
明を省略する。図１１のＡＳＫ変調回路は図３の補助駆
動用抵抗Ｒx の代りに補助電源３ａと逆流阻止用ダイオ
ードＤ1 とから成る補助駆動手段が設けられている他は
図３と同一に構成されている。補助電源３ａは逆流阻止
用ダイオードＤ1 を介して発振回路１の電源端子２に接
続されており、主電源３の電源Ｖ1 よりも低い直流電圧
Ｖ2 を供給する。この補助電源３ａの電圧Ｖ2 は発振回
路１の発振開始最低電圧よりも低く設定されている。
わるＡＳＫ変調回路を説明する。但し図１１において図
３と実質的に同一の部分には同一の符号を付してその説
明を省略する。図１１のＡＳＫ変調回路は図３の補助駆
動用抵抗Ｒx の代りに補助電源３ａと逆流阻止用ダイオ
ードＤ1 とから成る補助駆動手段が設けられている他は
図３と同一に構成されている。補助電源３ａは逆流阻止
用ダイオードＤ1 を介して発振回路１の電源端子２に接
続されており、主電源３の電源Ｖ1 よりも低い直流電圧
Ｖ2 を供給する。この補助電源３ａの電圧Ｖ2 は発振回
路１の発振開始最低電圧よりも低く設定されている。
【００１７】図１１のＡＳＫ変調回路で変調用スイッチ
としてのトランジスタＱ1 がオフの時には逆流阻止用ダ
イオードＤ1 の逆バイアスが解除され、ダイオードＤ1
がオンになり、補助電源３ａの電圧Ｖ2 がダイオードＤ
1 を介して発振回路１に供給され、浮遊容量Ｃs 又は入
力容量が図３の回路と同様にある程度充電される。トラ
ンジスタＱ1 がオンになると、主電源３の電圧Ｖ1 が発
振回路１に供給され、発振回路１が発振動作を開始す
る。この時にダイオードＤ1 は逆バイアスされてオフ状
態になり、補助電源３ａには電流が流れ込まない。
としてのトランジスタＱ1 がオフの時には逆流阻止用ダ
イオードＤ1 の逆バイアスが解除され、ダイオードＤ1
がオンになり、補助電源３ａの電圧Ｖ2 がダイオードＤ
1 を介して発振回路１に供給され、浮遊容量Ｃs 又は入
力容量が図３の回路と同様にある程度充電される。トラ
ンジスタＱ1 がオンになると、主電源３の電圧Ｖ1 が発
振回路１に供給され、発振回路１が発振動作を開始す
る。この時にダイオードＤ1 は逆バイアスされてオフ状
態になり、補助電源３ａには電流が流れ込まない。
【００１８】図１１のＡＳＫ変調回路によってもトラン
ジスタＱ1 のオフ期間の補助駆動が実行されるので、図
３のＡＳＫ変調回路と同一の作用効果を得ることができ
る。
ジスタＱ1 のオフ期間の補助駆動が実行されるので、図
３のＡＳＫ変調回路と同一の作用効果を得ることができ
る。
【００１９】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） バイポーラトランジスタＱ1 を電界効果トラン
ジスタ（ＦＥＴ）等の別の半導体スイッチに置き換える
ことができる。 （２） 浮遊容量Ｃs に並列にコンデンサ素子を接続す
ることができる。 （３） トランジスタＱ1 をディジタル信号の論理の０
又は１に対応させて完全にオフにしないで補助駆動用抵
抗Ｒx とほぼ同一の抵抗がコレクタ・エミッタ間に得ら
れるように制御する回路を設け、トランジスタＱ1 を通
して補助駆動することも可能である。この場合には入力
端子５に与えるディジタル信号の低レベルの区間の電圧
を０Ｖとしないで、第２のトランジスタＱ2 にベース電
流を僅かに流すことができる値とする。即ち、図１２に
示すようにディジタル信号の低レベルの区間にバイアス
電圧を付加するバイアス回路１０を入力端子５とトラン
ジスタＱ2 のベースとの間に設ける。
く、例えば次の変形が可能なものである。 （１） バイポーラトランジスタＱ1 を電界効果トラン
ジスタ（ＦＥＴ）等の別の半導体スイッチに置き換える
ことができる。 （２） 浮遊容量Ｃs に並列にコンデンサ素子を接続す
ることができる。 （３） トランジスタＱ1 をディジタル信号の論理の０
又は１に対応させて完全にオフにしないで補助駆動用抵
抗Ｒx とほぼ同一の抵抗がコレクタ・エミッタ間に得ら
れるように制御する回路を設け、トランジスタＱ1 を通
して補助駆動することも可能である。この場合には入力
端子５に与えるディジタル信号の低レベルの区間の電圧
を０Ｖとしないで、第２のトランジスタＱ2 にベース電
流を僅かに流すことができる値とする。即ち、図１２に
示すようにディジタル信号の低レベルの区間にバイアス
電圧を付加するバイアス回路１０を入力端子５とトラン
ジスタＱ2 のベースとの間に設ける。
【図１】従来のＡＳＫ変調回路を示す回路図である。
【図２】図１の回路の各部の波形及び検波信号を示す波
形図である。
形図である。
【図３】本発明の実施例のＡＳＫ変調回路を示す回路図
である。
である。
【図４】図３の回路の各部の波形及び検波信号を示す波
形図である。
形図である。
【図５】図３から抵抗Ｒx を省いた回路の１ｋＨｚのデ
ィジタル信号と検波信号とを示す波形図である。
ィジタル信号と検波信号とを示す波形図である。
【図６】図３の回路の１ｋＨｚのディジタル信号と検波
信号とを示す波形図である。
信号とを示す波形図である。
【図７】図３から抵抗Ｒx を省いた回路の８ｋＨｚのデ
ィジタル信号と検波信号とを示す波形図である。
ィジタル信号と検波信号とを示す波形図である。
【図８】図３の回路の８ｋＨｚのディジタル信号と検波
信号とを示す波形図である。
信号とを示す波形図である。
【図９】図３から抵抗Ｒx を省いた回路のＡＳＫ変調波
をスペクトラムアナライザで測定した結果を示す図であ
る。
をスペクトラムアナライザで測定した結果を示す図であ
る。
【図１０】図３の回路のＡＳＫ変調波をスペクトラムア
ナライザで測定した結果を示す図である。
ナライザで測定した結果を示す図である。
【図１１】別の実施例のＡＳＫ変調回路を示す回路図で
ある。
ある。
【図１２】変形例のＡＳＫ変調回路を示す回路図であ
る。
る。
１ 発振回路 ３ 電源 ５ ディジタル信号入力端子 ６ ＡＳＫ変調波出力端子 Ｑ1 トランジスタ Ｒx 補助駆動用抵抗
Claims (2)
- 【請求項１】 ＡＳＫ変調波を発生するための発振回路
と、前記発振回路の電源端子と駆動直流電源との間に接
続されたスイッチとを有し、前記スイッチがディジタル
信号に応答してオン・オフすることによって前記発振回
路からＡＳＫ変調波が得られるように構成されたＡＳＫ
変調回路において、 前記発振回路の発振開始最低電圧よりも低い電圧を少な
くとも前記スイッチのオフ期間に前記発振回路に印加す
るための補助駆動手段が設けられていることを特徴とす
るＡＳＫ変調回路。 - 【請求項２】 前記補助駆動手段は前記スイッチに並列
に接続された抵抗であることを特徴とする請求項１記載
のＡＳＫ変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18132596A JPH1013475A (ja) | 1996-06-21 | 1996-06-21 | Ａｓｋ変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18132596A JPH1013475A (ja) | 1996-06-21 | 1996-06-21 | Ａｓｋ変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013475A true JPH1013475A (ja) | 1998-01-16 |
Family
ID=16098724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18132596A Pending JPH1013475A (ja) | 1996-06-21 | 1996-06-21 | Ａｓｋ変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013475A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010047245A (ko) * | 1999-11-18 | 2001-06-15 | 김창화 | 진폭천이변조(ａｓｋ) 신호의 변조지수 제어회로 |
| US6504880B1 (en) | 1998-08-28 | 2003-01-07 | Aisin Seiki Kabushiki Kaisha | ASK modulation circuit |
| DE10256944A1 (de) * | 2002-12-05 | 2004-06-24 | Enocean Gmbh | Abgleichfreier HF-Oszillator |
| TWI411223B (zh) * | 2008-11-10 | 2013-10-01 | Raytheon Co | 射頻調變器 |
-
1996
- 1996-06-21 JP JP18132596A patent/JPH1013475A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504880B1 (en) | 1998-08-28 | 2003-01-07 | Aisin Seiki Kabushiki Kaisha | ASK modulation circuit |
| KR20010047245A (ko) * | 1999-11-18 | 2001-06-15 | 김창화 | 진폭천이변조(ａｓｋ) 신호의 변조지수 제어회로 |
| DE10256944A1 (de) * | 2002-12-05 | 2004-06-24 | Enocean Gmbh | Abgleichfreier HF-Oszillator |
| TWI411223B (zh) * | 2008-11-10 | 2013-10-01 | Raytheon Co | 射頻調變器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485312A (en) | Hysteresis circuit | |
| NL8101070A (nl) | Oscillator. | |
| US20060002439A1 (en) | Laser output control apparatus and method | |
| JPH1013475A (ja) | Ａｓｋ変調回路 | |
| US4907122A (en) | Relay circuit having a pulse generator for closing contacts | |
| JP2731577B2 (ja) | スイッチング電源用漸進的始動回路 | |
| US5146188A (en) | Constant current circuit and an oscillating circuit controlled by the same | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| US5028823A (en) | Delay device with intermittent capacitor discharge | |
| KR970055431A (ko) | 소프트 스타트 펄스폭 변조 집적회로 | |
| KR100269715B1 (ko) | 클럭신호발생회로 | |
| JP2002344297A (ja) | 電気負荷の駆動装置 | |
| US5517158A (en) | Self-timed oscillator circuit including starting and stopping circuitry | |
| JP2734415B2 (ja) | レーザダイオード駆動回路 | |
| JPH09270639A (ja) | 発振回路 | |
| JP4478966B2 (ja) | Ｄｃモータの制御装置 | |
| JPH10164385A (ja) | 垂直出力回路 | |
| JP3596837B2 (ja) | 半導体レーザ駆動装置 | |
| JP2000013203A (ja) | パルス整形装置及びパルス整形方法 | |
| JPH029727B2 (ja) | ||
| JPH06350421A (ja) | 光検出器 | |
| JP2555107B2 (ja) | 波形整形回路 | |
| JP3466401B2 (ja) | 波形整形回路 | |
| JP2589820Y2 (ja) | スイッチング電源装置 | |
| EP0111068A1 (en) | Stepping motor driving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020626 |