JP2555107B2 - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JP2555107B2 JP2555107B2 JP62288727A JP28872787A JP2555107B2 JP 2555107 B2 JP2555107 B2 JP 2555107B2 JP 62288727 A JP62288727 A JP 62288727A JP 28872787 A JP28872787 A JP 28872787A JP 2555107 B2 JP2555107 B2 JP 2555107B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform shaping
- input terminal
- signal
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔概要〕 波形整形回路、特にヒステリシス特性を有する波形整
形回路に関し、 波形整形回路の出力信号がハイレベル又はローレベル
となるべき状態で波形整形回路の入力信号が安定した場
合でも誤動作なく常に安定に波形整形を行なうことを可
能とすることを目的とし、 第１の入力端子に入力信号が印加される比較回路と、
該比較回路の該第１の入力端子と第２の入力端子との間
に接続された抵抗と、該比較回路の該第２の入力端子と
接地との間に接続されたコンデンサと、該比較回路の該
第２の入力端子へ所定の電流を供給する第１の定電流源
と、一端を該比較回路の該第２の入力端子に接続された
スイッチ回路と、該スイッチ回路の他端に接続され該接
地へ該所定の電流の二倍の電流を供給する第２の低電流
源とを備え、該スイッチ回路は、該比較回路の出力信号
がハイレベルとなるべき状態で該入力信号が安定すると
オンとされ、該比較回路の出力信号がローレベルとなる
べき状態で該入力信号が安定するとオフとされるように
構成する。
形回路に関し、 波形整形回路の出力信号がハイレベル又はローレベル
となるべき状態で波形整形回路の入力信号が安定した場
合でも誤動作なく常に安定に波形整形を行なうことを可
能とすることを目的とし、 第１の入力端子に入力信号が印加される比較回路と、
該比較回路の該第１の入力端子と第２の入力端子との間
に接続された抵抗と、該比較回路の該第２の入力端子と
接地との間に接続されたコンデンサと、該比較回路の該
第２の入力端子へ所定の電流を供給する第１の定電流源
と、一端を該比較回路の該第２の入力端子に接続された
スイッチ回路と、該スイッチ回路の他端に接続され該接
地へ該所定の電流の二倍の電流を供給する第２の低電流
源とを備え、該スイッチ回路は、該比較回路の出力信号
がハイレベルとなるべき状態で該入力信号が安定すると
オンとされ、該比較回路の出力信号がローレベルとなる
べき状態で該入力信号が安定するとオフとされるように
構成する。
本発明は波形整形回路、特にヒステリシス特性を有す
る波形整形回路に関する。
る波形整形回路に関する。
データ受信装置などでは、受信された入力信号を波形
整形回路を用いてパルス信号に整形し、このパルス信号
をデコードすることにより元のデータを復元する。この
ため、入力信号になまり等が生じていても波形整形回路
の誤動作や不安定な動作は極力さけることが望ましい。
データ受信装置において波形整形回路が誤動作や不安定
な動作を行なうと、その後のデコードにより元のデータ
を正確に復元することは不可能である。
整形回路を用いてパルス信号に整形し、このパルス信号
をデコードすることにより元のデータを復元する。この
ため、入力信号になまり等が生じていても波形整形回路
の誤動作や不安定な動作は極力さけることが望ましい。
データ受信装置において波形整形回路が誤動作や不安定
な動作を行なうと、その後のデコードにより元のデータ
を正確に復元することは不可能である。
第８図は従来の波形整形回路の一例を示す。同図中、
波形整形回路40は図示の如く接続された増幅回路42と、
比較回路43と、抵抗RAとコンデンサCAとよりなる。
波形整形回路40は図示の如く接続された増幅回路42と、
比較回路43と、抵抗RAとコンデンサCAとよりなる。
第９図（Ａ）は、波形整形回路40のノードでの電位
VAを実線で示し、ノードでの電位を破線で示す。又、
第９図（Ｂ）は比較回路43の出力信号を示す。第９図よ
り明らかな如く、入力端子41に入来する入力信号が一定
の周波数であると、波形整形は良好に行なわれてパルス
信号が出力端子44より出力される。
VAを実線で示し、ノードでの電位を破線で示す。又、
第９図（Ｂ）は比較回路43の出力信号を示す。第９図よ
り明らかな如く、入力端子41に入来する入力信号が一定
の周波数であると、波形整形は良好に行なわれてパルス
信号が出力端子44より出力される。
第10図は従来の波形整形回路の他の例を示す。同図
中、波形整形回路50は図示の如く接続された増幅回路52
と、比較回路53と、抵抗RB,RCとコンデンサCBとよりな
る。
中、波形整形回路50は図示の如く接続された増幅回路52
と、比較回路53と、抵抗RB,RCとコンデンサCBとよりな
る。
第11図（Ａ）は、波形整形回路50のノードでの電位
VCを実線で示し、ノードでの電位を破線で示す。又、
第11図（Ｂ）は比較回路53の出力信号を示す。第11図よ
り明らかな如く、入力端子51に入来する入力信号が一定
の周波数の場合及び収録端子54より出力される出力信号
がハイレベルとなるべき状態で入力端子51に入来する入
力信号が安定する第10図（Ａ）に示すの期間は、波形
整形は良好に行なわれてパルス信号が出力端子54より出
力される。
VCを実線で示し、ノードでの電位を破線で示す。又、
第11図（Ｂ）は比較回路53の出力信号を示す。第11図よ
り明らかな如く、入力端子51に入来する入力信号が一定
の周波数の場合及び収録端子54より出力される出力信号
がハイレベルとなるべき状態で入力端子51に入来する入
力信号が安定する第10図（Ａ）に示すの期間は、波形
整形は良好に行なわれてパルス信号が出力端子54より出
力される。
第８図の波形整形回路40の場合、出力端子44より出力
される出力信号がハイレベルとなるべき状態で入力端子
41に入来する入力信号が安定する第９図（Ａ）に示す
の期間中及び出力信号がローレベルとなるべき状態で入
力信号が安定するの期間中、波形整形回路40の動作は
不安定であり出力信号がハイレベル或いはローレベルに
なるかわからないという問題を生じていた。
される出力信号がハイレベルとなるべき状態で入力端子
41に入来する入力信号が安定する第９図（Ａ）に示す
の期間中及び出力信号がローレベルとなるべき状態で入
力信号が安定するの期間中、波形整形回路40の動作は
不安定であり出力信号がハイレベル或いはローレベルに
なるかわからないという問題を生じていた。
第10図の波形整形回路50の場合、出力端子54より出力
される出力信号がローレベルとなるべき状態で入力端子
51に入来する入力信号が安定する第11図（Ａ）に示す
の期間中、波形整形回路50は誤動作を行なってしまうと
いう問題を生じていた。
される出力信号がローレベルとなるべき状態で入力端子
51に入来する入力信号が安定する第11図（Ａ）に示す
の期間中、波形整形回路50は誤動作を行なってしまうと
いう問題を生じていた。
本発明は、波形整形回路の出力信号がハイレベル又は
ローレベルとなるべき状態で波形整形回路の入力信号が
安定した場合でも誤動作なく常に安定に波形整形を行な
うことのできる波形整形回路を提供することを目的とす
る。
ローレベルとなるべき状態で波形整形回路の入力信号が
安定した場合でも誤動作なく常に安定に波形整形を行な
うことのできる波形整形回路を提供することを目的とす
る。
第１図は本発明の原理説明図である。
同図中、１は第１の入力端子に入力信号が印加される
比較回路、Ｒは比較回路１の第１の入力端子と第２の入
力端子との間に接続された抵抗、Ｃは比較回路１の第２
の入力端子と接地との間に接続されたコンデンサであ
る。２は比較回路１の第２の入力端子へ所定の電流を供
給する第１の定電流源、３は一端を比較回路１の第２の
入力端子に接続されたスイッチ回路、４はスイッチ回路
３の他端に接続され接地へ前記所定の電流の二倍の電流
を供給する第２の定電流源である。
比較回路、Ｒは比較回路１の第１の入力端子と第２の入
力端子との間に接続された抵抗、Ｃは比較回路１の第２
の入力端子と接地との間に接続されたコンデンサであ
る。２は比較回路１の第２の入力端子へ所定の電流を供
給する第１の定電流源、３は一端を比較回路１の第２の
入力端子に接続されたスイッチ回路、４はスイッチ回路
３の他端に接続され接地へ前記所定の電流の二倍の電流
を供給する第２の定電流源である。
スイッチ回路３は、比較回路１の出力信号がハイレベ
ルとなるべき状態で入力信号が安定するとオンとされ、
比較回路１の出力信号がローレベルとなるべき状態で入
力信号が安定するとオフとされる。
ルとなるべき状態で入力信号が安定するとオンとされ、
比較回路１の出力信号がローレベルとなるべき状態で入
力信号が安定するとオフとされる。
従って、波形整形回路の出力信号がハイレベル又はロ
ーレベルとなるべき状態で波形整形回路の入力信号が安
定した場合でも、該動作なく常に安定した波形整形を行
なうことが可能となる。
ーレベルとなるべき状態で波形整形回路の入力信号が安
定した場合でも、該動作なく常に安定した波形整形を行
なうことが可能となる。
第２図は本発明回路の一実施例を示す。波形整形回路
は、図示の如く接続された増幅器10と、定電流源11,12
と、スイッチ回路13と、比較回路14と、抵抗Ｒと、コン
デンサＣとよりなる。比較回路14は、コンパレータ16と
増幅器17とよりなる。定電流源11は、IBなる一定電流を
供給し、定電流源12は2IBなる一定電流を供給する。
は、図示の如く接続された増幅器10と、定電流源11,12
と、スイッチ回路13と、比較回路14と、抵抗Ｒと、コン
デンサＣとよりなる。比較回路14は、コンパレータ16と
増幅器17とよりなる。定電流源11は、IBなる一定電流を
供給し、定電流源12は2IBなる一定電流を供給する。
スイッチ回路13は、比較回路14の増幅器17の出力によ
り制御されており、入力端子18に略一定周波数の入力信
号が入来すると第３図（Ａ）に実線で示すノードN1での
電位VN1は略一定周波数であり、第３図（Ａ）に破線で
示すノードN2での電位VN2も略一定周波数であり、出力
端子19からは第３図（Ｂ）に示す略一定周波数のパルス
信号が出力される。
り制御されており、入力端子18に略一定周波数の入力信
号が入来すると第３図（Ａ）に実線で示すノードN1での
電位VN1は略一定周波数であり、第３図（Ａ）に破線で
示すノードN2での電位VN2も略一定周波数であり、出力
端子19からは第３図（Ｂ）に示す略一定周波数のパルス
信号が出力される。
出力端子19からの出力信号がハイレベルとなるべき状
態で入力端子18に入来する入力信号が安定すると（即
ち、直流となると）、スイッチ回路13は増幅器17の出力
によりオンとされる。これにより、ノードN2での電位V
N2はノードN1での電位VN1よりIBR（IBR＝（２・IB−
IB）Ｒ）低くなる。従って、第３図に示すＩの期間でも
安定したハイレベルの出力信号が出力端子19より得られ
る。
態で入力端子18に入来する入力信号が安定すると（即
ち、直流となると）、スイッチ回路13は増幅器17の出力
によりオンとされる。これにより、ノードN2での電位V
N2はノードN1での電位VN1よりIBR（IBR＝（２・IB−
IB）Ｒ）低くなる。従って、第３図に示すＩの期間でも
安定したハイレベルの出力信号が出力端子19より得られ
る。
他方、出力端子19からの出力信号がローレベルとなる
べき状態で入力端子18に入来する入力信号が安定すると
（即ち、直流となると）、スイッチ回路13は増幅器17の
出力によりオフとされる。これにより、定電流源11から
の電流IBはノードN2からノードN1へ流れるので、ノード
N2での電位VN2はノードN1での電位VN1よりIBR高くな
る。この結果、第３図に示すIIの期間でも安定したロー
レベルの出力信号が出力端子19より得られる。
べき状態で入力端子18に入来する入力信号が安定すると
（即ち、直流となると）、スイッチ回路13は増幅器17の
出力によりオフとされる。これにより、定電流源11から
の電流IBはノードN2からノードN1へ流れるので、ノード
N2での電位VN2はノードN1での電位VN1よりIBR高くな
る。この結果、第３図に示すIIの期間でも安定したロー
レベルの出力信号が出力端子19より得られる。
第４図は上記実施例の変形例を示す。同図中、第２図
と同一部分には同一符号を付し、その説明は省略する。
本変形例では、比較回路14Aはオペアンプ21と出力ドラ
イバ22とよりなり、スイッチ回路13はオペアンプ21の出
力により制御される。
と同一部分には同一符号を付し、その説明は省略する。
本変形例では、比較回路14Aはオペアンプ21と出力ドラ
イバ22とよりなり、スイッチ回路13はオペアンプ21の出
力により制御される。
第５図は、上記変形例の具体的回路の一実施例を示
す。同図中、第４図と同一部分には同一符号を付し、そ
の説明は省略する。第５図中、Q1,Q2,Q4〜Q10はトラン
ジスタ、Q3,Q11〜Q14はダイオード、R1〜R5は抵抗、I1
〜I3は定電流源、VCCは電源電圧である。第６図（Ａ）
はノードでの電位Va同図（Ｂ）はノード，での電
位Vbを実線でVcを破線で、同図（Ｃ）はノードでの電
位Vd、同図（Ｄ）はノードでの電位Veを夫々示す。
す。同図中、第４図と同一部分には同一符号を付し、そ
の説明は省略する。第５図中、Q1,Q2,Q4〜Q10はトラン
ジスタ、Q3,Q11〜Q14はダイオード、R1〜R5は抵抗、I1
〜I3は定電流源、VCCは電源電圧である。第６図（Ａ）
はノードでの電位Va同図（Ｂ）はノード，での電
位Vbを実線でVcを破線で、同図（Ｃ）はノードでの電
位Vd、同図（Ｄ）はノードでの電位Veを夫々示す。
ここで、初期状態アでVb＜Vcなる状態で安定している
ものとすると、トランジスタQ7はオフであり、トランジ
Q8はオンであるため、Vd＞Veとなる。従って、スイッチ
回路13を構成するトランジスタQ5,Q6のうちトランジス
タQ5はオンとなりトランジスタQ6はオフとなる。トラン
ジスタQ4での電流2IBは、トランジスタQ5を流れる。他
方、トランジスタQ2での電流IBは、ノード，間の抵
抗Ｒを通り増幅器10により吸収される。この状態では、
Vb−Vc＝−Ｒ・IBであり、Vb＜Vcなる状態で安定してい
ることがわかる。
ものとすると、トランジスタQ7はオフであり、トランジ
Q8はオンであるため、Vd＞Veとなる。従って、スイッチ
回路13を構成するトランジスタQ5,Q6のうちトランジス
タQ5はオンとなりトランジスタQ6はオフとなる。トラン
ジスタQ4での電流2IBは、トランジスタQ5を流れる。他
方、トランジスタQ2での電流IBは、ノード，間の抵
抗Ｒを通り増幅器10により吸収される。この状態では、
Vb−Vc＝−Ｒ・IBであり、Vb＜Vcなる状態で安定してい
ることがわかる。
次に、入力信号Vaになまりが生じてレベル上昇した状
態イでは、ノードに入力信号Vaと実質的に同じ波形の
信号が入来する。第７図（Ａ）〜（Ｃ）は第６図（Ｂ）
〜（Ｄ）に対応しており、特に状態イの部分を拡大して
示す。この場合、コンデンサＣが設けられていないと、
電位Vcは第７図（Ａ）に一点鎖線で示す如く電位Vbと略
平行に変位し、比較回路14Aに入力信号Vaの波形が伝わ
らない。しかし、本実施例ではコンデンサＣが設けられ
ており、電位Vcの立上がりが第６図（Ｂ）及び第７図
（Ａ）に破線で示す如くコンデンサＣと抵抗Ｒにより定
まる時定数分だけ遅れ、時点t1でVb＜Vcとなる。
態イでは、ノードに入力信号Vaと実質的に同じ波形の
信号が入来する。第７図（Ａ）〜（Ｃ）は第６図（Ｂ）
〜（Ｄ）に対応しており、特に状態イの部分を拡大して
示す。この場合、コンデンサＣが設けられていないと、
電位Vcは第７図（Ａ）に一点鎖線で示す如く電位Vbと略
平行に変位し、比較回路14Aに入力信号Vaの波形が伝わ
らない。しかし、本実施例ではコンデンサＣが設けられ
ており、電位Vcの立上がりが第６図（Ｂ）及び第７図
（Ａ）に破線で示す如くコンデンサＣと抵抗Ｒにより定
まる時定数分だけ遅れ、時点t1でVb＜Vcとなる。
つまり、電位VbとVcとの関係が逆転するため、Vd＜Ve
となり、トランジスタQ5がオフ、トランジスタQ6がオン
となる。このため、トランジスタQ4での電流2IBはトラ
ンジスタQ6を流れる。従って、トランジスタQ2での電流
IBはトランジスタQ6により吸収され、2IB−IB＝IBなる
電流がノード，間の抵抗Ｒを通りトランジスタQ6に
より吸収される。この結果、電位Vcは、Vb−IB・Ｒなる
電位で安定する。
となり、トランジスタQ5がオフ、トランジスタQ6がオン
となる。このため、トランジスタQ4での電流2IBはトラ
ンジスタQ6を流れる。従って、トランジスタQ2での電流
IBはトランジスタQ6により吸収され、2IB−IB＝IBなる
電流がノード，間の抵抗Ｒを通りトランジスタQ6に
より吸収される。この結果、電位Vcは、Vb−IB・Ｒなる
電位で安定する。
又、入力信号Vaになまりが生じてレベル下降した状態
ウでは、状態イと逆の動作により、時点t2を過ぎると電
位VcはVb＋IB・Ｒなる電位で安定する。
ウでは、状態イと逆の動作により、時点t2を過ぎると電
位VcはVb＋IB・Ｒなる電位で安定する。
これにより、入力信号Vaに対して誤動作なく常に安定
にヒステリシス特性をもって波形整形を行なえる。
にヒステリシス特性をもって波形整形を行なえる。
以上本発明を実施例及びその変形例により説明した
が、本発明は本発明の主旨に従い更に種々の変形が可能
であり、本発明からこれらを排除するためではない。
が、本発明は本発明の主旨に従い更に種々の変形が可能
であり、本発明からこれらを排除するためではない。
本発明によれば、比較回路の出力信号がハイレベルと
なるべき状態で入力信号が安定するとオンとされ、比較
回路の出力信号がローレベルとなるべき状態で入力信号
が安定するとオフとされるスイッチ回路を設けているの
で、波形整形回路の出力信号がハイレベル又はローレベ
ルとなるべき状態で波形整形回路の入力信号が安定した
場合でも誤動作なく常に安定に波形整形を行なうことが
でき、実用的には極めて有用である。
なるべき状態で入力信号が安定するとオンとされ、比較
回路の出力信号がローレベルとなるべき状態で入力信号
が安定するとオフとされるスイッチ回路を設けているの
で、波形整形回路の出力信号がハイレベル又はローレベ
ルとなるべき状態で波形整形回路の入力信号が安定した
場合でも誤動作なく常に安定に波形整形を行なうことが
でき、実用的には極めて有用である。
第１図は本発明の原理説明図、 第２図は本発明の一実施例を示す回路図、 第３図は一実施例の動作説明用信号波形図、 第４図は本発明の一実施例の変形例を示す回路図、 第５図は変形例の具体的回路図、 第６図及び第７図は変形例の動作説明用信号波形図、 第８図は一従来回路を示す回路図、 第９図は一従来回路の動作説明用信号波形図、 第10図は他の従来回路を示す回路図、 第11図は他の従来回路の動作説明用信号波形図である。 第１図〜第７図において、 １は比較回路、 ２は第１の定電流源、 ３はスイッチ回路、 ４は第２の定電流源、 Ｒは抵抗、 Ｃはコンデンサ、 10,17は増幅機、 11,12は定電流源、 13はスイッチ回路、 14,14Aは比較回路、 16はコンパレータ、 18は入力端子、 19は出力端子、 21はオペアンプ、 22は出力ドライバ、 Q1,Q2,Q4〜Q10はトランジスタ、 Q3,Q11〜Q14はダイオード、 R1〜R5は抵抗、 I1〜I3は定電流源、 Vccは電源電圧 を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−126318（ＪＰ，Ａ) 実開 昭58−11330（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】第１の入力端子に入力信号が印加される比
較回路（１）と、 該比較回路の該第１の入力端子と第２の入力端子との間
に接続された抵抗（Ｒ）と、 該比較回路の該第２の入力端子と接地との間に接続され
たコンデンサ（Ｃ）と、 該比較回路の該第２の入力端子へ所定の電流を供給する
第１の定電流源（２）と、 一端を該比較回路の該第２の入力端子に接続されたスイ
ッチ回路（３）と、 該スイッチ回路の他端に接続され該接地へ該所定の電流
の二倍の電流を供給する第２の定電流源（４）とを備
え、 該スイッチ回路は、該比較回路の出力信号がハイレベル
となるべき状態で該入力信号が安定するとオンされ、該
比較回路の出力信号がローレベルとなるべき状態で該入
力信号が安定するとオフとされることを特徴とする波形
整形回路。 - 【請求項２】該スイッチ回路（３）は、そのオン／オフ
状態を該比較回路（１）の出力信号により制御されるこ
とを特徴とする特許請求の範囲第１項記載の波形整形回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288727A JP2555107B2 (ja) | 1987-11-16 | 1987-11-16 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288727A JP2555107B2 (ja) | 1987-11-16 | 1987-11-16 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129606A JPH01129606A (ja) | 1989-05-22 |
| JP2555107B2 true JP2555107B2 (ja) | 1996-11-20 |
Family
ID=17733903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288727A Expired - Lifetime JP2555107B2 (ja) | 1987-11-16 | 1987-11-16 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555107B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4919341B2 (ja) * | 2006-12-11 | 2012-04-18 | 日本テトラパック株式会社 | 包装充填装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5811330U (ja) * | 1981-07-13 | 1983-01-25 | ソニー株式会社 | 波形整形回路 |
| JPS59126318A (ja) * | 1983-01-08 | 1984-07-20 | Fujitsu Ltd | クロツク再生回路 |
-
1987
- 1987-11-16 JP JP62288727A patent/JP2555107B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01129606A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3048921B2 (ja) | 水晶発振回路 | |
| US3473131A (en) | Level shift correction circuits | |
| JP2555107B2 (ja) | 波形整形回路 | |
| US5677642A (en) | Signal generator with supply voltage tolerance | |
| US5640104A (en) | Signal receiver in an interface | |
| JP3672424B2 (ja) | レーザダイオード駆動回路 | |
| JP2803448B2 (ja) | 出力回路 | |
| JPH0570019U (ja) | パルス幅変調電力増幅器 | |
| JP2577425B2 (ja) | 駆動回路 | |
| JP2757704B2 (ja) | Ｐｗｍ制御装置 | |
| JPH0697784A (ja) | パルス成形用構成ユニット | |
| JP2853718B2 (ja) | 出力制御回路 | |
| JPH0370390B2 (ja) | ||
| JP2959485B2 (ja) | 発光素子駆動回路 | |
| JP2006313860A (ja) | レーザダイオード駆動回路 | |
| JPS6122345Y2 (ja) | ||
| JP2731070B2 (ja) | ベース電流安定化回路 | |
| JPS6156506A (ja) | 信号出力回路 | |
| JPS6221049Y2 (ja) | ||
| JPH08139574A (ja) | 鋸歯状波信号発生回路 | |
| JPH06133366A (ja) | 通信バス駆動回路 | |
| JPS5818375Y2 (ja) | 周波数変調装置 | |
| JPH0821162B2 (ja) | フレキシブルデイスク装置の書込み回路 | |
| JPH0514063A (ja) | シヨツク音防止回路 | |
| JPH0677340U (ja) | 負荷駆動回路 |