JP2757704B2 - Ｐｗｍ制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスイッチング素子をオン
・オフ制御するＰＷＭ制御装置に関するものである。

【０００２】

【従来の技術】従来のＰＷＭ制御回路は、図６に示すよ
うに、誤差増幅回路１と三角波出力回路２とコンパレー
タ３とドライブ回路４とから構成されている。そして、
前記ドライブ回路４によってインバータ回路７のパワー
トランジスタ８をオン・オフ制御するようになってい
る。

【０００３】前記誤差増幅回路１におけるオペアンプ５
の負極と出力端子との間には抵抗Ｒ１が接続されるとと
もに、該抵抗Ｒ１には直列接続された抵抗Ｒ２及びコン
デンサＣが並列接続されている。そして、前記オペアン
プ５の負極には抵抗Ｒ３を介して基準値Ｉref が入力さ
れている。従って、前記誤差増幅回路１は負帰還回路に
構成されている。又、前記オペアンプ５の正極には前記
インバータ回路７のパワートランジスタ８に流れる平均
電流Ｉa が入力される。

【０００４】そのため、誤差増幅回路１は予め設定され
た基準値Ｉref と平均電流Ｉa との誤差を求めその誤差
を増幅し、その比較値ＳOUT1は前記コンパレータ３の負
極に出力される。前記コンパレータ３は三角波出力回路
２からの三角波信号ＳOUT2と前記誤差増幅回路１からの
比較値ＳOUT1とを比較する。

【０００５】そして、コンパレータ３は誤差増幅回路１
からの比較値ＳOUT1のレベルより三角波信号ＳOUT2のレ
ベルが高くなったとき、Ｈレベル（高電位）の切換信号
ＳOUT3が前記ドライブ回路４に出力される。又、コンパ
レータ３は誤差増幅回路１からの比較値ＳOUT1のレベル
より三角波ＳOUT2のレベルが低くなったとき、Ｌレベル
（低電位）の切換信号ＳOUT3が前記ドライブ回路４に出
力される。すると、前記ドライブ回路４はコンパレータ
３からＨレベルの信号が出力されたとき、インバータ回
路７のパワートランジスタ８をオンさせる。

【０００６】

【発明が解決しようとする課題】しかしながら、インバ
ータ回路７におけるパワートランジスタ８のオン・オフ
動作によるスイッチングノイズが平均電流Ｉa に含まれ
て誤差増幅回路１に入力される場合がある。このとき、
図７に示すように、誤差増幅回路１はスイッチングノイ
ズＮ１が含まれた比較値ＳOUT1をコンパレータ３に出力
する。すると、コンパレータ３は三角波信号ＳOUT2の一
周期の間に複数回オン・オフする切換信号ＳOUT3をドラ
イブ回路４に出力する。

【０００７】又、オペアンプ５に入力される基準値Ｉre
f のレベルが変動する場合がある。すると、誤差増幅回
路１から出力される比較値ＳOUT1のレベルが変動してし
まう。この場合も、コンパレータ３は三角波信号ＳOUT2
の一周期の間に複数回オン・オフする切換信号ＳOUT3を
ドライブ回路４に出力する。

【０００８】更に、インバータ回路７におけるパワート
ランジスタ８のオン・オフによるスイッチングノイズＮ
２が三角波信号ＳOUT2に含まれてコンパレータ３に出力
される場合がある。このとき、コンパレータ３は三角波
信号ＳOUT2の一周期の間に複数回オン・オフする切換信
号ＳOUT3をドライブ回路４に出力する。

【０００９】従って、ドライブ回路４はインバータ回路
７のパワートランジスタ８を三角波（キャリア）信号Ｓ
OUT2の一周期の間に複数回オン・オフさせてしまうた
め、パワートランジスタ８のスイッチング損失が増えて
しまうという問題がある。

【００１０】又、パワートランジスタ８が短い周期でオ
ン・オフされた場合、パワートランジスタ８が破損する
おそれがあるという問題がある。本発明は上記問題点を
解決するためになされたものであって、その目的は三角
波の一周期内で２回以上の異常なインバータ回路におけ
るスイッチング素子のオン・オフを防止し、スイッチン
グ損失の低減及びスイッチング素子の破壊を防止するこ
とができるＰＷＭ制御装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明は上記問題点を解
決するため、基準となる三角波信号を出力する三角波出
力回路と、レベルが可変可能な比較値を出力する比較レ
ベル生成回路と、前記三角波信号のレベルと比較値のレ
ベルとを比較し、前記三角波信号のレベルが比較値のレ
ベルを超えたときスイッチング素子をオン又はオフさ
せ、三角波信号のレベルが比較値のレベルを超えなかっ
たとき前記スイッチング素子をオフ又はオンさせるため
の切換信号を出力する比較切換回路と、前記三角波信号
の立上がり区間に対応して第１のレベルとなり、該三角
波信号の立下がり区間に対応して前記第１のレベルと異
なる第２のレベルとなる方形波信号を出力する方形波出
力回路と、前記方形波信号の第１のレベル区間又は第２
のレベル区間毎にその区間における前記切換信号の変化
を検出してパルス信号を生成する検出回路と、前記検出
回路から出力されるパルス信号と方形波信号とを比較
し、その区間毎の最初のパルス信号に基づいて前記スイ
ッチング素子のオン又はオフの切換を行わせるためのス
イッチング信号を出力する駆動制御回路とを備えたこと
をその要旨とする。

【００１２】

【作用】三角波出力回路は基準となる三角波信号を出力
する。比較レベル生成回路はレベルが可変可能な比較値
を出力する。比較切換回路は三角波信号と比較値とを比
較し、三角波信号のレベルが比較値のレベルを超えたと
きスイッチング素子をオン又はオフさせ、三角波信号の
レベルが比較値のレベルを超えなかったとき前記スイッ
チング素子の状態を反転させる。

【００１３】方形波出力回路は前記三角波信号の立上が
り区間に対応して第１のレベルとなり、該三角波信号の
立下がり区間に対応して第１のレベルと異なる第２のレ
ベルとなる方形波信号を出力する。検出回路は前記方形
波信号の第１のレベル区間又は第２のレベル区間に対応
した前記切換信号の変化を検出してパルス信号を生成す
る。

【００１４】駆動制御回路は前記パルス信号と方形波信
号とを比較し、その区間毎の最初のパルス信号に基づい
て前記スイッチング素子をオン又はオフさせるためのス
イッチング信号を出力する。

【００１５】従って、方形波信号のその区間毎の最初の
パルス信号に基づいてスイッチング素子はオン又はオフ
を行うため、最初以外のパルス信号ではスイッチング素
子がオン又はオフに切り換えられない。

【００１６】

【実施例】以下、本発明を具体化した一実施例を図１，
図２に基づいて説明する。尚、前記従来技術と同一回路
及び同一信号は同一番号を付してその詳細な説明を省略
し、異なる部分のみ説明する。

【００１７】比較切換回路としてのコンパレータ３の切
換信号ＳOUT3は検出回路としてのエクスクルーシブ・オ
ア回路９の一端に出力される。又、方形波出力回路を兼
ねる三角波出力回路２から出力される三角波信号ＳOUT2
は方形波信号ＳOUT4を積分して形成しており、この方形
波信号ＳOUT4が前記エクスクルーシブ・オア回路９の他
端に出力される。尚、前記方形波信号ＳOUT4は三角波信
号ＳOUT2の屈曲点ａにて立上がり又は立下がりが行われ
るようになっている。つまり、三角波信号ＳOUT2の立上
がり区間が第１のレベルとなり、方形波信号ＳOUT4のレ
ベルはＬレベルとなる。又、三角波信号ＳOUT2の立下が
り区間が第２のレベルとなり、方形波信号ＳOUT4のレベ
ルはＨレベルとなる。

【００１８】そして、前記エクスクルーシブ・オア回路
９のパルス信号ＳOUT5は駆動制御回路としてのＤ形フリ
ップフロップ回路１０のクロック端子ＣＬＫに入力され
る。又、前記方形波信号ＳOUT4はＤ形フリップフロップ
回路１０のデータ入力端子Ｄに入力される。尚、Ｄ形フ
リップフロップ回路１０のリセット端子バーＲ及びプリ
セット端子バーＰＲは電源ＶDDに接続されている。

【００１９】前記Ｄ形フリップフロップ回路１０の出力
端子バーＱから出力されるスイッチング信号ＳOUT6はド
ライブ回路４に出力される。ドライブ回路４はこのスイ
ッチング信号ＳOUT6に基づいてインバータ７内のスイッ
チング素子としてのトランジスタ８をオン・オフ制御す
るようになっている。

【００２０】前記エクスクルーシブ・オア回路９はコン
パレータ３からの切換信号ＳOUT3と三角波出力回路２か
らの方形波信号ＳOUT4とに基づいてパルス信号ＳOUT5を
生成し、このパルス信号ＳOUT5はＤ形フリップフロップ
回路１０のクロック端子ＣＬＫに出力される。つまり、
切換信号ＳOUT3及び方形波信号ＳOUT4が互いにＨレベル
（高電位）又はＬレベル（低電位）のとき、エクスクル
ーシブ・オア回路９はＬレベルのパルス信号ＳOUT5をク
ロック端子ＣＬＫに出力する。そして、切換信号ＳOUT3
又は方形波信号ＳOUT4のいずれかがＨレベルのとき、エ
クスクルーシブ・オア回路９はＨレベルのパルス信号Ｓ
OUT5をクロック端子ＣＬＫに出力する。

【００２１】前記Ｄ形フリップフロップ回路１０のクロ
ック端子ＣＬＫに立ち上がるパルス信号ＳOUT5が入力さ
れると、そのときデータ入力端子Ｄに入力されているレ
ベルの方形波信号ＳOUT4の反転信号をスイッチング信号
ＳOUT6としてドライブ回路４に出力するようになってい
る。

【００２２】つまり、Ｄ形フリップフロップ回路１０の
クロック端子ＣＬＫに立ち上がるパルス信号ＳOUT5が入
力されたとき、データ入力端子Ｄに入力される方形波信
号ＳOUT4がＨレベルであれば、Ｄ形フリップフロップ回
路１０は出力端子バーＱから反転したＬレベルのスイッ
チング信号ＳOUT6を出力する。逆に、Ｄ形フリップフロ
ップ回路１０のクロック端子ＣＬＫに立ち上がるパルス
信号ＳOUT5が入力されたとき、データ入力端子Ｄに入力
される方形波信号ＳOUT4がＬレベルであれば、Ｄ形フリ
ップフロップ回路１０は出力端子バーＱから反転したＨ
レベルのスイッチング信号ＳOUT6を出力する。

【００２３】そして、前記Ｄ形フリップフロップ回路１
０から出力されるスイッチング信号ＳOUT6にがＨレベル
のとき、ドライブ回路４はインバータ回路７中のパワー
トランジスタ８をオンする。逆に、Ｄ形フリップフロッ
プ回路１０から出力されるスイッチング信号ＳOUT6がＬ
レベルのとき、ドライブ回路４はパワートランジスタ８
をオフする。

【００２４】次に、上記のように構成されたＰＷＭ制御
装置の作用について説明する。誤差増幅回路１は予め設
定された基準値Ｉref と平均電流Ｉa との誤差を求めそ
の誤差を増幅する。増幅された比較値ＳOUT1は前記コン
パレータ３の負極に出力される。このとき、インバータ
回路７におけるパワートランジスタ８のスイッチングノ
イズＮ１が平均電流Ｉa に含まれると、図２に示すよう
な比較値ＳOUT1がコンパレータ３の負極に出力される。
又、三角波出力回路２の三角波信号ＳOUT2はコンパレー
タ３の正極に出力される。

【００２５】前記コンパレータ３はパワートランジスタ
８のスイッチングノイズＮ１の影響を受けた比較値ＳOU
T1と三角波出力回路２からの三角波信号ＳOUT2とを比較
する。そのため、図２に示すような切換信号ＳOUT3がエ
クスクルーシブ・オア回路９の一端に出力される。一
方、三角波出力回路２からの方形波信号ＳOUT4がエクス
クルーシブ・オア回路９の他端に出力される。

【００２６】前記エクスクルーシブ・オア回路９は前記
切換信号ＳOUT3及び方形波信号ＳOUT4に基づいて図２に
示すようなパルス信号ＳOUT5を生成し、このパルス信号
ＳOUT5はＤ形フリップフロップ回路１０のクロック端子
ＣＬＫに出力される。又、三角波出力回路２からの方形
波信号ＳOUT4はデータ入力端子Ｄに入力される。

【００２７】そして、立ち上がるパルス信号ＳOUT5がＤ
形フリップフロップ回路１０のクロック端子ＣＬＫに出
力されると、そのとき方形波信号ＳOUT4のレベルの反転
したスイッチング信号ＳOUT6を出力端子バーＱからドラ
イブ回路４に出力する。

【００２８】例えば、時間ｔ１において、立ち上がるパ
ルス信号ＳOUT5がＤ形フリップフロップ回路１０のクロ
ック端子ＣＬＫに出力される。このとき、方形波信号Ｓ
OUT4はＬレベルとなっているため、Ｄ形フリップフロッ
プ回路１０は反転したＨレベルとなるスイッチング信号
ＳOUT6が出力端子バーＱからドライブ回路４に出力され
る。

【００２９】ここで、パワートランジスタ８のスイッチ
ングノイズＮ１の影響により、時間ｔ２においても立ち
上がるパルス信号ＳOUT5がＤ形フリップフロップ回路１
０のクロック端子ＣＬＫに出力される。しかし、方形波
信号ＳOUT4はＬレベルを継続しているため、出力端子バ
ーＱからドライブ回路４に出力されるスイッチング信号
ＳOUT6のＨレベルは変化しない。

【００３０】そして、時間ｔ３において、立ち上がるパ
ルス信号ＳOUT5がＤ形フリップフロップ回路１０のクロ
ック端子ＣＬＫに出力される。このとき、方形波信号Ｓ
OUT4はＨレベルとなっているため、Ｄ形フリップフロッ
プ回路１０は反転したＬレベルとなるスイッチング信号
ＳOUT6が出力端子バーＱからドライブ回路４に出力され
る。

【００３１】又、上記と同様に、パワートランジスタ８
のスイッチングノイズＮ１の影響により、時間ｔ４にお
いても立ち上がるパルス信号ＳOUT5がＤ形フリップフロ
ップ回路１０のクロック端子ＣＬＫに出力される。しか
し、方形波信号ＳOUT4はＨレベルを継続しているため、
出力端子バーＱからドライブ回路４に出力されるスイッ
チング信号ＳOUT6のＬレベルは変化しない。

【００３２】そして、ドライブ回路４はスイッチング信
号ＳOUT6のＨレベルに基づいてインバータ回路７のパワ
ートランジスタ８をオンさせ、スイッチング信号ＳOUT6
のＬレベルに基づいてインバータ回路７のパワートラン
ジスタ８をオフさせる。

【００３３】又、基準値Ｉref が変動すると、図３に示
すような比較値ＳOUT1がコンパレータ３の負極に出力さ
れる。前記コンパレータ３は基準値Ｉref の変動を受け
た比較値ＳOUT1と三角波信号ＳOUT2とを比較する。その
ため、図３に示すような切換信号ＳOUT3がエクスクルー
シブ・オア回路９の一端に出力される。

【００３４】前記エクスクルーシブ・オア回路９は前記
切換信号ＳOUT3及び方形波信号ＳOUT4に基づいて図４に
示すようなパルス信号ＳOUT5を生成し、このパルス信号
ＳOUT5はＤ形フリップフロップ回路１０のクロック端子
ＣＬＫに出力される。又、三角波出力回路２からの方形
波信号ＳOUT4はデータ入力端子Ｄに入力される。

【００３５】そして、立ち上がるパルス信号ＳOUT5がＤ
形フリップフロップ回路１０のクロック端子ＣＬＫに出
力されると、そのとき方形波信号ＳOUT4のレベルの反転
したスイッチング信号ＳOUT6を出力端子バーＱからドラ
イブ回路４に出力する。

【００３６】例えば、時間ｔ８において、立ち上がるパ
ルス信号ＳOUT5がＤ形フリップフロップ回路１０のクロ
ック端子ＣＬＫに出力される。このとき、方形波信号Ｓ
OUT4はＬレベルとなっているため、Ｄ形フリップフロッ
プ回路１０は反転したＨレベルとなるスイッチング信号
ＳOUT6が出力端子バーＱからドライブ回路４に出力され
る。

【００３７】又、基準値Ｉref の変動の影響により、時
間ｔ９においても立ち上がるパルス信号ＳOUT5がＤ形フ
リップフロップ回路１０のクロック端子ＣＬＫに出力さ
れる。しかし、方形波信号ＳOUT4はＬレベルを継続して
いるため、出力端子バーＱからドライブ回路４に出力さ
れるスイッチング信号ＳOUT6のＨレベルは変化しない。

【００３８】そして、時間ｔ１０において、立ち上がる
パルス信号ＳOUT5がＤ形フリップフロップ回路１０のク
ロック端子ＣＬＫに出力される。このとき、方形波信号
ＳOUT4はＨレベルとなっているため、Ｄ形フリップフロ
ップ回路１０は反転したＬレベルとなるスイッチング信
号ＳOUT6が出力端子バーＱからドライブ回路４に出力さ
れる。

【００３９】又、上記と同様に、基準値Ｉref の変動の
影響により、時間ｔ１１においても立ち上がるパルス信
号ＳOUT5がＤ形フリップフロップ回路１０のクロック端
子ＣＬＫに出力される。しかし、方形波信号ＳOUT4はＨ
レベルを継続しているため、出力端子バーＱからドライ
ブ回路４に出力されるスイッチング信号ＳOUT6のＬレベ
ルは変化しない。

【００４０】そして、ドライブ回路４はスイッチング信
号ＳOUT6のＨレベルに基づいてインバータ回路７のパワ
ートランジスタ８をオンさせ、スイッチング信号ＳOUT6
のＬレベルに基づいてインバータ回路７のパワートラン
ジスタ８をオフさせる。

【００４１】更に、前記パワートランジスタ８のスイッ
チングノイズＮ２が三角波信号ＳOUT2に含まれると、図
４に示すような三角波信号ＳOUT2がコンパレータ３の正
極に出力される。前記コンパレータ３はパワートランジ
スタ８のスイッチングノイズＮ２の影響を受けた三角波
信号ＳOUT2と比較値ＳOUT1とを比較する。そのため、図
４に示すような切換信号ＳOUT3がエクスクルーシブ・オ
ア回路９の一端に出力される。

【００４２】前記エクスクルーシブ・オア回路９は前記
切換信号ＳOUT3及び方形波信号ＳOUT4に基づいて図４に
示すようなパルス信号ＳOUT5を生成し、このパルス信号
ＳOUT5はＤ形フリップフロップ回路１０のクロック端子
ＣＬＫに出力される。又、三角波出力回路２からの方形
波信号ＳOUT4はデータ入力端子Ｄに入力される。

【００４３】そして、立ち上がるパルス信号ＳOUT5がＤ
形フリップフロップ回路１０のクロック端子ＣＬＫに出
力されると、そのとき方形波信号ＳOUT4のレベルの反転
したスイッチング信号ＳOUT6が出力端子バーＱからドラ
イブ回路４に出力される。

【００４４】例えば、時間ｔ８において、立ち上がるパ
ルス信号ＳOUT5がＤ形フリップフロップ回路１０のクロ
ック端子ＣＬＫに出力される。このとき、方形波信号Ｓ
OUT4はＬレベルとなっているため、Ｄ形フリップフロッ
プ回路１０は反転したＨレベルとなるスイッチング信号
ＳOUT6が出力端子バーＱからドライブ回路４に出力され
る。

【００４５】ここで、パワートランジスタ８のスイッチ
ングノイズＮ２の影響により、時間ｔ９においても立ち
上がるパルス信号ＳOUT5がＤ形フリップフロップ回路１
０のクロック端子ＣＬＫに出力される。しかし、方形波
信号ＳOUT4はＬレベルを継続しているため、出力端子バ
ーＱからドライブ回路４に出力されるスイッチング信号
ＳOUT6のＨレベルは変化しない。

【００４６】そして、時間ｔ１０において、立ち上がる
パルス信号ＳOUT5がＤ形フリップフロップ回路１０のク
ロック端子ＣＬＫに出力される。このとき、方形波信号
ＳOUT4はＨレベルとなっているため、Ｄ形フリップフロ
ップ回路１０は反転したＬレベルとなるスイッチング信
号ＳOUT6が出力端子バーＱからドライブ回路４に出力さ
れる。

【００４７】又、上記と同様に、パワートランジスタ８
のスイッチングノイズＮ２の影響により、時間ｔ１１に
おいても立ち上がるパルス信号ＳOUT5がＤ形フリップフ
ロップ回路１０のクロック端子ＣＬＫに出力される。し
かし、方形波信号ＳOUT4はＨレベルを継続しているた
め、出力端子バーＱからドライブ回路４に出力されるス
イッチング信号ＳOUT6のＬレベルは変化しない。

【００４８】そして、ドライブ回路４はスイッチング信
号ＳOUT6のＨレベルに基づいてインバータ回路７のパワ
ートランジスタ８をオンさせ、スイッチング信号ＳOUT6
のＬレベルに基づいてインバータ回路７のパワートラン
ジスタ８をオフさせる。

【００４９】従って、スイッチングノイズＮ１，Ｎ２の
影響や基準値Ｉref の変動により、不安定な切換信号Ｓ
OUT3が形成されてもエクスクルーシブ・オア回路９及び
Ｄ形フリップフロップ回路１０によってこれらの影響を
受けず、三角波信号ＳOUT2の一周期の間でインバータ回
路７のパワートランジスタ８を一回だけオン・オフを行
わせるスイッチング信号ＳOUT6を生成することができ
る。

【００５０】この結果、パワートランジスタ８のスイッ
チングノイズＮ１，Ｎ２及び基準値Ｉref の変動に関係
なく、三角波信号ＳOUT2の一周期の間でパワートランジ
スタ８のオン・オフを１回のみにすることができる。つ
まり、キャリア（三角波）の一周期の間にパワートラン
ジスタ８のオン・オフが１回のみとなる。

【００５１】よって、パワートランジスタ８のオンデュ
ーティが０〜１００％で三角波の一周期内で２回以上の
パワートランジスタ８のオン・オフを防止することがで
きる。

【００５２】この結果、パワートランジスタ８の異常な
オン・オフの動作を防止してスイッチング損失を防止す
ることができるとともに、異常なオン・オフの防止によ
りパワートランジスタ８の破損を防止することができ
る。

【００５３】又、パワートランジスタ８のスナバをキャ
リアの一周期にパワートランジスタ８の１回のオン・オ
フという条件で設計することができるので、スナバ回路
の小形化が可能となる。

【００５４】更に、パワートランジスタ８の２回以上の
オン・オフが短い間隔で行われるとスナバが十分に効か
ず、パワートランジスタ８が破損してしまうことがある
が、これも防止することができる。

【００５５】又、このＰＷＭ制御装置において、コンパ
レータ３からの切換信号ＳOUT3のオンデューティが１０
０％になれば、パワートランジスタ８のオンデューティ
を１００％にすることができる。

【００５６】本実施例においては、平均電流Ｉa と基準
値Ｉref とに基づいて誤差増幅を行ったが、インバータ
回路７の出力電圧Ｖとこれに対応する比較値Ｖref とに
基づいて誤差増幅を行う誤動作増幅回路１に構成するこ
とも可能である。

【００５７】そして、オンデューティを０〜１００％で
ＰＷＭ制御するチョッパ回路にも同様の効果がある。
又、本実施例の以外に図３に示す回路として構成するこ
とも可能である。つまり、エクスクルーシブ・オア回路
９の代わりにエクスクルーシブ・ノア回路１２を使用
し、三角波出力回路２から出力される方形波信号ＳOUT4
をインバータ１１を介して前記エクスクルーシブ・ノア
回路１２の他端及びＤ形フリップフロップ回路１０のデ
ータ入力端子Ｄに出力する。

【００５８】通常、三角波出力回路２の方形波信号ＳOU
T4のレベルはデジタル回路の信号レベルと異なり、方形
波信号ＳOUT4のレベルが高くなる場合が多い。そのた
め、インバータ１１によってデジタル回路に出力する方
形波信号ＳOUT4のレベルとＤ形フリップフロップ回路１
１の信号レベルとの整合を取ることができる。又、イン
バータ１１を使用したことにより、論理動作の整合を取
るため、エクスクルーシブ・ノア回路１２を使用した。

【００５９】又、インバータ１１をバッファにすればエ
クスクルーシブ・オア回路９を使用することができる。
本実施例においては、インバータ回路７のパワートラン
ジスタ８をオン・オフ制御をするＰＷＭ制御装置に具体
化したが、この他に直流モータを駆動制御するためのパ
ワートランジスタをオン・オフ制御するＰＷＭ制御装置
として使用することも可能である。

【００６０】

【発明の効果】以上詳述したように本発明によれば、キ
ャリアの一周期内で２回以上の異常なインバータ回路に
おけるスイッチング素子のオン・オフを防止し、スイッ
チング損失の低減及びスイッチング素子の破壊を防止す
ることができる優れた効果がある。

【図面の簡単な説明】

【図１】本発明にかかるＰＷＭ制御装置の電気ブロック
図である。

【図２】誤差増幅回路からの比較値ＳOUT1にスイッチン
グノイズが含まれたときのタイムチャート図である。

【図３】基準値の変動により比較値ＳOUT1が変動したと
きのタイムチャート図である。

【図４】三角波信号にスイッチングノイズが含まれたと
きのタイムチャート図である。

【図５】ＰＷＭ制御装置の別例を示す電気ブロック図で
ある。

【図６】従来のＰＷＭ制御装置を示す電気ブロック図で
ある。

【図７】従来のＰＷＭ制御装置の動作を示すタイムチャ
ート図である。

【符号の説明】

１…比較レベル生成回路としての誤差増幅回路、２…方
形波出力回路を兼用した三角波出力回路、３…比較切換
回路としてのコンパレータ、８…スイッチング素子とし
てのパワートランジスタ、９…検出回路としてのエクス
クルーシブ・オア回路、１０…反転制御回路としてのＤ
形フリップフロップ回路、ＳOUT1…比較値、ＳOUT2…三
角波信号、ＳOUT3…切換信号、ＳOUT4…方形波信号、Ｓ
OUT5…パルス信号、ＳOUT6…スイッチング信号

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 基準となる三角波信号を出力する三角波
   出力回路と、 レベルが可変可能な比較値を出力する比較レベル生成回
   路と、 前記三角波信号のレベルと比較値のレベルとを比較し、
   前記三角波信号のレベルが比較値のレベルを超えたとき
   スイッチング素子をオン又はオフさせ、三角波信号のレ
   ベルが比較値のレベルを超えなかったとき前記スイッチ
   ング素子をオフ又はオンさせるための切換信号を出力す
   る比較切換回路と、 前記三角波信号の立上がり区間に対応して第１のレベル
   となり、該三角波信号の立下がり区間に対応して前記第
   １のレベルと異なる第２のレベルとなる方形波信号を出
   力する方形波出力回路と、 前記方形波信号の第１のレベル区間又は第２のレベル区
   間毎にその区間における前記切換信号の変化を検出して
   パルス信号を生成する検出回路と、 前記検出回路から出力されるパルス信号と方形波信号と
   を比較し、その区間毎の最初のパルス信号に基づいて前
   記スイッチング素子のオン又はオフの切換を行わせるた
   めのスイッチング信号を出力する駆動制御回路とを備え
   たＰＷＭ制御回路。