JPH10125974A - 磁気抵抗素子 - Google Patents
磁気抵抗素子Info
- Publication number
- JPH10125974A JPH10125974A JP9150917A JP15091797A JPH10125974A JP H10125974 A JPH10125974 A JP H10125974A JP 9150917 A JP9150917 A JP 9150917A JP 15091797 A JP15091797 A JP 15091797A JP H10125974 A JPH10125974 A JP H10125974A
- Authority
- JP
- Japan
- Prior art keywords
- glass layer
- glazed glass
- thin film
- electrode
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 製造が容易で、磁気検知部と端子電極との間
の断線を解消する。 【解決手段】 磁気抵抗素子１０は、絶縁性セラミック
基板１１上に形成されたグレーズドガラス層１２と、こ
のグレーズドガラス層１２上に形成された磁気検知部１
３と、このグレーズドガラス層１２の端部に形成され磁
気検知部１３に接続された薄膜電極１４と、セラミック
基板１１上に形成され薄膜電極１４に接続された端子電
極１５とを備える。
の断線を解消する。 【解決手段】 磁気抵抗素子１０は、絶縁性セラミック
基板１１上に形成されたグレーズドガラス層１２と、こ
のグレーズドガラス層１２上に形成された磁気検知部１
３と、このグレーズドガラス層１２の端部に形成され磁
気検知部１３に接続された薄膜電極１４と、セラミック
基板１１上に形成され薄膜電極１４に接続された端子電
極１５とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気センサに用い
られる表面実装可能なチップ型の磁気抵抗素子に関する
ものである。
られる表面実装可能なチップ型の磁気抵抗素子に関する
ものである。
【０００２】
【従来の技術】この種の磁気抵抗素子は、絶縁性セラミ
ック基板上に形成されたグレーズドガラス層と、このグ
レーズドガラス層上に形成された磁気検知部と、セラミ
ック基板上に形成され磁気検知部に接続された端子電極
とにより構成される。このグレーズドガラス層はガラス
ペーストをセラミック基板上に印刷し焼成することによ
り形成される。しかし、グレーズドガラス層はガラスペ
ーストの表面張力の関係で端部がセラミック基板から急
激に立ち上がっているため、この端部近傍におけるグレ
ーズドガラス層上の磁気検知部又はセラミック基板上の
端子電極に亀裂や断続を生じ易い。
ック基板上に形成されたグレーズドガラス層と、このグ
レーズドガラス層上に形成された磁気検知部と、セラミ
ック基板上に形成され磁気検知部に接続された端子電極
とにより構成される。このグレーズドガラス層はガラス
ペーストをセラミック基板上に印刷し焼成することによ
り形成される。しかし、グレーズドガラス層はガラスペ
ーストの表面張力の関係で端部がセラミック基板から急
激に立ち上がっているため、この端部近傍におけるグレ
ーズドガラス層上の磁気検知部又はセラミック基板上の
端子電極に亀裂や断続を生じ易い。
【０００３】この欠点を解消するため、従来、磁気検知
部を形成する面に凹部を有するセラミック基板と、この
セラミック基板の凹部に充填されて凹部の周辺のセラミ
ック基板面と同一の平坦面を形成するグレーズドガラス
とにより絶縁基板を構成し、このグレーズドガラスの平
坦面上に磁気検知部を形成した磁気抵抗素子が提案され
ている（特開平５−１３６４８２）。この磁気抵抗素子
によれば、磁気検知部を形成する面を基板面と同一にし
て磁気検知部と端子電極との間の断線を防ぐことができ
る。
部を形成する面に凹部を有するセラミック基板と、この
セラミック基板の凹部に充填されて凹部の周辺のセラミ
ック基板面と同一の平坦面を形成するグレーズドガラス
とにより絶縁基板を構成し、このグレーズドガラスの平
坦面上に磁気検知部を形成した磁気抵抗素子が提案され
ている（特開平５−１３６４８２）。この磁気抵抗素子
によれば、磁気検知部を形成する面を基板面と同一にし
て磁気検知部と端子電極との間の断線を防ぐことができ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上記磁
気抵抗素子は、セラミック焼結体である極めて固いセラ
ミック基板に所望の凹部を形成する作業と、この凹部に
充填したグレーズドガラスをそのガラス表面がセラミッ
ク基板の表面と同一になるように研磨する作業を必要と
する。これらの作業には極めて高い精度が要求され、し
かも作業は容易でない。本発明の目的は、製造が容易
で、磁気検知部と端子電極との間の断線を解消する磁気
抵抗素子を提供することにある。
気抵抗素子は、セラミック焼結体である極めて固いセラ
ミック基板に所望の凹部を形成する作業と、この凹部に
充填したグレーズドガラスをそのガラス表面がセラミッ
ク基板の表面と同一になるように研磨する作業を必要と
する。これらの作業には極めて高い精度が要求され、し
かも作業は容易でない。本発明の目的は、製造が容易
で、磁気検知部と端子電極との間の断線を解消する磁気
抵抗素子を提供することにある。
【０００５】
【課題を解決するための手段】請求項１に係る発明は、
図１及び図２に示すように、絶縁性セラミック基板１１
上に形成されたグレーズドガラス層１２と、このグレー
ズドガラス層１２上に形成された磁気検知部１３と、こ
のグレーズドガラス層１２の端部に形成され磁気検知部
１３に接続された薄膜電極１４と、セラミック基板１１
上に形成され薄膜電極１４に接続された端子電極１５と
を備えた磁気抵抗素子１０である。グレーズドガラス層
１２の端部のセラミック基板１１からの立ち上がり部分
に薄膜電極１４を設けることにより、磁気検知部１３と
端子電極１５との間の配線を無理なく円滑に行うことが
でき、この間の断線を解消する。
図１及び図２に示すように、絶縁性セラミック基板１１
上に形成されたグレーズドガラス層１２と、このグレー
ズドガラス層１２上に形成された磁気検知部１３と、こ
のグレーズドガラス層１２の端部に形成され磁気検知部
１３に接続された薄膜電極１４と、セラミック基板１１
上に形成され薄膜電極１４に接続された端子電極１５と
を備えた磁気抵抗素子１０である。グレーズドガラス層
１２の端部のセラミック基板１１からの立ち上がり部分
に薄膜電極１４を設けることにより、磁気検知部１３と
端子電極１５との間の配線を無理なく円滑に行うことが
でき、この間の断線を解消する。
【０００６】請求項２に係る発明は、請求項１に係る発
明であって、磁気検知部１３が半導体薄膜により形成さ
れ、端子電極１５がめっきにより形成された磁気抵抗素
子１０である。この構造によれば、磁気検知部１３の形
成後にめっきにより端子電極１５を形成するので、磁気
検知部１３の形成によりめっきの端子電極１５を破損す
ることを回避できる。
明であって、磁気検知部１３が半導体薄膜により形成さ
れ、端子電極１５がめっきにより形成された磁気抵抗素
子１０である。この構造によれば、磁気検知部１３の形
成後にめっきにより端子電極１５を形成するので、磁気
検知部１３の形成によりめっきの端子電極１５を破損す
ることを回避できる。
【０００７】請求項３に係る発明は、請求項１又は２に
係る発明であって、保護膜１６が磁気検知部１３と薄膜
電極１４の各上面に形成された磁気抵抗素子１０であ
る。この構造によれば、保護膜１６の存在により磁気抵
抗素子１０の信頼性が向上する。
係る発明であって、保護膜１６が磁気検知部１３と薄膜
電極１４の各上面に形成された磁気抵抗素子１０であ
る。この構造によれば、保護膜１６の存在により磁気抵
抗素子１０の信頼性が向上する。
【０００８】請求項４に係る発明は、図７に示すよう
に、絶縁性セラミック基板２１上に形成されたグレーズ
ドガラス層２２と、セラミック基板２１上に形成されグ
レーズドガラス層２２の端部に接続された端子電極２５
と、グレーズドガラス層２２上に形成され端子電極２５
の端部に接続された磁気検知部２３とを備えた磁気抵抗
素子２０である。端子電極２５と磁気検知部２３との接
続は図４及び図５に示す薄膜電極２４を介在させること
なく直接に行えるので磁気抵抗素子２０の構造を簡略化
できる。
に、絶縁性セラミック基板２１上に形成されたグレーズ
ドガラス層２２と、セラミック基板２１上に形成されグ
レーズドガラス層２２の端部に接続された端子電極２５
と、グレーズドガラス層２２上に形成され端子電極２５
の端部に接続された磁気検知部２３とを備えた磁気抵抗
素子２０である。端子電極２５と磁気検知部２３との接
続は図４及び図５に示す薄膜電極２４を介在させること
なく直接に行えるので磁気抵抗素子２０の構造を簡略化
できる。
【０００９】請求項５に係る発明は、図４及び図５に示
すように、絶縁性セラミック基板２１上に形成されたグ
レーズドガラス層２２と、セラミック基板２１上に形成
されグレーズドガラス層２２の端部に接続された端子電
極２５と、グレーズドガラス層２２上に形成された磁気
検知部２３と、端子電極２５及び磁気検知部２３を接続
するようにこれらの上に形成された薄膜電極２４とを備
えた磁気抵抗素子２０である。薄膜電極２４の存在によ
り、端子電極２５と磁気検知部２３との導通がより確実
となり、信頼性が一段と向上する。
すように、絶縁性セラミック基板２１上に形成されたグ
レーズドガラス層２２と、セラミック基板２１上に形成
されグレーズドガラス層２２の端部に接続された端子電
極２５と、グレーズドガラス層２２上に形成された磁気
検知部２３と、端子電極２５及び磁気検知部２３を接続
するようにこれらの上に形成された薄膜電極２４とを備
えた磁気抵抗素子２０である。薄膜電極２４の存在によ
り、端子電極２５と磁気検知部２３との導通がより確実
となり、信頼性が一段と向上する。
【００１０】請求項６に係る発明は、請求項４又は５に
係る発明であって、磁気検知部２３が半導体薄膜により
形成され、端子電極２５が厚膜印刷により形成された磁
気抵抗素子２０である。この構造によれば、磁気検知部
２３の薄膜に対し、端子電極２５を厚膜で形成すること
により、端子電極２５の破損を回避できる。
係る発明であって、磁気検知部２３が半導体薄膜により
形成され、端子電極２５が厚膜印刷により形成された磁
気抵抗素子２０である。この構造によれば、磁気検知部
２３の薄膜に対し、端子電極２５を厚膜で形成すること
により、端子電極２５の破損を回避できる。
【００１１】請求項７に係る発明は、請求項５又は６に
係る発明であって、保護膜２６が磁気検知部２３と端子
電極２５の各上面又は磁気検知部２３と薄膜電極２４と
端子電極２５との各上面に形成された磁気抵抗素子２０
である。この構造によれば、保護膜２６の存在により磁
気抵抗素子２０の信頼性が向上する。
係る発明であって、保護膜２６が磁気検知部２３と端子
電極２５の各上面又は磁気検知部２３と薄膜電極２４と
端子電極２５との各上面に形成された磁気抵抗素子２０
である。この構造によれば、保護膜２６の存在により磁
気抵抗素子２０の信頼性が向上する。
【００１２】
【発明の実施の形態】次に本発明の実施の形態を説明す
る。本発明の磁気抵抗素子を構成する絶縁性セラミック
基板１１，２１はアルミナ、ムライト、ベリリア等の絶
縁性セラミック材料が使用される。グレーズドガラス層
１２，２２はガラスペーストをスクリーン印刷し、乾燥
し、焼成することにより形成される。磁気検知部１３，
２３はＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等の半導体薄膜、
又はＮｉ−Ｆｅ、Ｎｉ−Ｃｏ等の金属薄膜であって、こ
の薄膜は真空蒸着、スパッタリング等の方法により形成
される。半導体薄膜の場合には真空蒸着等を行った後、
好ましくは膜成分を結晶成長するためにアニール処理が
行われる。アニール処理温度はＩｎＳｂでは約５００℃
である。薄膜電極１４，２４はＣｒ層とＣｕ層の二層構
造からなり、それぞれＣｒ及びＣｕを真空蒸着して形成
される。端子電極１５，２５はＮｉ、Ｎｉ−Ｃｏ等の金
属をセラミック基板１１，２１上に無電解めっきするこ
とにより形成されるか、又は銀白金ペーストのような導
電性ペーストをスクリーン印刷することにより形成され
る。磁気検知部１３，２３を含む表面薄膜を物理的、化
学的に保護するための保護膜１６，２６はポリイミド等
の樹脂を表面薄膜上に塗布し、乾燥させ、加熱すること
により形成される。
る。本発明の磁気抵抗素子を構成する絶縁性セラミック
基板１１，２１はアルミナ、ムライト、ベリリア等の絶
縁性セラミック材料が使用される。グレーズドガラス層
１２，２２はガラスペーストをスクリーン印刷し、乾燥
し、焼成することにより形成される。磁気検知部１３，
２３はＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等の半導体薄膜、
又はＮｉ−Ｆｅ、Ｎｉ−Ｃｏ等の金属薄膜であって、こ
の薄膜は真空蒸着、スパッタリング等の方法により形成
される。半導体薄膜の場合には真空蒸着等を行った後、
好ましくは膜成分を結晶成長するためにアニール処理が
行われる。アニール処理温度はＩｎＳｂでは約５００℃
である。薄膜電極１４，２４はＣｒ層とＣｕ層の二層構
造からなり、それぞれＣｒ及びＣｕを真空蒸着して形成
される。端子電極１５，２５はＮｉ、Ｎｉ−Ｃｏ等の金
属をセラミック基板１１，２１上に無電解めっきするこ
とにより形成されるか、又は銀白金ペーストのような導
電性ペーストをスクリーン印刷することにより形成され
る。磁気検知部１３，２３を含む表面薄膜を物理的、化
学的に保護するための保護膜１６，２６はポリイミド等
の樹脂を表面薄膜上に塗布し、乾燥させ、加熱すること
により形成される。
【００１３】図１、図２、図４及び図５に示す実施の形
態においては、磁気検知部１３，２３はコ字状の一対の
薄膜がグレーズドガラス層１２，２２上に形成される。
また端子電極１５，２５は、互いに位置をずらして形成
された３つのスルーホール１１ａ，２１ａまで薄膜電極
１４，２４から延びて基板表面に３本形成された表面電
極１５ａ，２５ａと、基板裏面に表面電極１５ａ，２５
ａと直交しスルーホール１１ａ，２１ａを介して表面電
極１５ａ，２５ａに導通する裏面電極１５ｂ，２５ｂと
により構成される。裏面電極１５ｂ，２５ｂを設けるこ
とにより、磁気抵抗素子１０，２０の表面実装が容易に
なる。
態においては、磁気検知部１３，２３はコ字状の一対の
薄膜がグレーズドガラス層１２，２２上に形成される。
また端子電極１５，２５は、互いに位置をずらして形成
された３つのスルーホール１１ａ，２１ａまで薄膜電極
１４，２４から延びて基板表面に３本形成された表面電
極１５ａ，２５ａと、基板裏面に表面電極１５ａ，２５
ａと直交しスルーホール１１ａ，２１ａを介して表面電
極１５ａ，２５ａに導通する裏面電極１５ｂ，２５ｂと
により構成される。裏面電極１５ｂ，２５ｂを設けるこ
とにより、磁気抵抗素子１０，２０の表面実装が容易に
なる。
【００１４】また図４及び図５に示す実施の形態におい
ては、端子電極２５の端部と磁気検知部２３の端部とを
互いに接続し、更にこれらの両端部の上に薄膜電極２４
を形成している。しかし、本発明の磁気抵抗素子は図７
に示すように、端子電極２５と磁気検知部２３とをそれ
ぞれの端部を重ね合せることにより直接接続し、そのた
めにこれらの両端部の上には薄膜電極２４を形成しない
構成をも含む。更に本発明のその他の実施の形態におい
ては、図示しないが、磁気検知部を端子電極と離間して
グレーズドガラス層上に形成し、端子電極と磁気検知部
とにそれぞれ接続する薄膜電極をグレーズドガラス層上
に形成した構成をも含む。
ては、端子電極２５の端部と磁気検知部２３の端部とを
互いに接続し、更にこれらの両端部の上に薄膜電極２４
を形成している。しかし、本発明の磁気抵抗素子は図７
に示すように、端子電極２５と磁気検知部２３とをそれ
ぞれの端部を重ね合せることにより直接接続し、そのた
めにこれらの両端部の上には薄膜電極２４を形成しない
構成をも含む。更に本発明のその他の実施の形態におい
ては、図示しないが、磁気検知部を端子電極と離間して
グレーズドガラス層上に形成し、端子電極と磁気検知部
とにそれぞれ接続する薄膜電極をグレーズドガラス層上
に形成した構成をも含む。
【００１５】
【実施例】次に本発明の実施例を説明する。 ＜実施例１＞図３に示すように、９６％アルミナ基板１
１に所定の間隔で直径０．６ｍｍのスルーホール１１ａ
をあけた後、基板１１表面において後述する磁気検知部
１３を形成する位置とその周囲にガラスペースト（ＧＡ
−１３）をスクリーン印刷し、１５０℃で乾燥し、１０
５０℃で焼成して複数列の厚さ４０μｍのグレーズドガ
ラス層１２を間隔をあけて形成した（図３（ａ））。こ
のグレーズドガラス層１２上に真空蒸着により２μｍ厚
のＩｎＳｂ膜を形成した後、磁気抵抗効果の向上のため
窒素雰囲気中で５００℃で加熱した。このＩｎＳｂ膜を
所定形状のパターンに加工するために、ＩｎＳｂ膜上に
フォトレジストを塗布し乾燥した後、フォトマスクを介
して紫外線露光し、次いで塩酸と塩化第二鉄を含むエッ
チング液に浸漬することにより所定形状の磁気検知部１
３を形成した（図３（ｂ））。使用したフォトレジスト
を水酸化ナトリウム水溶液に浸漬することにより剥離し
た。
１に所定の間隔で直径０．６ｍｍのスルーホール１１ａ
をあけた後、基板１１表面において後述する磁気検知部
１３を形成する位置とその周囲にガラスペースト（ＧＡ
−１３）をスクリーン印刷し、１５０℃で乾燥し、１０
５０℃で焼成して複数列の厚さ４０μｍのグレーズドガ
ラス層１２を間隔をあけて形成した（図３（ａ））。こ
のグレーズドガラス層１２上に真空蒸着により２μｍ厚
のＩｎＳｂ膜を形成した後、磁気抵抗効果の向上のため
窒素雰囲気中で５００℃で加熱した。このＩｎＳｂ膜を
所定形状のパターンに加工するために、ＩｎＳｂ膜上に
フォトレジストを塗布し乾燥した後、フォトマスクを介
して紫外線露光し、次いで塩酸と塩化第二鉄を含むエッ
チング液に浸漬することにより所定形状の磁気検知部１
３を形成した（図３（ｂ））。使用したフォトレジスト
を水酸化ナトリウム水溶液に浸漬することにより剥離し
た。
【００１６】次に後述するショートバー１７と薄膜電極
１４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー１７と薄膜電極１４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー１７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部１３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部１３を跨ぐように２０μｍ間隔で数多く形成した
（図３（ｃ）、図１及び図２）。ショートバー１７のパ
ターン形成と同時にクロム及び銅からなる薄膜電極１４
をグレーズドガラス層１２の端部に真空蒸着とフォトリ
ソグラフィの技術を用いて形成した（図３（ｃ））。磁
気検知部１３を物理的、化学的に保護するため、ポリイ
ミド等からなる保護膜１６を磁気検知部１３を含むグレ
ーズドガラス層１２上に形成した（図３（ｄ））。所定
形状のパターンを有する端子電極１５を形成するため
に、フォトレジストをアルミナ基板１１の両面に塗布し
乾燥した後、フォトマスクを介して紫外線露光して所定
形状のレジストパターンを形成した。このレジストパタ
ーンを表面に有するアルミナ基板１１を塩酸と塩化第二
鉄を含むエッチング液に浸漬後、水洗した。次いで塩化
錫水溶液に浸漬後、水洗し、さらに塩化パラジウム水溶
液に浸漬後、水洗した。次にニッケルを含むメッキ液に
浸漬後、水洗することにより、スルーホール１１ａを介
してアルミナ基板１１の両面に導通した厚さ約５μｍの
ニッケルメッキからなる端子電極１５を形成した（図３
（ｅ））。このニッケルメッキ面の腐食を防止するため
に金メッキ処理を実施した。上記レジストパターンは水
酸化ナトリウム水溶液を使用して剥離した。最後にアル
ミナ基板１１を図３（ｅ）の矢印に示す箇所でダイシン
グして、チップ状の磁気抵抗素子１０を得た（図１及び
図２）。
１４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー１７と薄膜電極１４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー１７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部１３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部１３を跨ぐように２０μｍ間隔で数多く形成した
（図３（ｃ）、図１及び図２）。ショートバー１７のパ
ターン形成と同時にクロム及び銅からなる薄膜電極１４
をグレーズドガラス層１２の端部に真空蒸着とフォトリ
ソグラフィの技術を用いて形成した（図３（ｃ））。磁
気検知部１３を物理的、化学的に保護するため、ポリイ
ミド等からなる保護膜１６を磁気検知部１３を含むグレ
ーズドガラス層１２上に形成した（図３（ｄ））。所定
形状のパターンを有する端子電極１５を形成するため
に、フォトレジストをアルミナ基板１１の両面に塗布し
乾燥した後、フォトマスクを介して紫外線露光して所定
形状のレジストパターンを形成した。このレジストパタ
ーンを表面に有するアルミナ基板１１を塩酸と塩化第二
鉄を含むエッチング液に浸漬後、水洗した。次いで塩化
錫水溶液に浸漬後、水洗し、さらに塩化パラジウム水溶
液に浸漬後、水洗した。次にニッケルを含むメッキ液に
浸漬後、水洗することにより、スルーホール１１ａを介
してアルミナ基板１１の両面に導通した厚さ約５μｍの
ニッケルメッキからなる端子電極１５を形成した（図３
（ｅ））。このニッケルメッキ面の腐食を防止するため
に金メッキ処理を実施した。上記レジストパターンは水
酸化ナトリウム水溶液を使用して剥離した。最後にアル
ミナ基板１１を図３（ｅ）の矢印に示す箇所でダイシン
グして、チップ状の磁気抵抗素子１０を得た（図１及び
図２）。
【００１７】＜実施例２＞図６に示すように、９６％ア
ルミナ基板２１に所定の間隔で直径０．６ｍｍのスルー
ホール２１ａをあけた後、基板２１表面において後述す
る磁気検知部２３を形成する位置とその周囲にガラスペ
ースト（ＧＡ−１３）をスクリーン印刷し、１５０℃で
乾燥し、１０５０℃で焼成して複数列の厚さ４０μｍの
グレーズドガラス層２２を間隔をあけて形成した（図６
（ａ））。次に基板２１表面のグレーズドガラス層２２
の端及びスルーホール２１ａを含む所定の位置に銀白金
ペーストをスクリーン印刷し、同時に基板２１裏面のス
ルーホール２１ａを含む所定の位置に銀白金ペーストを
スクリーン印刷した後、１５０℃で乾燥し、８５０℃で
焼成して約２０μｍ厚の端子電極２５を形成した（図６
（ｂ））。グレーズドガラス層２２上に端子電極２５と
０．２ｍｍ重なるように２μｍ厚のＩｎＳｂ膜を真空蒸
着により形成した後、磁気抵抗効果の向上のため窒素雰
囲気中で５００℃で加熱した。このＩｎＳｂ膜を所定形
状のパターンに加工するために、ＩｎＳｂ膜上にフォト
レジストを塗布し乾燥した後、フォトマスクを介して紫
外線露光し、次いで塩酸と塩化第二鉄を含むエッチング
液に浸漬することにより所定形状の磁気検知部２３を形
成した（図６（ｃ））。使用したフォトレジストを水酸
化ナトリウム水溶液に浸漬することにより剥離した。
ルミナ基板２１に所定の間隔で直径０．６ｍｍのスルー
ホール２１ａをあけた後、基板２１表面において後述す
る磁気検知部２３を形成する位置とその周囲にガラスペ
ースト（ＧＡ−１３）をスクリーン印刷し、１５０℃で
乾燥し、１０５０℃で焼成して複数列の厚さ４０μｍの
グレーズドガラス層２２を間隔をあけて形成した（図６
（ａ））。次に基板２１表面のグレーズドガラス層２２
の端及びスルーホール２１ａを含む所定の位置に銀白金
ペーストをスクリーン印刷し、同時に基板２１裏面のス
ルーホール２１ａを含む所定の位置に銀白金ペーストを
スクリーン印刷した後、１５０℃で乾燥し、８５０℃で
焼成して約２０μｍ厚の端子電極２５を形成した（図６
（ｂ））。グレーズドガラス層２２上に端子電極２５と
０．２ｍｍ重なるように２μｍ厚のＩｎＳｂ膜を真空蒸
着により形成した後、磁気抵抗効果の向上のため窒素雰
囲気中で５００℃で加熱した。このＩｎＳｂ膜を所定形
状のパターンに加工するために、ＩｎＳｂ膜上にフォト
レジストを塗布し乾燥した後、フォトマスクを介して紫
外線露光し、次いで塩酸と塩化第二鉄を含むエッチング
液に浸漬することにより所定形状の磁気検知部２３を形
成した（図６（ｃ））。使用したフォトレジストを水酸
化ナトリウム水溶液に浸漬することにより剥離した。
【００１８】次に後述するショートバー２７と薄膜電極
２４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー２７と薄膜電極２４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー２７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部２３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部２３を跨ぐように２０μｍ間隔で数多く形成した
（図６（ｃ）、図４及び図５）。ショートバー２７のパ
ターン形成と同時にクロム及び銅からなる薄膜電極２４
を端子電極２５と磁気検知部２３の境界を覆うように真
空蒸着とフォトリソグラフィの技術を用いて形成した
（図６（ｄ））。薄膜電極２４の形成により端子電極２
５と磁気検知部２３との導通がより確実となり、信頼性
が一段と向上する。磁気検知部２３及び薄膜電極２４を
含む表面の薄膜部を物理的、化学的に保護するため、ポ
リイミドを塗布乾燥し、加熱して表面の薄膜部の全域を
覆う保護膜２６を形成した（図６（ｅ））。最後にアル
ミナ基板２１を図６（ｅ）の矢印に示す箇所でダイシン
グして、チップ状の磁気抵抗素子２０を得た（図４及び
図５）。
２４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー２７と薄膜電極２４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー２７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部２３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部２３を跨ぐように２０μｍ間隔で数多く形成した
（図６（ｃ）、図４及び図５）。ショートバー２７のパ
ターン形成と同時にクロム及び銅からなる薄膜電極２４
を端子電極２５と磁気検知部２３の境界を覆うように真
空蒸着とフォトリソグラフィの技術を用いて形成した
（図６（ｄ））。薄膜電極２４の形成により端子電極２
５と磁気検知部２３との導通がより確実となり、信頼性
が一段と向上する。磁気検知部２３及び薄膜電極２４を
含む表面の薄膜部を物理的、化学的に保護するため、ポ
リイミドを塗布乾燥し、加熱して表面の薄膜部の全域を
覆う保護膜２６を形成した（図６（ｅ））。最後にアル
ミナ基板２１を図６（ｅ）の矢印に示す箇所でダイシン
グして、チップ状の磁気抵抗素子２０を得た（図４及び
図５）。
【００１９】＜実施例３＞図８に示すように、９６％ア
ルミナ基板２１に所定の間隔で直径０．５ｍｍのスルー
ホール２１ａをあけ、これと共に最後に切断する箇所の
裏面にスクライブ線を入れた。その後、基板２１表面に
おいて、後述する磁気検知部２３を形成する位置とその
周囲にガラスペースト（１５９２）をスクリーン印刷
し、１５０℃で乾燥し、１０５０℃で焼成して複数列の
厚さ４０μｍのグレーズドガラス層２２を間隔をあけて
形成した（図８（ａ））。次に基板２１表面のスルーホ
ール２１ａを含む所定の位置に金ペーストをスクリーン
印刷し、同時に基板２１裏面のスルーホール２１ａを含
む所定の位置に金ペーストをスクリーン印刷した後、１
５０℃で乾燥し、８３０℃で焼成して約１０μｍ厚の端
子電極２５を形成した（図８（ｂ））。次に端子電極２
５と０．３ｍｍ離れた位置に２μｍ厚のＩｎＳｂ膜を真
空蒸着により形成した後、磁気抵抗効果の向上のため窒
素雰囲気中で５００℃で加熱した。このＩｎＳｂ膜を所
定形状のパターンに加工するために、ＩｎＳｂ膜上にフ
ォトレジストを塗布し乾燥した後、フォトマスクを介し
て紫外線露光し、次いで塩酸と塩化第二鉄を含むエッチ
ング液に浸漬することにより所定形状の磁気検知部２３
を形成した（図８（ｃ））。使用したフォトレジストを
水酸化ナトリウム水溶液に浸漬することにより剥離し
た。
ルミナ基板２１に所定の間隔で直径０．５ｍｍのスルー
ホール２１ａをあけ、これと共に最後に切断する箇所の
裏面にスクライブ線を入れた。その後、基板２１表面に
おいて、後述する磁気検知部２３を形成する位置とその
周囲にガラスペースト（１５９２）をスクリーン印刷
し、１５０℃で乾燥し、１０５０℃で焼成して複数列の
厚さ４０μｍのグレーズドガラス層２２を間隔をあけて
形成した（図８（ａ））。次に基板２１表面のスルーホ
ール２１ａを含む所定の位置に金ペーストをスクリーン
印刷し、同時に基板２１裏面のスルーホール２１ａを含
む所定の位置に金ペーストをスクリーン印刷した後、１
５０℃で乾燥し、８３０℃で焼成して約１０μｍ厚の端
子電極２５を形成した（図８（ｂ））。次に端子電極２
５と０．３ｍｍ離れた位置に２μｍ厚のＩｎＳｂ膜を真
空蒸着により形成した後、磁気抵抗効果の向上のため窒
素雰囲気中で５００℃で加熱した。このＩｎＳｂ膜を所
定形状のパターンに加工するために、ＩｎＳｂ膜上にフ
ォトレジストを塗布し乾燥した後、フォトマスクを介し
て紫外線露光し、次いで塩酸と塩化第二鉄を含むエッチ
ング液に浸漬することにより所定形状の磁気検知部２３
を形成した（図８（ｃ））。使用したフォトレジストを
水酸化ナトリウム水溶液に浸漬することにより剥離し
た。
【００２０】次に後述するショートバー２７と薄膜電極
２４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー２７と薄膜電極２４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー２７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部２３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部２３を跨ぐように２０μｍ間隔で数多く形成した
（図８（ｃ））。ショートバー２７のパターン形成と同
時にクロム及び銅からなる薄膜電極２４を端子電極２５
と磁気検知部２３の両方にそれぞれ０．２ｍｍづつ重な
るように真空蒸着とフォトリソグラフィの技術を用いて
形成した（図８（ｄ））。磁気検知部２３及び薄膜電極
２４を含む表面の薄膜部を物理的、化学的に保護するた
め、ポリイミドを塗布乾燥し、加熱して表面の薄膜部の
全域を覆う保護膜２６を形成した（図８（ｅ））。最後
にアルミナ基板２１を図８（ｅ）の矢印に示す箇所（ス
クライブ線を基板２１裏面に形成した位置）で切断し
て、チップ状の磁気抵抗素子（図示せず）を得た。
２４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー２７と薄膜電極２４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー２７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部２３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部２３を跨ぐように２０μｍ間隔で数多く形成した
（図８（ｃ））。ショートバー２７のパターン形成と同
時にクロム及び銅からなる薄膜電極２４を端子電極２５
と磁気検知部２３の両方にそれぞれ０．２ｍｍづつ重な
るように真空蒸着とフォトリソグラフィの技術を用いて
形成した（図８（ｄ））。磁気検知部２３及び薄膜電極
２４を含む表面の薄膜部を物理的、化学的に保護するた
め、ポリイミドを塗布乾燥し、加熱して表面の薄膜部の
全域を覆う保護膜２６を形成した（図８（ｅ））。最後
にアルミナ基板２１を図８（ｅ）の矢印に示す箇所（ス
クライブ線を基板２１裏面に形成した位置）で切断し
て、チップ状の磁気抵抗素子（図示せず）を得た。
【００２１】
【発明の効果】以上述べたように、本発明によれば、絶
縁性セラミック基板上にグレーズドガラス層を介して形
成した磁気検知部を、グレーズドガラス層の端部に形成
した薄膜電極により接続し、この薄膜電極に接続する端
子電極をセラミック基板上に設けるか、又は磁気検知部
を薄膜電極を介することなく直接に端子電極に接続する
ようにしたので、製造が容易で、グレーズドガラス層の
端部の立ち上がりに起因した磁気検知部と端子電極との
間の断線を薄膜電極により解消することができる。
縁性セラミック基板上にグレーズドガラス層を介して形
成した磁気検知部を、グレーズドガラス層の端部に形成
した薄膜電極により接続し、この薄膜電極に接続する端
子電極をセラミック基板上に設けるか、又は磁気検知部
を薄膜電極を介することなく直接に端子電極に接続する
ようにしたので、製造が容易で、グレーズドガラス層の
端部の立ち上がりに起因した磁気検知部と端子電極との
間の断線を薄膜電極により解消することができる。
【図１】本発明の保護膜付きの磁気抵抗素子を示す図２
のＡ−Ａ線断面図。
のＡ−Ａ線断面図。
【図２】保護膜を省略した本発明の磁気抵抗素子の平面
図。
図。
【図３】本発明の磁気抵抗素子の製造工程を工程順に示
す断面図。
す断面図。
【図４】本発明の保護膜付きの別の磁気抵抗素子を示す
図５のＢ−Ｂ線断面図。
図５のＢ−Ｂ線断面図。
【図５】保護膜を省略した本発明の別の磁気抵抗素子の
平面図。
平面図。
【図６】本発明の別の磁気抵抗素子の製造工程を工程順
に示す断面図。
に示す断面図。
【図７】本発明の保護膜付きの更に別の磁気抵抗素子を
示す断面図。
示す断面図。
【図８】本発明の更に別の磁気抵抗素子の製造工程を工
程順に示す断面図。
程順に示す断面図。
１０，２０ 磁気抵抗素子 １１，２１ 絶縁性セラミック基板 １２，２２ グレーズドガラス層 １３，２３ 磁気検知部 １４，２４ 薄膜電極 １５，２５ 端子電極 １６，２６ 保護膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年９月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【発明の名称】 磁気抵抗素子
【特許請求の範囲】
【請求項４】 絶縁性セラミック基板(21)上に形成され
たグレーズドガラス層(22)と、前記セラミック基板(21)
上に形成され前記グレーズドガラス層(22)の端部に接続
された端子電極(25)と、前記グレーズドガラス層(22)上
に形成された磁気検知部(23)と、前記端子電極(25)及び
前記磁気検知部(23)を接続するようにこれらの上に形成
された薄膜電極(24)とを備えた磁気抵抗素子。
たグレーズドガラス層(22)と、前記セラミック基板(21)
上に形成され前記グレーズドガラス層(22)の端部に接続
された端子電極(25)と、前記グレーズドガラス層(22)上
に形成された磁気検知部(23)と、前記端子電極(25)及び
前記磁気検知部(23)を接続するようにこれらの上に形成
された薄膜電極(24)とを備えた磁気抵抗素子。
【請求項５】 磁気検知部(23)が半導体薄膜により形成
され、端子電極(25)が厚膜印刷により形成された請求項
４記載の磁気抵抗素子。
され、端子電極(25)が厚膜印刷により形成された請求項
４記載の磁気抵抗素子。
【請求項６】 保護膜(26)が磁気検知部(23)と薄膜電極
(24)と端子電極(25)との各上面に形成された請求項４又
は５記載の磁気抵抗素子。
(24)と端子電極(25)との各上面に形成された請求項４又
は５記載の磁気抵抗素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気センサに用い
られる表面実装可能なチップ型の磁気抵抗素子に関する
ものである。
られる表面実装可能なチップ型の磁気抵抗素子に関する
ものである。
【０００２】
【従来の技術】この種の磁気抵抗素子は、絶縁性セラミ
ック基板上に形成されたグレーズドガラス層と、このグ
レーズドガラス層上に形成された磁気検知部と、セラミ
ック基板上に形成され磁気検知部に接続された端子電極
とにより構成される。このグレーズドガラス層はガラス
ペーストをセラミック基板上に印刷し焼成することによ
り形成される。しかし、グレーズドガラス層はガラスペ
ーストの表面張力の関係で端部がセラミック基板から急
激に立ち上がっているため、この端部近傍におけるグレ
ーズドガラス層上の磁気検知部又はセラミック基板上の
端子電極に亀裂や断続を生じ易い。
ック基板上に形成されたグレーズドガラス層と、このグ
レーズドガラス層上に形成された磁気検知部と、セラミ
ック基板上に形成され磁気検知部に接続された端子電極
とにより構成される。このグレーズドガラス層はガラス
ペーストをセラミック基板上に印刷し焼成することによ
り形成される。しかし、グレーズドガラス層はガラスペ
ーストの表面張力の関係で端部がセラミック基板から急
激に立ち上がっているため、この端部近傍におけるグレ
ーズドガラス層上の磁気検知部又はセラミック基板上の
端子電極に亀裂や断続を生じ易い。
【０００３】この欠点を解消するため、従来、磁気検知
部を形成する面に凹部を有するセラミック基板と、この
セラミック基板の凹部に充填されて凹部の周辺のセラミ
ック基板面と同一の平坦面を形成するグレーズドガラス
とにより絶縁基板を構成し、このグレーズドガラスの平
坦面上に磁気検知部を形成した磁気抵抗素子が提案され
ている（特開平５−１３６４８２）。この磁気抵抗素子
によれば、磁気検知部を形成する面を基板面と同一にし
て磁気検知部と端子電極との間の断線を防ぐことができ
る。
部を形成する面に凹部を有するセラミック基板と、この
セラミック基板の凹部に充填されて凹部の周辺のセラミ
ック基板面と同一の平坦面を形成するグレーズドガラス
とにより絶縁基板を構成し、このグレーズドガラスの平
坦面上に磁気検知部を形成した磁気抵抗素子が提案され
ている（特開平５−１３６４８２）。この磁気抵抗素子
によれば、磁気検知部を形成する面を基板面と同一にし
て磁気検知部と端子電極との間の断線を防ぐことができ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上記磁
気抵抗素子は、セラミック焼結体である極めて固いセラ
ミック基板に所望の凹部を形成する作業と、この凹部に
充填したグレーズドガラスをそのガラス表面がセラミッ
ク基板の表面と同一になるように研磨する作業を必要と
する。これらの作業には極めて高い精度が要求され、し
かも作業は容易でない。本発明の目的は、製造が容易
で、磁気検知部と端子電極との間の断線を解消する磁気
抵抗素子を提供することにある。
気抵抗素子は、セラミック焼結体である極めて固いセラ
ミック基板に所望の凹部を形成する作業と、この凹部に
充填したグレーズドガラスをそのガラス表面がセラミッ
ク基板の表面と同一になるように研磨する作業を必要と
する。これらの作業には極めて高い精度が要求され、し
かも作業は容易でない。本発明の目的は、製造が容易
で、磁気検知部と端子電極との間の断線を解消する磁気
抵抗素子を提供することにある。
【０００５】
【課題を解決するための手段】請求項１に係る発明は、
図１及び図２に示すように、絶縁性セラミック基板１１
上に形成されたグレーズドガラス層１２と、このグレー
ズドガラス層１２上に形成された磁気検知部１３と、こ
のグレーズドガラス層１２の端部に形成され磁気検知部
１３に接続された薄膜電極１４と、セラミック基板１１
上に形成され薄膜電極１４に接続された端子電極１５と
を備えた磁気抵抗素子１０である。グレーズドガラス層
１２の端部のセラミック基板１１からの立ち上がり部分
に薄膜電極１４を設けることにより、磁気検知部１３と
端子電極１５との間の配線を無理なく円滑に行うことが
でき、この間の断線を解消する。
図１及び図２に示すように、絶縁性セラミック基板１１
上に形成されたグレーズドガラス層１２と、このグレー
ズドガラス層１２上に形成された磁気検知部１３と、こ
のグレーズドガラス層１２の端部に形成され磁気検知部
１３に接続された薄膜電極１４と、セラミック基板１１
上に形成され薄膜電極１４に接続された端子電極１５と
を備えた磁気抵抗素子１０である。グレーズドガラス層
１２の端部のセラミック基板１１からの立ち上がり部分
に薄膜電極１４を設けることにより、磁気検知部１３と
端子電極１５との間の配線を無理なく円滑に行うことが
でき、この間の断線を解消する。
【０００６】請求項２に係る発明は、請求項１に係る発
明であって、磁気検知部１３が半導体薄膜により形成さ
れ、端子電極１５がめっきにより形成された磁気抵抗素
子１０である。この構造によれば、磁気検知部１３の形
成後にめっきにより端子電極１５を形成するので、磁気
検知部１３の形成によりめっきの端子電極１５を破損す
ることを回避できる。
明であって、磁気検知部１３が半導体薄膜により形成さ
れ、端子電極１５がめっきにより形成された磁気抵抗素
子１０である。この構造によれば、磁気検知部１３の形
成後にめっきにより端子電極１５を形成するので、磁気
検知部１３の形成によりめっきの端子電極１５を破損す
ることを回避できる。
【０００７】請求項３に係る発明は、請求項１又は２に
係る発明であって、保護膜１６が磁気検知部１３と薄膜
電極１４の各上面に形成された磁気抵抗素子１０であ
る。この構造によれば、保護膜１６の存在により磁気抵
抗素子１０の信頼性が向上する。
係る発明であって、保護膜１６が磁気検知部１３と薄膜
電極１４の各上面に形成された磁気抵抗素子１０であ
る。この構造によれば、保護膜１６の存在により磁気抵
抗素子１０の信頼性が向上する。
【０００８】請求項４に係る発明は、図４及び図５に示
すように、絶縁性セラミック基板２１上に形成されたグ
レーズドガラス層２２と、セラミック基板２１上に形成
されグレーズドガラス層２２の端部に接続された端子電
極２５と、グレーズドガラス層２２上に形成された磁気
検知部２３と、端子電極２５及び磁気検知部２３を接続
するようにこれらの上に形成された薄膜電極２４とを備
えた磁気抵抗素子２０である。薄膜電極２４の存在によ
り、端子電極２５と磁気検知部２３との導通がより確実
となり、信頼性が一段と向上する。
すように、絶縁性セラミック基板２１上に形成されたグ
レーズドガラス層２２と、セラミック基板２１上に形成
されグレーズドガラス層２２の端部に接続された端子電
極２５と、グレーズドガラス層２２上に形成された磁気
検知部２３と、端子電極２５及び磁気検知部２３を接続
するようにこれらの上に形成された薄膜電極２４とを備
えた磁気抵抗素子２０である。薄膜電極２４の存在によ
り、端子電極２５と磁気検知部２３との導通がより確実
となり、信頼性が一段と向上する。
【０００９】請求項５に係る発明は、請求項４に係る発
明であって、磁気検知部２３が半導体薄膜により形成さ
れ、端子電極２５が厚膜印刷により形成された磁気抵抗
素子２０である。この構造によれば、端子電極２５が磁
気検知部２３より高温で形成されるために端子電極２５
が磁気検知部２３より前に形成されるが、端子電極２５
を厚膜印刷で形成することにより、端子電極２５の破損
を回避できる。
明であって、磁気検知部２３が半導体薄膜により形成さ
れ、端子電極２５が厚膜印刷により形成された磁気抵抗
素子２０である。この構造によれば、端子電極２５が磁
気検知部２３より高温で形成されるために端子電極２５
が磁気検知部２３より前に形成されるが、端子電極２５
を厚膜印刷で形成することにより、端子電極２５の破損
を回避できる。
【００１０】請求項６に係る発明は、請求項４又は５に
係る発明であって、保護膜２６が磁気検知部２３と薄膜
電極２４と端子電極２５との各上面に形成された磁気抵
抗素子２０である。この構造によれば、保護膜２６の存
在により磁気抵抗素子２０の信頼性が向上する。
係る発明であって、保護膜２６が磁気検知部２３と薄膜
電極２４と端子電極２５との各上面に形成された磁気抵
抗素子２０である。この構造によれば、保護膜２６の存
在により磁気抵抗素子２０の信頼性が向上する。
【００１１】
【発明の実施の形態】次に本発明の実施の形態を説明す
る。本発明の磁気抵抗素子を構成する絶縁性セラミック
基板１１，２１はアルミナ、ムライト、ベリリア等の絶
縁性セラミック材料が使用される。グレーズドガラス層
１２，２２はガラスペーストをスクリーン印刷し、乾燥
し、焼成することにより形成される。磁気検知部１３，
２３はＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等の半導体薄膜、
又はＮｉ−Ｆｅ、Ｎｉ−Ｃｏ等の金属薄膜であって、こ
の薄膜は真空蒸着、スパッタリング等の方法により形成
される。半導体薄膜の場合には真空蒸着等を行った後、
好ましくは膜成分を結晶成長させるためにアニール処理
が行われる。アニール処理温度はＩｎＳｂでは約５００
℃である。薄膜電極１４，２４はＣｒ層とＣｕ層の二層
構造からなり、それぞれＣｒ及びＣｕを真空蒸着して形
成される。端子電極１５，２５はＮｉ、Ｎｉ−Ｃｏ等の
金属をセラミック基板１１，２１上に無電解めっきする
ことにより形成されるか、又は銀白金ペーストのような
導電性ペーストをスクリーン印刷することにより形成さ
れる。磁気検知部１３，２３を含む表面薄膜を物理的、
化学的に保護するための保護膜１６，２６はポリイミド
等の樹脂を表面薄膜上に塗布し、乾燥させ、加熱するこ
とにより形成される。
る。本発明の磁気抵抗素子を構成する絶縁性セラミック
基板１１，２１はアルミナ、ムライト、ベリリア等の絶
縁性セラミック材料が使用される。グレーズドガラス層
１２，２２はガラスペーストをスクリーン印刷し、乾燥
し、焼成することにより形成される。磁気検知部１３，
２３はＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等の半導体薄膜、
又はＮｉ−Ｆｅ、Ｎｉ−Ｃｏ等の金属薄膜であって、こ
の薄膜は真空蒸着、スパッタリング等の方法により形成
される。半導体薄膜の場合には真空蒸着等を行った後、
好ましくは膜成分を結晶成長させるためにアニール処理
が行われる。アニール処理温度はＩｎＳｂでは約５００
℃である。薄膜電極１４，２４はＣｒ層とＣｕ層の二層
構造からなり、それぞれＣｒ及びＣｕを真空蒸着して形
成される。端子電極１５，２５はＮｉ、Ｎｉ−Ｃｏ等の
金属をセラミック基板１１，２１上に無電解めっきする
ことにより形成されるか、又は銀白金ペーストのような
導電性ペーストをスクリーン印刷することにより形成さ
れる。磁気検知部１３，２３を含む表面薄膜を物理的、
化学的に保護するための保護膜１６，２６はポリイミド
等の樹脂を表面薄膜上に塗布し、乾燥させ、加熱するこ
とにより形成される。
【００１２】図１、図２、図４、図５及び図７に示す実
施の形態においては、磁気検知部１３，２３はコ字状の
一対の薄膜がグレーズドガラス層１２，２２上に形成さ
れる。また端子電極１５，２５は、互いに位置をずらし
て形成された３つのスルーホール１１ａ，２１ａまで薄
膜電極１４，２４から延びて基板表面に３本形成された
表面電極１５ａ，２５ａと、基板裏面に表面電極１５
ａ，２５ａと直交しスルーホール１１ａ，２１ａを介し
て表面電極１５ａ，２５ａに導通する裏面電極１５ｂ，
２５ｂとにより構成される。裏面電極１５ｂ，２５ｂを
設けることにより、磁気抵抗素子１０，２０の表面実装
が容易になる。
施の形態においては、磁気検知部１３，２３はコ字状の
一対の薄膜がグレーズドガラス層１２，２２上に形成さ
れる。また端子電極１５，２５は、互いに位置をずらし
て形成された３つのスルーホール１１ａ，２１ａまで薄
膜電極１４，２４から延びて基板表面に３本形成された
表面電極１５ａ，２５ａと、基板裏面に表面電極１５
ａ，２５ａと直交しスルーホール１１ａ，２１ａを介し
て表面電極１５ａ，２５ａに導通する裏面電極１５ｂ，
２５ｂとにより構成される。裏面電極１５ｂ，２５ｂを
設けることにより、磁気抵抗素子１０，２０の表面実装
が容易になる。
【００１３】また図４及び図５に示す実施の形態におい
ては、端子電極２５の端部と磁気検知部２３の端部とを
互いに接続し、更にこれらの両端部の上に薄膜電極２４
を形成している。更に図７に示す実施の形態において
は、磁気検知部２３を端子電極２５と離間して形成し、
端子電極２５と磁気検知部２３にそれぞれ接続する薄膜
電極２４を形成している。
ては、端子電極２５の端部と磁気検知部２３の端部とを
互いに接続し、更にこれらの両端部の上に薄膜電極２４
を形成している。更に図７に示す実施の形態において
は、磁気検知部２３を端子電極２５と離間して形成し、
端子電極２５と磁気検知部２３にそれぞれ接続する薄膜
電極２４を形成している。
【００１４】
【実施例】次に本発明の実施例を説明する。 ＜実施例１＞図３に示すように、９６％アルミナ基板１
１に所定の間隔で直径０．６ｍｍのスルーホール１１ａ
をあけた後、基板１１表面において後述する磁気検知部
１３を形成する位置とその周囲にガラスペースト（ＧＡ
−１３）をスクリーン印刷し、１５０℃で乾燥し、１０
５０℃で焼成して複数列の厚さ４０μｍのグレーズドガ
ラス層１２を間隔をあけて形成した（図３（ａ））。こ
のグレーズドガラス層１２上に真空蒸着により２μｍ厚
のＩｎＳｂ膜を形成した後、磁気抵抗効果の向上のため
窒素雰囲気中で５００℃で加熱した。このＩｎＳｂ膜を
所定形状のパターンに加工するために、ＩｎＳｂ膜上に
フォトレジストを塗布し乾燥した後、フォトマスクを介
して紫外線露光し、次いで塩酸と塩化第二鉄を含むエッ
チング液に浸漬することにより所定形状の磁気検知部１
３を形成した（図３（ｂ））。使用したフォトレジスト
を水酸化ナトリウム水溶液に浸漬することにより剥離し
た。
１に所定の間隔で直径０．６ｍｍのスルーホール１１ａ
をあけた後、基板１１表面において後述する磁気検知部
１３を形成する位置とその周囲にガラスペースト（ＧＡ
−１３）をスクリーン印刷し、１５０℃で乾燥し、１０
５０℃で焼成して複数列の厚さ４０μｍのグレーズドガ
ラス層１２を間隔をあけて形成した（図３（ａ））。こ
のグレーズドガラス層１２上に真空蒸着により２μｍ厚
のＩｎＳｂ膜を形成した後、磁気抵抗効果の向上のため
窒素雰囲気中で５００℃で加熱した。このＩｎＳｂ膜を
所定形状のパターンに加工するために、ＩｎＳｂ膜上に
フォトレジストを塗布し乾燥した後、フォトマスクを介
して紫外線露光し、次いで塩酸と塩化第二鉄を含むエッ
チング液に浸漬することにより所定形状の磁気検知部１
３を形成した（図３（ｂ））。使用したフォトレジスト
を水酸化ナトリウム水溶液に浸漬することにより剥離し
た。
【００１５】次に後述するショートバー１７と薄膜電極
１４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー１７と薄膜電極１４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー１７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部１３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部１３を跨ぐように２０μｍ間隔で数多く形成した
（図３（ｃ）、図１及び図２）。ショートバー１７のパ
ターン形成と同時にクロム及び銅からなる薄膜電極１４
をグレーズドガラス層１２の端部に真空蒸着とフォトリ
ソグラフィの技術を用いて形成した（図３（ｃ））。磁
気検知部１３並びに磁気検知部１３と薄膜電極１４の接
続部を物理的、化学的に保護するため、ポリイミド等か
らなる保護膜１６を磁気検知部１３並びに磁気検知部１
３との接続部を含む薄膜電極１４の一部を覆うように形
成した（図３（ｄ））。所定形状のパターンを有する端
子電極１５を形成するために、フォトレジストをアルミ
ナ基板１１の両面に塗布し乾燥した後、フォトマスクを
介して紫外線露光して所定形状のレジストパターンを形
成した。このレジストパターンを表面に有するアルミナ
基板１１を塩酸と塩化第二鉄を含むエッチング液に浸漬
後、水洗した。次いで塩化錫水溶液に浸漬後、水洗し、
さらに塩化パラジウム水溶液に浸漬後、水洗した。次に
ニッケルを含むメッキ液に浸漬後、水洗することによ
り、スルーホール１１ａを介してアルミナ基板１１の両
面に導通した厚さ約５μｍのニッケルメッキからなる端
子電極１５を形成した（図３（ｅ））。このニッケルメ
ッキ面の腐食を防止するために金メッキ処理を実施し
た。上記レジストパターンは水酸化ナトリウム水溶液を
使用して剥離した。最後にアルミナ基板１１を図３
（ｅ）の矢印に示す箇所でダイシングして、チップ状の
磁気抵抗素子１０を得た（図１及び図２）。
１４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー１７と薄膜電極１４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー１７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部１３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部１３を跨ぐように２０μｍ間隔で数多く形成した
（図３（ｃ）、図１及び図２）。ショートバー１７のパ
ターン形成と同時にクロム及び銅からなる薄膜電極１４
をグレーズドガラス層１２の端部に真空蒸着とフォトリ
ソグラフィの技術を用いて形成した（図３（ｃ））。磁
気検知部１３並びに磁気検知部１３と薄膜電極１４の接
続部を物理的、化学的に保護するため、ポリイミド等か
らなる保護膜１６を磁気検知部１３並びに磁気検知部１
３との接続部を含む薄膜電極１４の一部を覆うように形
成した（図３（ｄ））。所定形状のパターンを有する端
子電極１５を形成するために、フォトレジストをアルミ
ナ基板１１の両面に塗布し乾燥した後、フォトマスクを
介して紫外線露光して所定形状のレジストパターンを形
成した。このレジストパターンを表面に有するアルミナ
基板１１を塩酸と塩化第二鉄を含むエッチング液に浸漬
後、水洗した。次いで塩化錫水溶液に浸漬後、水洗し、
さらに塩化パラジウム水溶液に浸漬後、水洗した。次に
ニッケルを含むメッキ液に浸漬後、水洗することによ
り、スルーホール１１ａを介してアルミナ基板１１の両
面に導通した厚さ約５μｍのニッケルメッキからなる端
子電極１５を形成した（図３（ｅ））。このニッケルメ
ッキ面の腐食を防止するために金メッキ処理を実施し
た。上記レジストパターンは水酸化ナトリウム水溶液を
使用して剥離した。最後にアルミナ基板１１を図３
（ｅ）の矢印に示す箇所でダイシングして、チップ状の
磁気抵抗素子１０を得た（図１及び図２）。
【００１６】＜実施例２＞図６に示すように、９６％ア
ルミナ基板２１に所定の間隔で直径０．６ｍｍのスルー
ホール２１ａをあけた後、基板２１表面において後述す
る磁気検知部２３を形成する位置とその周囲にガラスペ
ースト（ＧＡ−１３）をスクリーン印刷し、１５０℃で
乾燥し、１０５０℃で焼成して複数列の厚さ４０μｍの
グレーズドガラス層２２を間隔をあけて形成した（図６
（ａ））。次に基板２１表面のグレーズドガラス層２２
の端及びスルーホール２１ａを含む所定の位置に銀白金
ペーストをスクリーン印刷し、同時に基板２１裏面のス
ルーホール２１ａを含む所定の位置に銀白金ペーストを
スクリーン印刷した後、１５０℃で乾燥し、８５０℃で
焼成して約２０μｍ厚の端子電極２５を形成した（図６
（ｂ））。グレーズドガラス層２２上に端子電極２５と
０．２ｍｍ重なるように２μｍ厚のＩｎＳｂ膜を真空蒸
着により形成した後、磁気抵抗効果の向上のため窒素雰
囲気中で５００℃で加熱した。このＩｎＳｂ膜を所定形
状のパターンに加工するために、ＩｎＳｂ膜上にフォト
レジストを塗布し乾燥した後、フォトマスクを介して紫
外線露光し、次いで塩酸と塩化第二鉄を含むエッチング
液に浸漬することにより所定形状の磁気検知部２３を形
成した（図６（ｃ））。使用したフォトレジストを水酸
化ナトリウム水溶液に浸漬することにより剥離した。
ルミナ基板２１に所定の間隔で直径０．６ｍｍのスルー
ホール２１ａをあけた後、基板２１表面において後述す
る磁気検知部２３を形成する位置とその周囲にガラスペ
ースト（ＧＡ−１３）をスクリーン印刷し、１５０℃で
乾燥し、１０５０℃で焼成して複数列の厚さ４０μｍの
グレーズドガラス層２２を間隔をあけて形成した（図６
（ａ））。次に基板２１表面のグレーズドガラス層２２
の端及びスルーホール２１ａを含む所定の位置に銀白金
ペーストをスクリーン印刷し、同時に基板２１裏面のス
ルーホール２１ａを含む所定の位置に銀白金ペーストを
スクリーン印刷した後、１５０℃で乾燥し、８５０℃で
焼成して約２０μｍ厚の端子電極２５を形成した（図６
（ｂ））。グレーズドガラス層２２上に端子電極２５と
０．２ｍｍ重なるように２μｍ厚のＩｎＳｂ膜を真空蒸
着により形成した後、磁気抵抗効果の向上のため窒素雰
囲気中で５００℃で加熱した。このＩｎＳｂ膜を所定形
状のパターンに加工するために、ＩｎＳｂ膜上にフォト
レジストを塗布し乾燥した後、フォトマスクを介して紫
外線露光し、次いで塩酸と塩化第二鉄を含むエッチング
液に浸漬することにより所定形状の磁気検知部２３を形
成した（図６（ｃ））。使用したフォトレジストを水酸
化ナトリウム水溶液に浸漬することにより剥離した。
【００１７】次に後述するショートバー２７と薄膜電極
２４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー２７と薄膜電極２４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー２７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部２３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部２３を跨ぐように２０μｍ間隔で数多く形成した
（図６（ｃ）、図４及び図５）。ショートバー２７のパ
ターン形成と同時にクロム及び銅からなる薄膜電極２４
を端子電極２５と磁気検知部２３の境界を覆うように真
空蒸着とフォトリソグラフィの技術を用いて形成した
（図６（ｄ））。薄膜電極２４の形成により端子電極２
５と磁気検知部２３との導通がより確実となり、信頼性
が一段と向上する。磁気検知部２３及び薄膜電極２４を
含む表面の薄膜部を物理的、化学的に保護するため、ポ
リイミドを塗布乾燥し、加熱して磁気検知部２３、薄膜
電極２４及び端子電極２５を覆う保護膜２６を形成した
（図６（ｅ））。最後にアルミナ基板２１を図６（ｅ）
の矢印に示す箇所でダイシングして、チップ状の磁気抵
抗素子２０を得た（図４及び図５）。
２４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー２７と薄膜電極２４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー２７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部２３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部２３を跨ぐように２０μｍ間隔で数多く形成した
（図６（ｃ）、図４及び図５）。ショートバー２７のパ
ターン形成と同時にクロム及び銅からなる薄膜電極２４
を端子電極２５と磁気検知部２３の境界を覆うように真
空蒸着とフォトリソグラフィの技術を用いて形成した
（図６（ｄ））。薄膜電極２４の形成により端子電極２
５と磁気検知部２３との導通がより確実となり、信頼性
が一段と向上する。磁気検知部２３及び薄膜電極２４を
含む表面の薄膜部を物理的、化学的に保護するため、ポ
リイミドを塗布乾燥し、加熱して磁気検知部２３、薄膜
電極２４及び端子電極２５を覆う保護膜２６を形成した
（図６（ｅ））。最後にアルミナ基板２１を図６（ｅ）
の矢印に示す箇所でダイシングして、チップ状の磁気抵
抗素子２０を得た（図４及び図５）。
【００１８】＜実施例３＞図７に示すように、９６％ア
ルミナ基板２１に所定の間隔で直径０．５ｍｍのスルー
ホール２１ａをあけ、これとともに最後に切断する箇所
の裏面にスクライブ線を入れた。その後、基板２１表面
において、後述する磁気検知部２３を形成する位置とそ
の周囲にガラスペースト（１５９２）をスクリーン印刷
し、１５０℃で乾燥し、１０５０℃で焼成して複数列の
厚さ４０μｍのグレーズドガラス層２２を間隔をあけて
形成した（図７（ａ））。次に基板２１表面のグレーズ
ドガラス層２２の端及びスルーホール２１ａを含む所定
の位置に金ペーストをスクリーン印刷し、同時に基板２
１裏面のスルーホール２１ａを含む所定の位置に金ペー
ストをスクリーン印刷した後、１５０℃で乾燥し、８３
０℃で焼成して約１０μｍ厚の端子電極２５を形成した
（図７（ｂ））。次に端子電極２５と０．３ｍｍ離れた
位置に２μｍ厚のＩｎＳｂ膜を真空蒸着により形成した
後、磁気抵抗効果の向上のため窒素雰囲気中で５００℃
で加熱した。このＩｎＳｂ膜を所定形状のパターンに加
工するために、ＩｎＳｂ膜上にフォトレジストを塗布し
乾燥した後、フォトマスクを介して紫外線露光し、次い
で塩酸と塩化第二鉄を含むエッチング液に浸漬すること
により所定形状の磁気検知部２３を形成した（図７
（ｃ））。使用したフォトレジストを水酸化ナトリウム
水溶液に浸漬することにより剥離した。
ルミナ基板２１に所定の間隔で直径０．５ｍｍのスルー
ホール２１ａをあけ、これとともに最後に切断する箇所
の裏面にスクライブ線を入れた。その後、基板２１表面
において、後述する磁気検知部２３を形成する位置とそ
の周囲にガラスペースト（１５９２）をスクリーン印刷
し、１５０℃で乾燥し、１０５０℃で焼成して複数列の
厚さ４０μｍのグレーズドガラス層２２を間隔をあけて
形成した（図７（ａ））。次に基板２１表面のグレーズ
ドガラス層２２の端及びスルーホール２１ａを含む所定
の位置に金ペーストをスクリーン印刷し、同時に基板２
１裏面のスルーホール２１ａを含む所定の位置に金ペー
ストをスクリーン印刷した後、１５０℃で乾燥し、８３
０℃で焼成して約１０μｍ厚の端子電極２５を形成した
（図７（ｂ））。次に端子電極２５と０．３ｍｍ離れた
位置に２μｍ厚のＩｎＳｂ膜を真空蒸着により形成した
後、磁気抵抗効果の向上のため窒素雰囲気中で５００℃
で加熱した。このＩｎＳｂ膜を所定形状のパターンに加
工するために、ＩｎＳｂ膜上にフォトレジストを塗布し
乾燥した後、フォトマスクを介して紫外線露光し、次い
で塩酸と塩化第二鉄を含むエッチング液に浸漬すること
により所定形状の磁気検知部２３を形成した（図７
（ｃ））。使用したフォトレジストを水酸化ナトリウム
水溶液に浸漬することにより剥離した。
【００１９】次に後述するショートバー２７と薄膜電極
２４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー２７と薄膜電極２４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー２７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部２３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部２３を跨ぐように２０μｍ間隔で数多く形成した
（図７（ｃ））。ショートバー２７のパターン形成と同
時にクロム及び銅からなる薄膜電極２４を端子電極２５
に０．６ｍｍ、磁気検知部２３に０．２ｍｍずつそれぞ
れ重なるように真空蒸着とフォトリソグラフィの技術を
用いて形成した（図７（ｄ））。磁気検知部２３及び薄
膜電極２４を含む表面の薄膜部を物理的、化学的に保護
するため、ポリイミドを塗布乾燥し、加熱して磁気検知
部２３、薄膜電極２４及び端子電極２５を覆う保護膜２
６を形成した（図７（ｅ））。最後にアルミナ基板２１
を図７（ｅ）の矢印に示す箇所（スクライブ線を基板２
１裏面に形成した位置）で切断して、チップ状の磁気抵
抗素子（図示せず）を得た。
２４を形成する前に、これらのパターン形成の信頼性向
上のために、ショートバー２７と薄膜電極２４のパター
ンの周囲（パターン部は除く）にポリイミドを塗布乾燥
し、加熱して保護膜（図示せず）を形成した。ショート
バー２７は磁気抵抗効果の向上を目的とし、ＩｎＳｂ膜
からなる磁気検知部２３を形成した場合と同様の真空蒸
着とフォトリソグラフィの技術を用いて、クロム及び銅
からなる長さ２０μｍで幅１５０μｍのパターンを磁気
検知部２３を跨ぐように２０μｍ間隔で数多く形成した
（図７（ｃ））。ショートバー２７のパターン形成と同
時にクロム及び銅からなる薄膜電極２４を端子電極２５
に０．６ｍｍ、磁気検知部２３に０．２ｍｍずつそれぞ
れ重なるように真空蒸着とフォトリソグラフィの技術を
用いて形成した（図７（ｄ））。磁気検知部２３及び薄
膜電極２４を含む表面の薄膜部を物理的、化学的に保護
するため、ポリイミドを塗布乾燥し、加熱して磁気検知
部２３、薄膜電極２４及び端子電極２５を覆う保護膜２
６を形成した（図７（ｅ））。最後にアルミナ基板２１
を図７（ｅ）の矢印に示す箇所（スクライブ線を基板２
１裏面に形成した位置）で切断して、チップ状の磁気抵
抗素子（図示せず）を得た。
【００２０】
【発明の効果】以上述べたように、本発明によれば、絶
縁性セラミック基板上にグレーズドガラス層を介して形
成した磁気検知部を、グレーズドガラス層の端部に形成
した薄膜電極により接続し、この薄膜電極に接続する端
子電極をセラミック基板上に設けるか、又は磁気検知部
を薄膜電極を介することなく直接に端子電極に接続する
ようにしたので、製造が容易で、グレーズドガラス層の
端部の立ち上がりに起因した磁気検知部と端子電極との
間の断線を薄膜電極により解消することができる。
縁性セラミック基板上にグレーズドガラス層を介して形
成した磁気検知部を、グレーズドガラス層の端部に形成
した薄膜電極により接続し、この薄膜電極に接続する端
子電極をセラミック基板上に設けるか、又は磁気検知部
を薄膜電極を介することなく直接に端子電極に接続する
ようにしたので、製造が容易で、グレーズドガラス層の
端部の立ち上がりに起因した磁気検知部と端子電極との
間の断線を薄膜電極により解消することができる。
【図面の簡単な説明】
【図１】本発明の保護膜付きの磁気抵抗素子を示す図２
のＡ−Ａ線断面図。
のＡ−Ａ線断面図。
【図２】保護膜を省略した本発明の磁気抵抗素子の平面
図。
図。
【図３】本発明の磁気抵抗素子の製造工程を工程順に示
す断面図。
す断面図。
【図４】本発明の保護膜付きの別の磁気抵抗素子を示す
図５のＢ−Ｂ線断面図。
図５のＢ−Ｂ線断面図。
【図５】保護膜を省略した本発明の別の磁気抵抗素子の
平面図。
平面図。
【図６】本発明の別の磁気抵抗素子の製造工程を工程順
に示す断面図。
に示す断面図。
【図７】本発明の更に別の磁気抵抗素子の製造工程を工
程順に示す断面図。
程順に示す断面図。
【符号の説明】 １０，２０ 磁気抵抗素子 １１，２１ 絶縁性セラミック基板 １２，２２ グレーズドガラス層 １３，２３ 磁気検知部 １４，２４ 薄膜電極 １５，２５ 端子電極 １６，２６ 保護膜
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】削除
Claims (7)
- 【請求項１】 絶縁性セラミック基板(11)上に形成され
たグレーズドガラス層(12)と、前記グレーズドガラス層
(12)上に形成された磁気検知部(13)と、前記グレーズド
ガラス層(12)の端部に形成され前記磁気検知部(13)に接
続された薄膜電極(14)と、前記セラミック基板(11)上に
形成され前記薄膜電極(14)に接続された端子電極(15)と
を備えた磁気抵抗素子。 - 【請求項２】 磁気検知部(13)が半導体薄膜により形成
され、端子電極(15)がめっきにより形成された請求項１
記載の磁気抵抗素子。 - 【請求項３】 保護膜(16)が磁気検知部(13)と薄膜電極
(14)の各上面に形成された請求項１又は２記載の磁気抵
抗素子。 - 【請求項４】 絶縁性セラミック基板(21)上に形成され
たグレーズドガラス層(22)と、前記セラミック基板(21)
上に形成され前記グレーズドガラス層(22)の端部に接続
された端子電極(25)と、前記グレーズドガラス層(22)上
に形成され前記端子電極(25)の端部に接続された磁気検
知部(23)とを備えた磁気抵抗素子。 - 【請求項５】 絶縁性セラミック基板(21)上に形成され
たグレーズドガラス層(22)と、前記セラミック基板(21)
上に形成され前記グレーズドガラス層(22)の端部に接続
された端子電極(25)と、前記グレーズドガラス層(22)上
に形成された磁気検知部(23)と、前記端子電極(25)及び
前記磁気検知部(23)を接続するようにこれらの上に形成
された薄膜電極(24)とを備えた磁気抵抗素子。 - 【請求項６】 磁気検知部(23)が半導体薄膜により形成
され、端子電極(25)が厚膜印刷により形成された請求項
４又は５記載の磁気抵抗素子。 - 【請求項７】 保護膜(26)が磁気検知部(23)と端子電極
(25)の各上面又は磁気検知部(23)と薄膜電極(24)と端子
電極(25)との各上面に形成された請求項５又は６記載の
磁気抵抗素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150917A JPH10125974A (ja) | 1996-08-26 | 1997-06-09 | 磁気抵抗素子 |
| DE19737128A DE19737128A1 (de) | 1996-08-26 | 1997-08-26 | Magnetoresistive Einrichtung |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-223537 | 1996-08-26 | ||
| JP22353796 | 1996-08-26 | ||
| JP9150917A JPH10125974A (ja) | 1996-08-26 | 1997-06-09 | 磁気抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125974A true JPH10125974A (ja) | 1998-05-15 |
Family
ID=26480354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9150917A Withdrawn JPH10125974A (ja) | 1996-08-26 | 1997-06-09 | 磁気抵抗素子 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10125974A (ja) |
| DE (1) | DE19737128A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003009397A1 (en) * | 2001-07-12 | 2003-01-30 | Sharp Kabushiki Kaisha | Split type light receiving element and circuit-built -in light receiving element and optical disk device |
| WO2004025745A1 (ja) * | 2002-09-13 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 磁気抵抗効果素子およびこの製造方法並びに使用方法 |
-
1997
- 1997-06-09 JP JP9150917A patent/JPH10125974A/ja not_active Withdrawn
- 1997-08-26 DE DE19737128A patent/DE19737128A1/de not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003009397A1 (en) * | 2001-07-12 | 2003-01-30 | Sharp Kabushiki Kaisha | Split type light receiving element and circuit-built -in light receiving element and optical disk device |
| US7098489B2 (en) | 2001-07-12 | 2006-08-29 | Sharp Kabushiki Kaisha | Split type light receiving element and circuit-built-in light-receiving element and optical disk drive |
| WO2004025745A1 (ja) * | 2002-09-13 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 磁気抵抗効果素子およびこの製造方法並びに使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19737128A1 (de) | 1998-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703683B2 (en) | Chip resistor and method for manufacturing the same | |
| TW201250725A (en) | Resistor and method for making same | |
| JPS61185951A (ja) | 薄膜回路及びその製造方法 | |
| JP2003168601A (ja) | チップ抵抗器 | |
| US20220221414A1 (en) | Production method for sulfidation detection sensor | |
| JP7256085B2 (ja) | 硫化検出センサおよび硫化検出センサの製造方法 | |
| JPH10125974A (ja) | 磁気抵抗素子 | |
| US20030092250A1 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JP2000266608A (ja) | 温度センサ | |
| JPS58501649A (ja) | 電子薄膜回路及びその製法 | |
| TWI237898B (en) | A thin film resistance manufacturing method | |
| JP5262159B2 (ja) | 薄膜チップ抵抗器の製造方法 | |
| JPH08213221A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP7359714B2 (ja) | 硫化検出センサ | |
| JP7349317B2 (ja) | チップ部品およびチップ部品の製造方法 | |
| JP7197393B2 (ja) | 硫化検出センサおよびその製造方法 | |
| JPH0258893A (ja) | 厚膜集積回路およびその製造方法 | |
| WO2020208931A1 (ja) | 硫化検出抵抗器 | |
| JP2012079976A (ja) | 薄膜サーミスタ | |
| JP2000106302A (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JPH10172806A (ja) | 温度センサ及びその製造方法 | |
| JP2008244211A (ja) | 薄膜チップ抵抗器の製造方法 | |
| JP2020153853A (ja) | 硫化検出センサおよび硫化検出センサの実装方法 | |
| JP2001068301A (ja) | 薄膜型抵抗器の構造 | |
| JPS6059765A (ja) | 混成集積回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |