JPS58501649A - 電子薄膜回路及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電子薄膜回路及びその製法 技術水準 本発明は必須安件項に記載の形式の電子薄膜回路がら出発する。西ドイツ国特許 出願公開第２９０６８１３号明細書から、この形式の電子薄膜回路は既に公知で ある。この形式の薄膜回路においては、軟ろう層は比較的幅の広い導体路におい てのみ導体路導電率を十分に高めることができる。それに対して微細構造化され た導体路の場合には、軟ろうの比抵抗はこのためには不十分である。更に、困難 は軟ろうを施す際に生じる。

また、軟ろう層は接続接点の領域では、はんだ再流延法で回路に組込まれるべき ハイブリッドモジュールを取付けるためにのみ適当である。それに対して、ケー シングを備えていない半導体素子は軟ろう層を用いては回路に組込むことはでき ない。また、軟ろうが施されておらず、ろう接可能なかつ電気メッキで補強可能 な金属層が露出する位置に、このような半導体素子及びそのリード線を困難なく 取付けることはできない。

発明の利点 それに対して、必須要件項に示した特徴を有する本発明の薄膜回路は、微細構造 化された導体路において導体路導電率が被覆金層によって十分に高められかつ更 にケーシングを備えていない半導体素子をもハイブリッド回路に組込む可能性が 提供されるという利点を有する。この場合、これらは金が被覆された接続範囲に 導電性接着剤によって取付けられる。次いで、ボンデング技術により、内的半導 体金属化と、金で補強された外的ハイブリッド回路金属化との間の電気接続が行 なわれる。

図面 図面には、本発明の電子薄膜回路の１実施例が示されており、該実施例を以下に 詳細に説明する。第１図は本発明の電子薄膜回路の一部分の平面図、第２図は第 １図のＡ−Ａ線に沿った断面図、第６ａ図〜第６ｄ図は製造過程にある第１図及 び第２図の電子薄膜回路を本発明に基づいて実施される種々の工程で示す図、第 ４図は金層を施した後に付加的な薄いフォトレゾスト層を施した効果を明らかに するための断面図を示す。

実施例の説明 第１図及び第２図に示した電子薄膜回路においては、絶縁材料から成る基板１Ｉ Ｃ、オキシ窒化タンタルから成ってい又もよい抵仇層２が施されており、該抵抗 層は基板１を部分的におおいかつ第１パターンＭ１及ヒ第２パターンＭ２を形成 する。この場合、第１パターンＭ１は導体路及び／又は接続接点を規定し、一方 第２パターンＭ２は電子薄膜回路の回路素子を規定する。

第１パターンＭｌの領域（（おいて、抵抗層２の上にろう接可能なかつ電気メン 千で補強可能な金属層３が配置され、該金属層はニッケルから成っていてよ（、 しかも場合によシ抵抗層２と、ろう接可能なかつ電気メッキで補強可能な金属層 ３との間に拡散障壁として作用する中間層が配置されていてもよい。このような 中間層は例えば西ドイツ国特許出願公開第２９０６８１５号明細書に記載の形式 で構成されがつ製造されていてもよい。第１パターンＭｌ内のろう接可能なかつ 電気メッキで補強可能な金属層３０部分に、軟ろうで補強された導体路及び／又 は接続接点を形成するために軟ろう層８が施されている。第１パターンＭ工にお いて、ろう接可能なかつ電気メッキで補強可能な金属層３の軟ろうが被覆されて いない別の部分には、金で補強された導体路及び／又はリード接点を形成するた めに金層６，６１が施されている。金層６１と軟ろう層８とが境を接する位置に は、幅の狭い移行領域６４が設けられており、該領域は金並びに軟ろうを含有し かつ両者の境を接する層８，６１０間に低抵抗の接点を形成する。金層６には、 ６３でリード級が接合されている。

第１図において２２で、電子薄膜回路の抵抗素子を形成しかつ別の金属化層では 被覆されていない抵抗層２の部分が示されている。この抵抗層２の部分２２は第 ２パターンＭ２を構成する。第１図において軟ろう層８の上に１００でコンデン サが、１０１で櫛形電極がろう接され℃いる。

第６ａ図〜第６ｄ図は、第４図と関連して本発明による製造過程にある電子薄膜 回路を示す。

第６ａ図によれば、基板１にまず全面の抵抗層２がかつこの抵抗層２にろう接可 能なかつ電気メッキで補強可能な全面の金属層３が施されている。ろう接可能な かつ電気メッキで補強可能な金属層３の上にフォトレゾスト層４が施されている 。フォトレゾスト層４は露光マスク５によって位置４１で露光されかつ現像除去 され、従ってこうして露出した金属層３の位置に金層６，６１を電気メッキで析 出させることができる。

金属の厚さはその目的に合せることができる。ただボンディングを行なうだけで あれば、金層は層厚さ１μｍで十分である。金層がスペースの問題から極めて幅 の狭い導体路の導電率を付加的に高めるべきである場合には、２００〜２０μｍ のその都度の導体路幅に基づい１２〜６μｍの金層厚さが必要である。このよう な幅の狭い導体路ははんだ技術で十分な導電率を有するように製造することはで きない。

次いで、第２露光工程（第６ｂ図）において、フ第１・マスク５１でフォトレジ スト層４の別の部分４２が露光されかつ現像される、それによって金属層３及び 抵抗層２の露出した部分３１及び２１のエツチングにより回路パターンが形成さ れろ。この操作法は、金層６及び６１がフォトレゾスト窓４１内で金属層３の上 及び露出した金属層３を制限するフォトレゾスト層４の下方部分の上に、意想外 にもエツチング時間中に金と７オトレゾストとの境界に沿って金属層３にエッチ 特表昭５８−５ＯＩＧ４９　（３） ング剤が侵入し得ない程の厚さに析出されろことにより可能である。

金属層３のエツチングの際に金エツチング縁部６２の接触腐食的に強化されるア ンダーエツチング（このことが幅の狭い導体路に基づき有害である場合）を回避 するために、露光マスク５１は全ての金縁部において金層と金属層をオーバラッ プするフォトレジスト層４３が残るように構成した。更に、特定のエツチング剤 では金が存在するとエツチングすべき層２，３の不動態化によシエッチング時間 が著しく長くなることがあるので、金層をフォトマスク５１の露光前に例えば遠 心系により付加的に施される薄いフォトレジスト層（第４図の４４）を施すこと ができる。この塗布法は金層上のフォトレゾスト層４の７オトレゾスト窓４１の 縁部に幾分か厚いフォトレジスト塗膜４６が生じろという利点を有する。これら のフォトレジスト隆起部４６は金／フォトレゾスト縁部に沿った接点層エツチン グ及び抵抗層エツチングのためのエツチング剤の侵入に対する付加的な保証を与 える。金層６，６１の付加的なフォトレゾスト塗布は、金の存在に起因する接点 金属化エツチングの長時間化によって金属層３が抵抗路４５のフォトレゾスト縁 部においても、ひいては選択的抵抗エツチング剤内で抵抗層も強度にアンダーエ ツチングされる場合には必須要件になることもある、それというのも金属層３は 抵抗層２のエツチングマスクであるからである。

回路パターンのエツチングの後に、第６露光工程（第３Ｃ図）においてフォトマ スク５２で回路部分の露出が行なわれ、該回路部分から金属層３の選択的エッチ ツクによって抵抗２２が形成される。このためにフォトレジスト層４のフォトレ ゾスト領域４８は露光後に現像除去されている。

残りのフォトレゾスト層４は選択的抵抗エツチングの後に溶解除去される。全領 域はスクリン印刷されたはんだレジスト層７によって浸漬浴内での錫化かも保護 され、この場合ろう及び金に直接接触せしめられる位置では金被覆７１は金層６ １の部分６４を被覆せず、次いで該部分はろう内に溶かされる、従って所望の低 抵抗接点が生じる。

全ての抵抗のレーデ調整及びセラミック基板の場合にはレーザ前刻線の後で初め ℃、はんだレゾスト層が洗い流され、回路が伽別化され、半導体素子が取付けら れ（これはリード線６３で示されている）かつその他の素子が接続歯と一緒に再 流延法でろう接される。

本発明は図面について説明した実施例に制限されるものではない。特に抵抗層２ 並ひにろう接可能なかつ電気メッキで補強可能な金属層３のためには、前記材料 とは別のものを使用することができる。

抵抗層２のためには、例えば任意のバルブメタル又はバルブメタル窒化物又はバ ルブメタルオキシ窒（Ｉｌｌ、更にまたニクロム又はマンガニンを使用すること ができろ。

ろう接可能なかつ電気メッキで補強可能な金属層のためには、例えばニッケル層 の代りに銅／鉄／銅又は銅／ニッケル／銅又は銅／コバルト／銅の層順序から成 る３層系を使用することができる。

Claims (1)

1. 【特許請求の範囲】 １．　絶縁材料から成る基板（１）と、該基板（１）を部分的におおい、第１パ ターン（Ｍｌ）及び第２パターン（Ｍ２）を形成し、この場合第１パターン（Ｍ ｌ）が導体路及び／又は接続接点をかつ第２パターン（Ｍ２）が電子薄膜回路の 回路素子を規定する抵抗層（２）と、第１パターン（Ｍｌ）の領域内に抵抗層（ ２）の上に配置されたろう接可能ながつ電気メッキで補強可能な金属層（３）と を有しておル、この場合場合により抵抗層（２）と、ろう接可能なかつ電気メッ キで補強可能な金属層（３）との間に拡散障壁として作用する中間層が配置され ておシかつ更に第１パターン（Ｍ□）内のろう接可能なかつ電気メッキで補強可 能な金属層（３）の部分の上に軟ろうで補強された導体路及び／又は接続接点を 形成するために軟ろう層（８）が施されている形式の電子薄膜回路において、第 １パター７（Ｍｌ）内のろう接可能なかつ電気メッキで補強可能な金属層（３） の軟ろうで被覆されていない別の部分の上に金で補強された導体路及び／又は接 続接点を形成するために金層（６，６１）が施されておシ、この場合金層（６， ６１）と軟ろう層（８）とが境を接する位置に幅の狭い移行帯域（６４）か設け られ℃おシ、該移行帯域が金並びに軟ろうを含有しかつ境を接する層（６゜６１ 　；８）間に低抵抗接点を形成することを特徴とする電子薄膜回路。 ２、請求の範囲第１項記載の電子薄膜回路を製造する方法において、基板（１） の上にまず全面の抵抗層（２）をかつ該抵抗層（２）の上に、場合によシ拡散障 壁として作用する中間層の中間接合の下に、ろう接可能なかつ電気メッキで補強 可能な金属層（３）を施し、ろう接可能なかつ電気メツキ的に補強可能な金属層 （３）の上にフォトレゾスト層（４）を施し、フォトレゾスト層（４）に第１露 光及び現像工程によつ℃第１パターン（Ｍｌ）の領域内に金で補強された導体路 及び／又は接続接点を形成するために開口（４１）を形成し、該開口（４１）の ろう接可能なかつ電気メッキで補強可能な金属層（３）の上に夫々金層（６゜６ １ンを電気メッキで析出させ、フォトレゾスト層（４）を第２露光及び現像工程 によって、薄膜回路の基本パターンには属しないろう接可能なかつ電気メッキで 補強可能な金属層（３）の全領域に渡って除去し、次いでフォトレジスト層（４ ）の残りの部分及び金層（６，６１）がエツチングマスクとして役立つエツチン グ工程によって薄膜回路の基本パターンをエツチングし、次いで第６露光及び現 像工程によって、第２パターン（Ｍ２）に属するろう接可能なかつ電気メッキで 補強可能な金属層（３）の全領域に渡ってフオトレゾス）層（４）を除去し、次 いで第２パターン（Ｍ２）の領域（３２）内のろう接可能なかつ電気メッキで補 強可能な金属層（３）を選択的にエツチングし、次いで残りのフォトレジスト層 （４）を溶解除去し、次いで第１パターン（Ｍｌ）の金層（６，６１）で被覆さ れた領域を、第１パターン（Ｍ□）の軟ろうで被覆されるべき領域が引続（金層 （６，６１）の夫々の幅の狭い端部領域（６４）を除いて、スクリン印刷される はんだレジス）ｆｆｉ（７，７１）で被覆し、次いで第１パターン（Ｍｌ）のは んだレゾスト層（７，７１）で被覆されていない領域に軟ろう層（８）を施すた めに、全系を液状軟ろう内に浸漬し、かつ最後にはんだレジスト層（７，７１） を溶解除去することを特徴とする、電子薄膜回路の製法。 ６、　第２露光工程で使用する露光マスク（５１）を、金層（６，６１）の全て の縁部で該層（６，６１）及びろう接可能なかつ電気メッキで補強可能な金属層 （３）をオーバラップするフォトレゾスト帯（４３）が残るように構成すること を特徴とする請求の範囲第２項記載の方法。 ４、　電気メッキで析出した金層（６，６１）を第２露光工程の前に付加的に施 される薄いフォトレゾスト層（４４）で被覆することを特徴とする請求の範囲第 ２項又は第３項記載の方法。