JPH10125008A - 同期クロック生成装置 - Google Patents
同期クロック生成装置Info
- Publication number
- JPH10125008A JPH10125008A JP27316696A JP27316696A JPH10125008A JP H10125008 A JPH10125008 A JP H10125008A JP 27316696 A JP27316696 A JP 27316696A JP 27316696 A JP27316696 A JP 27316696A JP H10125008 A JPH10125008 A JP H10125008A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- converter
- waveform equalizer
- preamble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 従来のPR方式に対応したPLLシステムを別のP
R方式においても、引き込み時の性能を落さずに利用す
る記録再生装置。 【解決手段】 PLLの引き込み時に、伝送路特性を従来
のPR方式に対応した特性に切り替える事により、従来の
PLLシステムを性能を落さず利用可能となる。
R方式においても、引き込み時の性能を落さずに利用す
る記録再生装置。 【解決手段】 PLLの引き込み時に、伝送路特性を従来
のPR方式に対応した特性に切り替える事により、従来の
PLLシステムを性能を落さず利用可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、PRML(Partial Res
ponse Maximum Likelihood)方式を用いた記録再生装置
に関し、特に同期クロックの生成を行なう構成に関する
ものである。
ponse Maximum Likelihood)方式を用いた記録再生装置
に関し、特に同期クロックの生成を行なう構成に関する
ものである。
【０００２】
【従来の技術】PRML方式を用いた記録再生装置におい
て、以下に従来のシステムについて説明する。図2は従
来の磁気記録再生装置の構成図である。図2において1は
プリコーダ、2はプリアンブルデータ生成器、3は選択
部、301は選択部出力データ、4は記録媒体ブロック、5
はA/D変換器、6は波形等化器、7はビタビ復号器、8はPL
Lブロック、801は同期クロックである。
て、以下に従来のシステムについて説明する。図2は従
来の磁気記録再生装置の構成図である。図2において1は
プリコーダ、2はプリアンブルデータ生成器、3は選択
部、301は選択部出力データ、4は記録媒体ブロック、5
はA/D変換器、6は波形等化器、7はビタビ復号器、8はPL
Lブロック、801は同期クロックである。
【０００３】以上のように構成された記録再生装置につ
いて、記録時と再生時に分けて説明する。まず記録時に
は、入力データはプリコーダにより所定のPR符号化方式
に準じた特性によりプリコードされる。プリコードと
は、入力データと時間遅れさせたデータと演算すること
によりエラー伝搬を削除する処理である。
いて、記録時と再生時に分けて説明する。まず記録時に
は、入力データはプリコーダにより所定のPR符号化方式
に準じた特性によりプリコードされる。プリコードと
は、入力データと時間遅れさせたデータと演算すること
によりエラー伝搬を削除する処理である。
【０００４】プリアンブルデータは、データ再生時に同
期クロックを容易かつ高速に生成する為の特殊なコード
（プリアンブルデータ）であり、プリアンブルデータ生
成器により生成される。プリコードされたデータ（以下
プリコードデータ）は、選択部によりプリアンブルデー
タを先頭に付加され（図5参照）、記録媒体に記録され
る。
期クロックを容易かつ高速に生成する為の特殊なコード
（プリアンブルデータ）であり、プリアンブルデータ生
成器により生成される。プリコードされたデータ（以下
プリコードデータ）は、選択部によりプリアンブルデー
タを先頭に付加され（図5参照）、記録媒体に記録され
る。
【０００５】再生時には、まず記録媒体から再生された
データがA/D変換器によりデジタルデータへと変換され
る。デジタル変換された再生データは、波形等化器によ
り波形等化されビタビ復号器により復号される。
データがA/D変換器によりデジタルデータへと変換され
る。デジタル変換された再生データは、波形等化器によ
り波形等化されビタビ復号器により復号される。
【０００６】波形等化器は、等化器入力データに対し時
間遅れさせたデータを所定のPR符号化方式に準じ畳み込
みを行なう。ビタビ復号器は、畳み込み符号化された等
化器出力を最尤復号法を用いて復号する。
間遅れさせたデータを所定のPR符号化方式に準じ畳み込
みを行なう。ビタビ復号器は、畳み込み符号化された等
化器出力を最尤復号法を用いて復号する。
【０００７】A/D変換器と波形等化器、ビタビ復号器を
動作させるクロックは、PLLブロックにより生成され
る。PLLブロックは、等化器出力からタイミング誤差量
を計算し再生データに同期したクロックを再生する。
動作させるクロックは、PLLブロックにより生成され
る。PLLブロックは、等化器出力からタイミング誤差量
を計算し再生データに同期したクロックを再生する。
【０００８】従来のシステム（特にPR4方式）において
は、高速な引き込み速度を実現するタイミング誤差検出
回路がいくつか提案されている。（例えば特開平７−１
９２４０６号公報記載の発明）PR4方式におけるPLLシス
テムの基本構成を図6に示す。
は、高速な引き込み速度を実現するタイミング誤差検出
回路がいくつか提案されている。（例えば特開平７−１
９２４０６号公報記載の発明）PR4方式におけるPLLシス
テムの基本構成を図6に示す。
【０００９】
【発明が解決しようとする課題】以上の構成のままPR方
式を変える場合には、まず伝送路特性（プリコーダ特
性、等化器特性、ビタビ復号器特性）を変えなければな
らない。この伝送路特性を変えた事によりPLLブロック
に入力されるプリアンブルデータも従来のパターンから
変化してしまい、従来のタイミング誤差検出回路では、
引き込み時間（PLLがロックするまでの時間）が従来よ
りも長くなる。これによりプリアンブルデータ領域が増
大し、記録再生装置の大容量化を制限してしまう。
式を変える場合には、まず伝送路特性（プリコーダ特
性、等化器特性、ビタビ復号器特性）を変えなければな
らない。この伝送路特性を変えた事によりPLLブロック
に入力されるプリアンブルデータも従来のパターンから
変化してしまい、従来のタイミング誤差検出回路では、
引き込み時間（PLLがロックするまでの時間）が従来よ
りも長くなる。これによりプリアンブルデータ領域が増
大し、記録再生装置の大容量化を制限してしまう。
【００１０】そこで本発明は上記従来の問題点を解決す
る為に、PR方式を変えた場合においてもPLLの引き込み
時間が長くなることを防ぎ、かつ従来のPLLシステムが
利用可能な記録再生装置を提供することを目的とする。
る為に、PR方式を変えた場合においてもPLLの引き込み
時間が長くなることを防ぎ、かつ従来のPLLシステムが
利用可能な記録再生装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、プリアンブル
データが記録再生装置を通過する時の伝送路特性を変化
させ、従来のPLLシステムを用いて同レベルのPLLの引き
込み速度を実現することを目的とする。
データが記録再生装置を通過する時の伝送路特性を変化
させ、従来のPLLシステムを用いて同レベルのPLLの引き
込み速度を実現することを目的とする。
【００１２】
【発明の実施の形態】以下本発明の一実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１３】（実施の形態１）まず、本実施形態の記録
再生装置について説明する。図１は本実施の形態におけ
る記録再生装置の構成図を示すものである。図1におい
て1はプリコーダ、2はプリアンブルデータ生成器、3は
選択部、4は記録媒体ブロック、5はA/D変換器、6は波形
等化器、7はビタビ復号器、8はPLLブロック、801は同期
クロック、9はプリアンブルデータ検出器、901は制御信
号である。
再生装置について説明する。図１は本実施の形態におけ
る記録再生装置の構成図を示すものである。図1におい
て1はプリコーダ、2はプリアンブルデータ生成器、3は
選択部、4は記録媒体ブロック、5はA/D変換器、6は波形
等化器、7はビタビ復号器、8はPLLブロック、801は同期
クロック、9はプリアンブルデータ検出器、901は制御信
号である。
【００１４】図1に示すように記録再生装置の入力デー
タは、プリコーダにより所定のPR方式に準じた方式でプ
リコードされる。次に、プリコードされたデータは選択
部において、プリアンブルデータ生成器で生成されたプ
リアンブルデータを先頭に付加され記録媒体ブロックに
記録される。ただし、このプリアンブルデータ生成器
は、プリコーダとは異なるPR方式に準じた方式のプリコ
ーダによりプリコードされたデータを生成する。ここで
所定のPR方式をＡ方式、プリアンブルデータ生成器での
方式をＢ方式とする。
タは、プリコーダにより所定のPR方式に準じた方式でプ
リコードされる。次に、プリコードされたデータは選択
部において、プリアンブルデータ生成器で生成されたプ
リアンブルデータを先頭に付加され記録媒体ブロックに
記録される。ただし、このプリアンブルデータ生成器
は、プリコーダとは異なるPR方式に準じた方式のプリコ
ーダによりプリコードされたデータを生成する。ここで
所定のPR方式をＡ方式、プリアンブルデータ生成器での
方式をＢ方式とする。
【００１５】記録媒体ブロックから再生されたデータ
は、デジタル処理を行なう為に、A/D変換器でアナログ
データからデジタルデータへと変換される。プリアンブ
ルデータ検出器は、A/D変換器の出力からプリアンブル
データを検出し、伝送路の特性を切り替える為に制御信
号を出力する。プリアンブルデータ検出時には、波形等
化器はＢ方式によりA/D変換器の出力データを畳み込み
出力する。通常のデータの場合には、波形等化器は制御
信号により、A/D変換器の出力データをＡ方式で畳み込
み出力する。
は、デジタル処理を行なう為に、A/D変換器でアナログ
データからデジタルデータへと変換される。プリアンブ
ルデータ検出器は、A/D変換器の出力からプリアンブル
データを検出し、伝送路の特性を切り替える為に制御信
号を出力する。プリアンブルデータ検出時には、波形等
化器はＢ方式によりA/D変換器の出力データを畳み込み
出力する。通常のデータの場合には、波形等化器は制御
信号により、A/D変換器の出力データをＡ方式で畳み込
み出力する。
【００１６】ビタビ復号器は制御信号により復号方式を
切り替え、波形等化器の出力から入力データもしくはプ
リアンブルデータを復号する。PLLブロックは波形等化
器の出力を用いて、乗算器、加算器、遅延部、ラッチ部
を介してタイミング誤差量を計算し、VCOを制御するこ
とによりVCOの出力クロックを記録媒体からのデータに
同期させる。このVCOの出力するクロックに同期して、A
/D変換器や波形等化器、ビタビ復号器、PLLブロック、
プリアンブルデータ検出器は動作する。
切り替え、波形等化器の出力から入力データもしくはプ
リアンブルデータを復号する。PLLブロックは波形等化
器の出力を用いて、乗算器、加算器、遅延部、ラッチ部
を介してタイミング誤差量を計算し、VCOを制御するこ
とによりVCOの出力クロックを記録媒体からのデータに
同期させる。このVCOの出力するクロックに同期して、A
/D変換器や波形等化器、ビタビ復号器、PLLブロック、
プリアンブルデータ検出器は動作する。
【００１７】上記システムにより、PR方式を変えた場合
においても、PLLの引き込み時には従来のプリアンブル
データのパターンを使用する事が可能になり、従来の高
速な引き込み速度を実現できる。
においても、PLLの引き込み時には従来のプリアンブル
データのパターンを使用する事が可能になり、従来の高
速な引き込み速度を実現できる。
【００１８】（実施の形態２）波形等化器の等化特性を
切り替える手段として図３に示す波形等化ブロックの構
成を与える。これは、Ａ方式とＢ方式に対応した別々の
波形等化器から構成され、入力／出力するデータをプリ
アンブルデータ検出器からの制御信号により切り替える
ことにより、等化特性を変える事を特徴としている。
切り替える手段として図３に示す波形等化ブロックの構
成を与える。これは、Ａ方式とＢ方式に対応した別々の
波形等化器から構成され、入力／出力するデータをプリ
アンブルデータ検出器からの制御信号により切り替える
ことにより、等化特性を変える事を特徴としている。
【００１９】（実施の形態３）また、波形等化器の等化
特性を切り替える別手段として図4に示す波形等化ブロ
ックの構成を与える。これは、Ｂ方式とＣ方式に対応し
た別々の波形等化器から構成され、Ｃ方式の波形等化器
の入力データは、Ｂ方式の波形等化器の出力データを用
いる。プリアンブルデータ検出器からの制御信号によ
り、Ｂ方式の波形等化器の出力とＣ方式の波形等化器の
出力を切り替えることにより、等化特性を変える事を特
徴としている。ただしＢ方式とＣ方式の波形等化器で、
Ａ方式の等化特性を持つ波形等化器を構成するようにＣ
方式の波形等化器の等化特性は決定される。
特性を切り替える別手段として図4に示す波形等化ブロ
ックの構成を与える。これは、Ｂ方式とＣ方式に対応し
た別々の波形等化器から構成され、Ｃ方式の波形等化器
の入力データは、Ｂ方式の波形等化器の出力データを用
いる。プリアンブルデータ検出器からの制御信号によ
り、Ｂ方式の波形等化器の出力とＣ方式の波形等化器の
出力を切り替えることにより、等化特性を変える事を特
徴としている。ただしＢ方式とＣ方式の波形等化器で、
Ａ方式の等化特性を持つ波形等化器を構成するようにＣ
方式の波形等化器の等化特性は決定される。
【００２０】
【発明の効果】以上のように本発明は、記録再生装置の
PR方式が変わってもPLLの引き込み時において従来の高
速なPLLシステムを利用することが可能になる。
PR方式が変わってもPLLの引き込み時において従来の高
速なPLLシステムを利用することが可能になる。
【図１】本発明の第１の実施の形態における記録再生装
置の構成図
置の構成図
【図２】従来の記録再生装置の構成図
【図３】本発明の第２の実施の形態における波形等化器
の特性切り替え方法の一例を示す構成図
の特性切り替え方法の一例を示す構成図
【図４】本発明の第３の実施の形態における波形等化器
の特性切り替え方法の一例を示す構成図
の特性切り替え方法の一例を示す構成図
【図５】選択部の出力形式（データフォーマット）を示
す説明図
す説明図
【図６】従来のPR4方式におけるPLLブロックの構成図
１ プリコーダ ２ プリアンブル信号生成器 ３ 選択部 ３０１ 選択部出力データ ４ 記録媒体ブロック ４０１ 記録媒体ブロック出力データ ５ A/D変換器 ６ 波形等化器（ブロック） ６０１，６０２，６０５，６０６ 波形等化器 ６０３，６０４ 開閉回路 ６１０ 波形等化器出力データ ７ ビタビ復号器 ８ PLLブロック ８０１ 同期クロック ８０２ 比較器 ８０３，８０４ 遅延素子 ８０５，８０６ 乗算器 ８０７ 引算器 ８０８ DAC ８０９ ループフィルタ ８１０ VCO
フロントページの続き (72)発明者 岡本 好史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】 入力データをプリコードするプリコーダ
と、プリアンブルデータを生成するプリアンブルデータ
生成器と、前記プリコーダの出力と前記プリアンブルデ
ータ生成器の出力を選択する選択部と、前記選択部の出
力を記録する記録媒体ブロックと、前記記録媒体ブロッ
クから再生したデータをアナログデータからデジタルデ
ータへと変換するA/D変換器と、前記A/D変換器の出力か
らプリアンブルデータを検出し制御信号を出力するプリ
アンブルデータ検出器と、前記A/D変換器の出力を等化
する特性を前記制御信号により変えることができる波形
等化器と、前記波形等化器の出力を用いてクロックを再
生するPLL回路と、前記波形等化器の出力から入力デー
タを再生するビタビ復号器とを備えた同期クロック生成
装置。 - 【請求項２】 記録媒体ブロックからの再生したデータ
をアナログデータからデジタルデータへと変換するA/D
変換器と、前記A/D変換器の出力からプリアンブルデー
タを検出し制御信号を出力するプリアンブルデータ検出
器と、等化特性の異なる２つの波形等化器と、前記A/D
変換器の出力と波形等化器の入力を前記制御信号により
開閉する開閉回路と、前記波形等化器の出力を前記制御
信号により開閉する開閉回路を備えた請求項１に記載の
同期クロック生成装置。 - 【請求項３】 記録媒体ブロックからの再生したデータ
をアナログデータからデジタルデータへと変換するA/D
変換器と、前記A/D変換器の出力からプリアンブルデー
タを検出し制御信号を出力するプリアンブルデータ検出
器と、前記A/D変換器の出力を等化する波形等化器と、
前記波形等化器の出力を用いてさらに波形等化を行なう
波形等化器と、前記波形等化器の出力を前記制御信号に
より開閉する開閉回路を備えた請求項１に記載の同期ク
ロック生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27316696A JPH10125008A (ja) | 1996-10-16 | 1996-10-16 | 同期クロック生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27316696A JPH10125008A (ja) | 1996-10-16 | 1996-10-16 | 同期クロック生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125008A true JPH10125008A (ja) | 1998-05-15 |
Family
ID=17524028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27316696A Pending JPH10125008A (ja) | 1996-10-16 | 1996-10-16 | 同期クロック生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125008A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7174487B2 (en) | 1998-11-10 | 2007-02-06 | Samsung Electronics Co., Ltd. | Recording medium having spare area for defect management and information on defect management, and method of allocating spare area and method of managing defects |
| US7197672B2 (en) | 1998-11-10 | 2007-03-27 | Samsung Electronics Co., Ltd. | Recording medium having spare area for defect management and information on defect management, and method of allocating spare area and method of managing defects |
| KR100839488B1 (ko) | 2006-08-30 | 2008-06-19 | 삼성전자주식회사 | 기준 클럭이 불필요한 클럭 데이터 복원 회로 |
-
1996
- 1996-10-16 JP JP27316696A patent/JPH10125008A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7174487B2 (en) | 1998-11-10 | 2007-02-06 | Samsung Electronics Co., Ltd. | Recording medium having spare area for defect management and information on defect management, and method of allocating spare area and method of managing defects |
| US7197672B2 (en) | 1998-11-10 | 2007-03-27 | Samsung Electronics Co., Ltd. | Recording medium having spare area for defect management and information on defect management, and method of allocating spare area and method of managing defects |
| US7213181B2 (en) | 1998-11-10 | 2007-05-01 | Samsung Electronics Co., Ltd. | Recording medium having spare area for defect management and information of defect management, and method of allocating spare area and method of managing defects |
| US7266736B2 (en) | 1998-11-10 | 2007-09-04 | Samsung Electronics Co., Ltd. | Recording medium having spare area for defect management and information on defect management, and method of allocating spare area and method of managing defects |
| US7640464B2 (en) | 1998-11-10 | 2009-12-29 | Samsung Electronics Co., Ltd. | Recording medium having spare area defect management and information on defect management, and method of allocating spare area and method of managing defects |
| US7752509B2 (en) | 1998-11-10 | 2010-07-06 | Samsung Electronics Co., Ltd | Recording medium having spare area for defect management and information on defect management, and method of allocating spare area and method of managing defects |
| US7911894B2 (en) | 1998-11-10 | 2011-03-22 | Samsung Electronics Co., Ltd. | Recording medium having spare area for defect management and information on defect management, and method of allocating spare area and method of managing defects |
| KR100839488B1 (ko) | 2006-08-30 | 2008-06-19 | 삼성전자주식회사 | 기준 클럭이 불필요한 클럭 데이터 복원 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3533315B2 (ja) | 信号処理回路 | |
| JP4237847B2 (ja) | デジタルデータ検出システム | |
| US7256953B2 (en) | Data synchronizing signal detector, signal processing device using the detector, information recording and reproducing apparatus having the detector and the device, data synchronizing signal detecting method, and information recording medium for using in the method | |
| JPH10228733A (ja) | データ復号装置 | |
| JPH05120813A (ja) | 位相ロツクループ回路 | |
| TW200818132A (en) | Apparatus for reproducing data on recording medium and method for reproducing data on the medium | |
| JP4172406B2 (ja) | 再生装置 | |
| JPH10322217A (ja) | データ格納機器のｒｌｌコードの生成方法及びそれに適した装置 | |
| JP4556197B2 (ja) | 再生装置 | |
| JPH10125008A (ja) | 同期クロック生成装置 | |
| JP2001110146A (ja) | 再生装置 | |
| JP3021418B2 (ja) | データ検出器及びその方法 | |
| JP3498333B2 (ja) | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 | |
| JP2000076805A (ja) | 拡張パーシャルレスポンスの位相同期方法、その方法を使用した位相同期回路及びリードチャネル回路 | |
| JP2000182335A (ja) | Ｐｌｌ回路及びそれを備えた光ディスク装置 | |
| Hayami et al. | New 8–15 Modulation Code and Reproducing Techniques for High-Density Optical Recording | |
| JPH0869672A (ja) | データ処理装置 | |
| JP3674142B2 (ja) | ディジタル情報再生装置および最尤復号装置 | |
| JPH08321141A (ja) | 高密度記録向けクロック抽出方式 | |
| JP3395716B2 (ja) | ディジタル信号再生装置 | |
| JPH06187737A (ja) | 情報記録再生装置 | |
| JP3689919B2 (ja) | 信号再生装置 | |
| JPH0793909A (ja) | 位相検出回路 | |
| JP3591295B2 (ja) | 再生クロック抽出装置 | |
| JP2783177B2 (ja) | 光ディスク装置 |