JPH10123267A - タイマカウンタ - Google Patents

タイマカウンタ

Info

Publication number
JPH10123267A
JPH10123267A JP8293288A JP29328896A JPH10123267A JP H10123267 A JPH10123267 A JP H10123267A JP 8293288 A JP8293288 A JP 8293288A JP 29328896 A JP29328896 A JP 29328896A JP H10123267 A JPH10123267 A JP H10123267A
Authority
JP
Japan
Prior art keywords
clock
input
circuit
asynchronous
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8293288A
Other languages
English (en)
Inventor
Atsuro Mochizuki
淳良 望月
Etsuro Nakayama
悦郎 中山
Hiroyuki Otaka
弘之 大▲高▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaki Electric Co Ltd
Original Assignee
Osaki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaki Electric Co Ltd filed Critical Osaki Electric Co Ltd
Priority to JP8293288A priority Critical patent/JPH10123267A/ja
Publication of JPH10123267A publication Critical patent/JPH10123267A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 広範囲のクロックを入力クロックとして選択
でき、しかも、基準クロック周波数と同一または近接し
ている周波数のクロックをも選択できるタイマカウンタ
を提供する。 【解決手段】 入力クロック選択回路1には非同期クロ
ックおよび同期化クロックの双方が与えられ、同期化ク
ロックの他に非同期クロックをもカウンタ部7へ入力さ
せることが出来る。また、システムの動作状態の遷移は
動作状態判別部17によって検出され、切換制御部18
はこの動作モードの変化に応じて各セレクタ14,1
5,16の出力を切り換える。このため、入力クロック
選択回路1には同期化クロックに換えて非同期クロック
が出力され、分周/選択回路5の出力Xには同期化クロ
ックに換わって非同期クロックが現れる。従って、シス
テムの動作モードが変化してもカウンタ部7にはクロッ
クが安定供給される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は複数の入力クロック
のいずれかのクロックを用いて一定周期間隔のタイミン
グ信号を生成するタイマカウンタに関するものである。
【0002】
【従来の技術】従来、この種のタイマカウンタとして
は、例えば、ロジックLSI(大規模集積回路)等の内
部に構成された図3に示す構成のものがある。
【0003】入力クロック選択回路1には周波数が異な
る2つの非同期クロックA,Bおよびシステム内で周波
数が最速である基準クロックSが入力されている。入力
クロック選択回路1はこれら非同期クロックA,Bおよ
び基準クロックSの中から1つのクロックを選択する。
この選択は制御部2からこの入力クロック選択回路1に
与えられる制御信号に従って行われる。制御部2は設定
記憶部3に記憶された設定状態に基づいてこの制御信号
を出力する。設定記憶部3には設定部4から入力される
設定状態が記憶されている。この設定部4はマイコンも
しくはディップスイッチ等によって構成されている。
【0004】分周/選択回路5は入力クロック選択回路
1によって選択されたクロックを分周し、さらに、所定
比に分周されたクロックまたは入力クロック選択回路1
によって選択されたクロックの中から1つのクロックを
選択する。選択されたこのクロックは同期回路6へ出力
され、同期回路6においてシステム内基準クロックSに
より同期化され、カウンタ部7へ出力される。カウンタ
部7は同期回路6の出力クロック数をカウントする。
【0005】タイミング検出部8はカウンタ部7のカウ
ント値が所定カウント値になる毎にタイミング信号Tを
出力する。この所定カウント値は、設定記憶部3の設定
状態に基づき、制御部2により定められる。このように
得られたタイミング信号Tは、周辺デバイスの動作条件
と同調させるため、ワンショットパルスおよびトグル信
号の生成等に使用される。また、このタイミング信号T
は制御部2に戻され、制御部2は設定部4に割り込み信
号を発生する。設定部4はこの割り込み信号が入力され
る毎に所定の処理を行う。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来のタイマカウンタにおいては、カウンタ部7へ与えら
れる入力クロックは、同期回路6によって全て基準クロ
ックSに同期化されたものとなっている。従って、カウ
ンタ部7へ与えられる入力クロックの周波数範囲は限ら
れたものとなり、選択可能な入力クロックの範囲は狭か
った。このため、従来のタイマカウンタにおいては、よ
り極め細かいタイミングでタイミング信号Tを生成する
ことが出来なかった。
【0007】また、上記従来のタイマカウンタにおいて
は、同期回路6により入力クロックを基準クロックSで
同期化する際、これら両者のクロック周波数が同一また
は近接すると、同期回路6の出力が不定状態に陥る場合
がある。つまり、この不定状態の発生により、カウンタ
部7の動作の補償が出来なくなり、タイミング信号Tが
一定周期毎に生成されない現象が発生する。
【0008】例えば、システムの低消費電力化のため、
システム内基準クロックSがより低い周波数のクロック
に切り替わった場合、分周/選択回路5で選択されたク
ロックの周波数と基準クロックSの周波数とが同一また
は近接することがある。このような場合には、前述と同
様にカウンタ部7の動作補償が出来なくなる。
【0009】
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたもので、複数の入力クロック
の中から1つのクロックを選択する入力クロック選択回
路と、この入力クロック選択回路によって選択されたク
ロックを分周し、かつ、所定比に分周されたクロックま
たは入力クロック選択回路によって選択されたクロック
の中から1つのクロックを選択する分周/選択回路と、
この分周選択回路によって選択されたクロックをカウン
トするカウンタとを備えて構成されるタイマカウンタに
おいて、上記入力クロックを基準クロックに同期させる
同期回路と、この同期回路出力の同期化クロックまたは
非同期である入力クロックのいずれかを上記入力クロッ
ク選択回路へ切り換え出力するセレクタとを設けたこと
を特徴とする。
【0010】また、システムの動作状態を判別する動作
状態判別部と、この動作状態判別部の判別結果に応じて
上記セレクタの切り換えを制御する切換制御部とを備え
たことを特徴とする。
【0011】このように入力クロック選択回路の前段に
上記の同期回路およびセレクタを備えることにより、入
力クロック選択回路には、セレクタの切り換えに応じて
同期化クロックおよび非同期クロックの双方が与えられ
る。従って、カウンタにはこの入力クロック選択回路を
介して同期化クロックおよび非同期クロックのいずれを
も与えることが可能となり、カウンタが動作可能なクロ
ックの選択範囲が拡大される。
【0012】また、動作状態判別部および切換制御部を
備え、システムの動作状態に応じて入力クロック選択回
路に与えるクロックを適宜選択する構成をとることによ
り、カウンタに入力されるクロック数をシステムの動作
状態の遷移および動作状態にかかわらず一定に保つこと
が可能となる。
【0013】つまり、システムの動作状態に応じて基準
クロックの周波数が切り換わり、選択されているクロッ
クの周波数と基準クロックの周波数とが同一または近接
しても、セレクタの出力を非同期クロックに切り換え、
カウンタに非同期クロックを供給することにより、基準
クロック周波数の影響を受けることなく、カウンタへク
ロックを安定供給することが出来る。
【0014】
【発明の実施の形態】次に、本発明の一実施形態による
タイマカウンタについて説明する。
【0015】図1は本実施形態によるタイマカウンタの
構成を示すブロック図であり、同図において図3と同一
または相当する部分には同一符号を付してその説明は省
略する。
【0016】本実施形態によるタイマカウンタは、同期
回路11,12,13、セレクタ14,15,16、動
作状態判別部17および切換制御部18を入力クロック
選択回路1の前段に備えており、また、分周/選択回路
5がカウンタ部7に接続されている。
【0017】各同期回路11,12,13には周波数が
異なる非同期クロックA,B,Cおよびシステム内で周
波数が最速の基準クロックSが入力クロックとして与え
られている。この基準クロックSの周波数は各非同期ク
ロックA,B,Cを十分にサンプリングできるスピード
である。各同期回路11,12,13は入力される各非
同期クロックA,B,Cをシステム内基準クロックSに
同期させる。
【0018】また、各セレクタ14,15,16には同
期回路11,12,13の各出力および非同期クロック
A,B,Cがそれぞれ与えられている。各セレクタ1
4,15,16は、切換制御部18からの切換制御信号
に基づき、同期回路11,12,13から出力される同
期化クロックA′,B′,C′か、または非同期クロッ
クA,B,Cかのいずれかを入力クロック選択回路1へ
切り換え出力する。
【0019】切換制御部18は動作状態判別部17の判
別結果に応じて切換制御信号を各セレクタ14,15,
16へ出力する。動作状態判別部17はシステムの動作
状態を後述のように判別する。
【0020】次に、このような本実施形態の構成による
タイマカウンタの動作について、図2のタイミングチャ
ートを参照しつつ説明する。
【0021】同図(a)は基準クロックS,同図(b)
は非同期クロックAのクロックタイミングを示してい
る。同期回路11はこれら基準クロックSおよび非同期
クロックAを入力し、非同期クロックAを基準クロック
Sに同期させる。つまり、同期回路11は基準クロック
Sの立ち上がりエッジタイミングで非同期クロックAの
信号レベルを監視しており、3回のこのエッジタイミン
グにおいて検出される非同期クロックAの信号レベルが
一定していると、3回目の立ち上がりエッジタイミング
で同期をとる。同図(c)はこのようにして同期化がと
られた同期化クロックA′のクロックタイミングを示し
ており、同期回路11の出力を示している。
【0022】切換制御部18からの切換制御信号によ
り、セレクタ14の出力が同期化クロックA′に切り換
えられ、さらに、入力クロック選択回路1でこの同期化
クロックA′が制御部2によって選択されたものと仮定
する。さらに、分周/選択回路5において、分周される
前のこの同期化クロックA′が制御部2によって選択さ
れると、同図(e)に示す分周/選択回路5の出力X
は、同図(c)に示す同期化クロックA′と同じタイミ
ングのクロックになる。
【0023】カウンタ部7は分周/選択回路5のこの出
力Xを計数する。そして、このカウント値をタイミング
検出部8へ出力する。タイミング検出部8は、前述のよ
うにカウント部7のカウント値が所定カウント値になる
毎にタイミング信号Tを生成する。
【0024】システムはその動作モードが低消費電力モ
ードになると、システム内で消費される電力を抑制する
ため、基準クロックSの周波数がより低い周波数に切り
換わり、最低限の処理動作しかしなくなる。このような
低消費電力モードとしては例えばスリープモードやスタ
ンバイモード等がある。システムのこの動作状態の推移
は同図(d)に示す動作状態信号Mに現れ、この動作状
態信号Mの信号レベルがハイレベルになることを認識す
ることにより、システムが低消費電力モードに移行した
ことを認識することが出来る。動作状態判別部17は常
にこの動作状態信号Mを監視し続けることにより、シス
テムの動作状態を把握している。
【0025】システムが低消費電力モードに移行し、動
作状態信号Mがハイレベルになると、基準クロックSは
これに追従して同図(a)の中程に示すように、より低
いクロック周波数に切り換わる。従って、同期化クロッ
クA′は同図(c)の中程の斜線部に示すようにレベル
の定まらない不定状態になる。
【0026】分周/選択回路5からカウンタ部7へ与え
られるクロックは前述の仮定の下ではこの同期化クロッ
クA′と同じであるため、同期化クロックA′が不定状
態であると、カウンタ部7の動作が補償出来なくなる。
【0027】図3に示す従来のタイマカウンタにおい
て、同期回路6で図2(b)に示す非同期クロックAが
同図(a)に示す基準クロックSと同期がとられている
とすると、同期回路6の出力Yは同図(c)に示す同期
化クロックA′と同様な同図(f)に示すクロックとな
る。従って、従来のタイマカウンタでは、システムの動
作モードが低消費電力モードに移行すると、カウンタ部
7に入力される同期回路6の出力Yに、同図(f)の中
程の斜線部に示す期間tにおいて不定領域が発生する。
この不定領域ではカウンタ部7の動作が補償できなくな
る。よって、従来構成のタイマカウンタにおいては、前
述のようにタイミング検出部8において一定周期間隔で
タイミング信号Tが生成されなくなる。
【0028】しかし、本実施形態によるタイマカウンタ
においては、システムの動作モードの低消費電力モード
への移行は動作状態判別部17によって速やかに検出さ
れ、切換制御部18は動作モードの変化に対応してセレ
クタ14の出力を切り換える。つまり、動作状態信号M
がハイレベルになった後、非同期クロックAのハイレベ
ルへのレベル変化に引き続いて同期化クロックA′の信
号レベルがローレベルからハイレベルに変化した時点
で、切換制御部18からセレクタ14へ切換制御信号が
出力される。
【0029】このため、セレクタ14から入力クロック
選択回路1には、同期化クロックA′に換えて非同期ク
ロックAが出力されるようになる。従って、分周/選択
回路5の出力Xには、図2(e)に示すように、同期化
クロックA′に換わって非同期クロックAが現れるよう
になり、この結果、分周選択回路5は低消費電力モード
に移行した後にもカウンタ部7へクロックを安定供給し
続けるようになる。
【0030】また、システムの動作モードが低消費電力
モードから通常の動作モードに復帰する際にも、この動
作モード変化が動作状態判別部17によって判別され、
切換制御部18は再びセレクタ14の出力を切り換え
る。つまり、動作状態信号Mがハイレベルからローレベ
ルへ変化した後、非同期クロックAのハイレベルへのレ
ベル変化に引き続き、同期化クロックA′の信号レベル
がローレベルからハイレベルに変化した時点で、切換制
御部18からセレクタ14へ切換制御信号が出力され
る。
【0031】このため、入力クロック選択回路1には非
同期クロックAに換えて同期化クロックA′が出力され
るようになる。従って、分周/選択回路5の出力Xに
は、図2(e)に示すように、非同期クロックAに換わ
って以前の同期化クロックA′が現れるようになり、こ
の結果、分周選択回路5は通常動作モードに復帰した後
にも定常的にカウンタ部7へクロックを出力し続ける。
【0032】また、システムの動作モードが通常動作モ
ードから低消費電力モードへ移行しても、また、低消費
電力モードから通常動作モードに復帰しても、分周選択
回路5からカウンタ部7へ出力されるクロックの数は、
同期化クロックA′が出力され続ける場合のときに比べ
て変わることはない。
【0033】つまり、非同期クロックAから同期化クロ
ックA′への切り換え、および同期化クロックA′から
非同期クロックAへの切り換えは、非同期クロックAが
ハイレベルへ立ち上がった後、同期化クロックA′がハ
イレベルへ立ち上がって両クロックA,A′が同じ信号
レベルになってから行われている。同期化クロックA′
は非同期クロックAが立ち上がってから少し遅れて立ち
上がるため、両クロックA,A′が共にハイレベルの時
にセレクタ14を切り換えることにより、クロック数に
違いが生じることはない。すなわち、分周/選択回路5
からカウンタ部7へは、システムの動作モード変化の影
響を受けることなく、常に一定数のクロックが与えられ
る。
【0034】なお、上記の本実施形態では3回のエッジ
タイミングで信号レベルの監視を行っている場合につい
て説明しているが、この回数は、システムの条件と整合
をとるためなら何回であっても構わない。
【0035】また、低消費電力モードになると動作状態
信号Mといった制御信号の信号レベルがハイレベルにな
る場合について説明しているが、低消費電力モードにな
ると制御信号の信号レベルがハイレベルからローレベル
に変化する設定とすることも可能である。上記の説明で
は、一例として、低消費電力モードになると制御信号の
信号レベルがハイレベルになる場合について説明してい
る。
【0036】また、セレクタ14の出力の切り換えは、
各信号が上記と逆のハイレベルからローレベルに変化す
るタイミングに設定することも可能である。
【0037】非同期クロックAから同期化クロックA′
への切り換え、および同期化クロックA′から非同期ク
ロックAへの切り換えを、このように上記と逆のハイレ
ベルからローレベルに変化する時点で行う場合にも、上
記と同様に両クロックA,A′が同じ信号レベルになっ
てから行えば、クロック数に違いが生じることはない。
【0038】このような本実施形態によるタイマカウン
タによれば、入力クロック選択回路1の前段に同期回路
11,12,13およびセレクタ14,15,16を上
述のように備えることにより、入力クロック選択回路1
には、セレクタ14,15,16の切り換えに応じて基
準クロックSに同期化したクロックA′,B′,C′お
よび非同期クロックA,B,Cの双方が与えられる。こ
のため、カウンタ部7にはこの入力クロック選択回路1
を介して同期化クロックA′,B′,C′および非同期
クロックA,B,Cのいずれをも与えることが可能とな
り、カウンタ部7の動作の補償が可能な入力クロックの
選択範囲を、従来のタイマカウンタに比べ、拡大させる
ことが可能となる。
【0039】このため、タイミング検出部8で検出され
るタイミング信号Tの種類は増加し、極めの細かいタイ
ミングで所望のタイミング信号Tを生成することが可能
となる。
【0040】また、システムの動作状態に応じて基準ク
ロックSの周波数が切り換わった場合でも、動作状態判
別部17および切換制御部18を備え、セレクタ14,
15,16を切り換えて入力クロック選択回路1に出力
される同期化クロックA′,B′,C′を非同期クロッ
クA,B,Cに上述のように切り換えることにより、カ
ウンタ部7には、同期化クロックA′,B′,C′と同
周期である非同期クロックA,B,Cが与えられる。
【0041】このため、システムの動作状態に応じて基
準クロックの周波数が切り換わった場合でも、カウンタ
部7の動作は補償され、タイミング検出部8は一定周期
でタイミング信号Tを生成することが可能となる。
【0042】また、入力クロック選択回路1で基準クロ
ックSが選択され、分周/選択回路5で選択されるクロ
ックの分周比が小さく、分周クロックと基準クロックS
との周波数が近接する場合においても、この低分周比の
クロックがカウンタ部7へ与えられてカウントされる。
さらに、入力クロック選択回路1で基準クロックSが選
択され、分周/選択回路5で分周前の同一周波数の基準
クロックS自身が選択された場合においても、基準クロ
ックSがカウンタ部7へ与えられてカウントされる。
【0043】従って、本実施形態によれば、低分周比の
クロックを分周/選択回路5で選択してカウンタ部7へ
与えることが可能となり、しかも、基準クロックS自体
をカウンタ部7へ与えることも可能となる。よって、カ
ウンタ部7へ与えることの出来るクロックの種類はより
豊富になり、より極めの細かいタイミング信号Tをタイ
ミング検出部8に生成させることが可能となる。
【0044】また、他の機能デバイスが出力する非同期
クロックを、このタイマカウンタにおいて、システム中
最速の基準クロックSに同期させることにより、マクロ
間インターフェイスの標準化を図ることができる。つま
り、各機能デバイス間におけるデータ授受の際に本タイ
マカウンタを用いることにより、各デバイス間の同期を
とることが可能となる。
【0045】また、入力クロック選択回路1や分周/選
択回路5におけるクロック種類の選択を設定部4で設定
したり変更する時、また、タイミング検出部8で検出す
るカウント値を設定したり変更する時、また、制御部2
からタイミング信号Tを設定部4が読みとる時に、設定
部4の動作クロックをシステム内基準クロックSとして
使用することで、誤動作を防止することが可能となると
共に、前述までと同様な効果が得られる。
【0046】
【発明の効果】以上説明したように本発明によれば、入
力クロック選択回路の前段に同期回路およびセレクタを
備えることにより、入力クロック選択回路には、セレク
タの切り換えに応じて同期化クロックおよび非同期クロ
ックの双方が与えられる。従って、カウンタにはこの入
力クロック選択回路を介して同期化クロックおよび非同
期クロックのいずれをも与えることが可能となり、カウ
ンタに入力されるクロックの種類を増加させることが可
能となる。
【0047】このため、カウンタの動作を補償できるク
ロックの選択可能範囲は拡大し、タイミング検出部で検
出されるタイミングは増加する。よって、極めの細かい
タイミングで所望のタイミング信号を生成することが可
能となる。
【0048】また、動作状態判別部および切換制御部を
備え、システムの動作状態に応じて入力クロック選択回
路に与えるクロックを適宜選択する構成をとることによ
り、カウンタに入力されるクロック数をシステムの動作
状態の遷移および動作状態にかかわらず一定に保つこと
が可能となる。
【0049】このため、システムの動作状態が変化して
も、カウンタの動作は補償され、タイミング検出部は一
定周期でタイミング信号を生成することが可能となる。
【0050】さらに、分周クロック選択回路で選択され
るクロックの周波数と基準クロックの周波数とが同一ま
たは近接しても、セレクタの出力を非同期クロックに切
り換え、カウンタに非同期クロックを供給することによ
り、基準クロックの周波数の影響を受けることなく、カ
ウンタへクロックを安定供給することが出来る。
【0051】このため、より広い範囲の分周比のクロッ
ク並びに基準クロック自身を分周/選択回路で選ぶこと
が可能となり、カウンタの動作を補償できるクロックの
選択範囲は拡大する。よって、より極めの細かいタイミ
ング信号を得ることが可能となる。
【0052】このような本発明によるタイマカウンタ
は、複数の非同期クロックを有するロジック、LSIお
よび電子式電力量計LSI等に応用すると、特に高い効
果が奏される。
【図面の簡単な説明】
【図1】本発明の一実施形態によるタイマカウンタの構
成を示すブロック図である。
【図2】本実施形態によるタイマカウンタ各部および従
来のタイマカウンタの所定部のクロックタイミングチャ
ートである。
【図3】従来のタイマカウンタの構成を示すブロック図
である。
【符号の説明】
1…入力クロック選択回路 2…制御部 3…設定記憶部 4…設定部 5…分周/選択回路 7…カウンタ部 8…タイミング検出部 11,12,13…同期回路 14,15,16…セレクタ 17…動作状態判別部 18…切換制御部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の入力クロックの中から1つのクロ
    ックを選択する入力クロック選択回路と、この入力クロ
    ック選択回路によって選択されたクロックを分周しかつ
    所定比に分周されたクロックまたは前記入力クロック選
    択回路によって選択されたクロックの中から1つのクロ
    ックを選択する分周/選択回路と、この分周/選択回路
    によって選択されたクロックをカウントするカウンタと
    を備えて構成されるタイマカウンタにおいて、 前記入力クロックを基準クロックに同期させる同期回路
    と、この同期回路出力の同期化クロックまたは非同期で
    ある入力クロックのいずれかを前記入力クロック選択回
    路へ切り換え出力するセレクタとを設けたことを特徴と
    するタイマカウンタ。
  2. 【請求項2】 システムの動作状態を判別する動作状態
    判別部と、この動作状態判別部の判別結果に応じて前記
    セレクタの切り換えを制御する切換制御部とを備えたこ
    とを特徴とする請求項1記載のタイマカウンタ。
JP8293288A 1996-10-15 1996-10-15 タイマカウンタ Pending JPH10123267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8293288A JPH10123267A (ja) 1996-10-15 1996-10-15 タイマカウンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8293288A JPH10123267A (ja) 1996-10-15 1996-10-15 タイマカウンタ

Publications (1)

Publication Number Publication Date
JPH10123267A true JPH10123267A (ja) 1998-05-15

Family

ID=17792902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8293288A Pending JPH10123267A (ja) 1996-10-15 1996-10-15 タイマカウンタ

Country Status (1)

Country Link
JP (1) JPH10123267A (ja)

Similar Documents

Publication Publication Date Title
EP1451666B1 (en) Glitch free clock selection switch
US5122677A (en) Instantaneous breakless clock switching apparatus
EP0522551B1 (en) Variable clock dividing circuit
US20030001612A1 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
US6266780B1 (en) Glitchless clock switch
US6819153B2 (en) Semiconductor device for clock signals synchronization accuracy
US7609095B2 (en) System and method for maintaining device operation during clock signal adjustments
KR100307292B1 (ko) 리셋신호발생회로
US6778418B2 (en) Power-supply voltage frequency control circuit
US6292044B1 (en) Low power glitch-free clock switch
US7656215B2 (en) Clock generator circuit, clock selector circuit, and semiconductor integrated circuit
US6675249B2 (en) Information processing equipment and information processing system
JPH11308102A (ja) 位相同期回路
JPH10123267A (ja) タイマカウンタ
JPH08286780A (ja) クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法
JP3132657B2 (ja) クロック切替回路
US6715017B2 (en) Interruption signal generating apparatus
KR200262927Y1 (ko) 클럭 페일 검출장치
JP2022156708A (ja) クロック同期回路、半導体装置、及びクロック同期方法
KR100651511B1 (ko) Pll 온/오프 전환 장치 및 그 방법
JPH08172380A (ja) クロック作成回路におけるカウンタの制御方法
JP3560954B2 (ja) 2系統pll回路装置
JPH08221151A (ja) クロック供給装置
JPH0567967A (ja) クロツク発生装置
JPH098786A (ja) 同期クロック切替方式