JPH10108476A - インバータ制御装置 - Google Patents
インバータ制御装置Info
- Publication number
- JPH10108476A JPH10108476A JP8258363A JP25836396A JPH10108476A JP H10108476 A JPH10108476 A JP H10108476A JP 8258363 A JP8258363 A JP 8258363A JP 25836396 A JP25836396 A JP 25836396A JP H10108476 A JPH10108476 A JP H10108476A
- Authority
- JP
- Japan
- Prior art keywords
- current
- compensation
- dead time
- value
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
零点近傍においても出力波形が歪まないインバータ制御
装置を提供する。 【解決手段】 スイッチング素子Q1…をブリッジ接続
したブリッジ回路部1と指令電圧値を生成する指令電圧
算出部5aと、指令電圧と搬送波とからPWM波形を算
出するPWM生成部5bとPWM波形にデッドタイムを
付加して制御信号を生成するデッドタイム生成部5cと
デッドタイムを補償する補償部とを有するパルス幅変調
制御回路部5と、ブリッジ回路部の出力電流の高周波成
分を平滑化するフィルタ部2と、を有し、パルス幅変調
制御により直流電圧源からの直流を交流に変換して負荷
に供給するインバータ制御装置において、補償部5eは
指令電圧値が無補償範囲内であればデッドタイム補償を
行わず、指令電圧値が無補償範囲外であればデッドタイ
ム補償を行うようにした。
Description
により直流を交流に変換するインバータ制御装置に関す
る。
〜図16を用いて説明する。図9はインバータ制御装置
を示す構成図である。図10はPWM波形の生成の説明
図である。図11はデッドタイムの説明図である。図1
2はデッドタイムを付加した場合と付加しない場合の出
力電流の比較を示す説明図である。図13は他のインバ
ータ制御装置の構成図である。図14はデッドタイムの
補償を考慮した指令電圧値の説明図である。図15はデ
ッドタイムの補償をした場合としない場合との出力電流
の比較を示す説明図である。図16はデッドタイムの補
償により出力電流が0付近で歪むことの説明図である。
なお、図10、図14は、見やすくするために三角波の
周期を実際より極めて大きなものとして表示している。
リッジ接続されてインバータブリッジを形成するスイッ
チ素子Q1,Q2,Q3,Q4を有するブリッジ回路部
1と、ブリッジ回路部1の出力端1a,1aに接続され
るフィルタ部に相当するローパスフィルタ2と、パルス
幅変調制御回路部5(以下、PWM制御回路部5と記
す)と、を有して構成される。そして、インバータ制御
装置の入力側には直流電圧源3が接続されており、また
コンデンサ4がブリッジ回路部1と並列に設けてある。
一方、インバータ制御装置の出力側には負荷6が接続し
てある。
は、その入力端1b,1bに直流電圧が入力され、高周
波を含む交流電流を出力端1a,1aから出力するもの
である。
2,Q3,Q4のエミッタ、コレクタ間には、ダイオー
ドD1,D2,D3,D4が各々のエミッタ側がアノー
ドでコレクタ側がカソードになるように接続される。該
ブリッジ接続されたスイッチ素子Q1,Q2,Q4は、
例えばIGBT素子(絶縁型ゲートバイポーラトランジ
スタ)で構成されており、PWM制御回路部5から出力
される制御信号S1にてスイッチング制御される。ま
た、ブリッジ接続されたスイッチ素子Q2,Q3も、例
えばIGBT素子で構成されており、PWM制御回路部
5から出力される制御信号S2にてスイッチング制御さ
れる。
で同時に同じ状態にスイッチングされ、またスイッチ素
子Q2,Q3も同じタイミングで同時に同じ状態にスイ
ッチングされる。
子Q1,Q4がオン状態にされ、制御信号S2によって
スイッチ素子Q2,Q3がオフ状態にされると、図9中
の矢線Y1の方向、即ち、直流電圧源3−スイッチ素子
Q1−チョークコイルL1−負荷6−チョークコイルL
2−スイッチ素子Q4−直流電圧源3の経路の方向に向
けて電流が流れようとする。従って、現時点で矢線Y1
方向に電流が流れている場合には電流が増加し、矢線Y
2方向に電流が流れている場合には該方向の電流は減少
する。
Q1,Q4がオフ状態にされ、制御信号S2によってス
イッチ素子Q2,Q3がオン状態にされると、図9中の
矢線Y2の方向、即ち、直流電圧源3−スイッチ素子Q
3−チョークコイルL2−負荷6−チョークコイルL1
−スイッチ素子Q2−直流電圧源3の経路の方向に向け
て電流が流れようとする。従って、現時点で矢線Y2方
向に電流が流れている場合には電流が増加し、矢線Y1
方向に電流が流れている場合には該方向の電流は減少す
る。
素子Q1,Q2,Q3,Q4をスイッチング制御するこ
とにより、出力端1aから出力する出力電流の方向を制
御することができる。
スイッチ素子Q1,Q2,Q3,Q4をオフした瞬時に
エミッタとコレクタ間に発生する逆方向の起電力の電圧
により、各スイッチ素子のコレクタ、エミッタ間の絶縁
が破壊されるのを防止するものである。
1、L2とコンデンサC1とから構成されており、前段
のブリッジ回路部1のインバータブリッジから高周波を
含む交流電流が入力されると、高周波成分を除去して平
滑化して出力するものである。
デンサ4に供給するもので、例えば太陽電池と太陽電池
の出力を昇圧する昇圧チョッパ回路等で構成されてい
る。
ンサで、直流電圧源3の直流出力や昇圧チョッパ回路で
昇圧された直流電圧が入力されると蓄電し、平滑して大
略安定した直流電圧に変換して出力する。
aと、PWM波形を出力するPWM生成部5bと、デッ
ドタイム生成部5cとを有して構成されている。具体的
には、PWM制御回路部5は、マイコン等を用いたり、
IC等によりロジックで実現している。
ら指令電圧値Cv1を算出して、該指令電圧値Cv1を
PWM生成部5bに出力するものである。指令電圧値C
v1とは、最終的に負荷6に供給する電流の大きさと方
向とを指示するものであり、時間と共に変化する値であ
る。従って時系列に並べた指令電圧値Cv1は、出力す
る電流の波形を表すものである。インバータ制御装置は
負荷6に交流電流を供給するものであるから、指令電圧
値Cv1の波形は図10に示すように正弦波となる。
から周波数とピーク値とが与えられると、該周波数によ
って振幅1の正弦波を算出し、ピーク値と前記算出した
正弦波とを乗算することにより行う。
うな三角波の搬送波Cv2を生成し、前記指令電圧値C
v1と該搬送波Cv2とを比較してPWM波形Cv3,
Cv4を生成しデッドタイム生成部5cに出力するもの
である。搬送波は三角波でなくのこぎり波、台形波等で
あってもよい。
1と搬送波である搬送波Cv2とを比較して、PWM波
形を出力する方法を説明する。
圧値Cv1の零点が位置するようにする。そして、PW
M生成部5bは、図10に示すように指令電圧値Cv1
と搬送波Cv2とを比較して指令電圧値Cv1の方が大
きい区間はオン、指令電圧値Cv1の方が小さい区間は
オフとなる矩形波であるPWM波形Cv3を生成する。
また、PWM生成部5bは、指令電圧値Cv1と搬送波
Cv2とを比較して指令電圧値Cv1の方が大きい区間
はオフ、指令電圧値Cv1の方が小さい区間はオンとな
る矩形波であるPWM波形Cv4を生成する。該PWM
波形Cv3,Cv4は、指令電圧値Cv1がピーク値に
近づくほどオンの区間とオフの区間との比率が異なるも
のとなり、指令電圧値Cv1が0に近づくほど両者の比
率は1対1に近づく。
御信号S1をスイッチ素子Q1,Q4に出力し、PWM
波形Cv4の電圧の制御信号S2をスイッチ素子Q2,
Q3に出力したとすると、該制御信号S1,S2の矩形
波に従ってスイッチ素子Q1,Q2,Q3,Q4が高速
にスイッチングされる。そして、該制御信号S1,S2
のパルス幅の比率に応じて、スイッチ素子Q1,Q4の
オン状態とスイッチ素子Q2,Q3のオン状態との比率
が定まり、結果として出力端1a,1aから出力される
出力電流の方向と大きさが決定される。即ち、1回のオ
ン状態と1回のオフ状態とからなる制御信号S1,S2
の一周期のうち、制御信号S1のオン期間がオフ期間よ
り長く、制御信号S2のオン期間がオフ期間より短けれ
ば出力電流は図9中の矢線Y1で示す方向に流れ、制御
信号S1のオン期間がオフ期間より短く、制御信号S2
のオン期間がオフ期間より長ければ出力電流は図9中の
矢線Y2で示す方向に流れる。
Tdを生成して前記PWM波形Cv3,Cv4に付加す
るものである。ブリッジ回路部1において、スイッチン
グ素子Q1,Q4のオン・オフ反転と、スイッチング素
子Q2,Q3のオフ・オン反転とを同時に行うと、スイ
ッチング素子のターンオンは瞬時に行われるのに対して
ターンオフは徐々に行われるという特性により、各スイ
ッチング素子Q1,Q2,Q3,Q4が全てオン状態と
なる期間がある。そして、該全てのスイッチング素子Q
1,Q2,Q3,Q4がオン状態となる期間は、電源が
短絡した状態となる。そこで、この電源短絡を防止する
ために、他方のスイッチング素子がターンオンする僅か
に前から早い目に一方のスイッチング素子をターンオフ
させる必要がある。このずらした時間がいわゆるデッド
タイムTdである。従って、デッドタイムTdを付加し
たPWM波形Cv3,Cv4の制御信号S1,S2をブ
リッジ回路部1に出力すると、電源短絡状態を生じるこ
となくスイッチング制御できる。
ある図11に示すように、PWM波形Cv3、Cv4は
本来は破線Cwの位置でオフとなる矩形波であるが、デ
ッドタイムTdを考慮してデッドタイムTdだけ早い実
線Cxの位置でオフする矩形波としている。このため、
オフされるスイッチング素子は、常にオンされる他のス
イッチング素子がオンされるよりもデッドタイムTd時
間だけ早めにオフされる。
イッチング素子Q1,Q2,Q3,Q4のベースに印加
される時間はデッドタイムTd分だけ少ないものとな
り、スイッチング素子Q1,Q2,Q3,Q4のオン状
態の時間もデッドタイムTdの分だけ少ないものとな
る。よって、ブリッジ回路部1の出力電流Cv7は、図
12に示すように、デッドタイムTdを付加しない場合
の出力電流Cv8に較べて歪んで小さいものとなる。
は、このデッドタイムTdによる出力電流の歪みを補償
するために、図13に示すように、補償部5dと電流検
出部7とが付加されたものがある。
子の特性によって決定されるものであり、電源電圧が一
定であるとするならば、デッドタイムTdを設けた事に
よって減少する出力電流は予め求めることができる。従
って、補償部5dが、デッドタイムTdを見込んて、予
め指令電圧値Cv1に補償値Hを加減することにより補
償を行う。
かは、電流検出部7の検出する電流の正負によって決定
される。補償部5dは該電流が正であれば指令電圧値C
v1に補償値Hを加算し、電流が負であれば指令電圧値
Cv1から補償値Hを減算する。補償部5dは該操作を
前記PWM波形Cv3,Cv4の一周期毎に行なう。こ
のようにして補償部5dが補償値Hを加減してPWM生
成部5bに入力される指令電圧値Cv1’の波形は図1
4に破線で示す形状になる。そして、該指令電圧値Cv
1’による出力電流Cv9は、図15に示すように、単
にデッドタイムTdを付加した場合の出力電流Cv7に
較べて、より原形であるデッドタイムTdを付加してい
ない場合の出力電流に近い波形となる。
御装置の動作の概略を説明する。まず、指令電圧算出部
5aにより、図10に示すように指令電圧値Cv1を算
出して、補償部5dが図14に示すように指令電圧値C
v1’に補償して、PWM生成部5bに出力する。PM
W生成部5bは該指令電圧値Cv1’と搬送波Cv2と
を比較して図14に示すPWM波形Cv3,Cv4を生
成し、デッドタイム生成部5cに出力する。デッドタイ
ム生成部5cは図11に示すように、PWM波形Cv
3,Cv4にデッドタイムTdを付加して、該波形の制
御信号S1,S2をスイッチ素子Q1,Q2,Q3,Q
4に出力する。
該制御信号S1,S2によって高速に切り替えられて、
図16に示すように出力する電流Cv5の方向を高速に
切り替える。そして、該電流Cv5はローパスフィルタ
2で平滑化され、滑らかに変化する交流電流Cv6とな
って負荷6に出力される。なお、図16においては、図
14の正弦波で表される指令電圧値Cv1’の微少区間
を拡大して示したものであり、出力される電流Cv5が
徐々に正方向に増加している様子を示している。
図13に示すようなインバータ制御装置にあっては、図
15に示すように、デッドタイムの補償を行った場合の
出力電流は、零点を中心とした両側近傍で歪みが生じる
という問題点があった。
減は、前述のように出力電流の方向により決定するが、
該出力電流の方向の検出は、コンデンサC1より負荷側
の位置に設けてある電流検出部7により、制御信号S
1,S2の一周期中にT1時とT2時との2回行ってい
る。T1時とT2時とは、制御信号S1,S2の何れか
がオンからオフに変わる瞬間の時間を示している。該電
流検出部7には図16に示すように平滑化された出力電
流Cv6が入力されているため、該一周期の中でT1時
とT2時とにおける電流の方向を検出、即ち正負を検出
すると、図7中B1,B2に示すようにいずれも正の値
が検出される。従って、デッドタイム生成部5cは該期
間においては指令電圧値Cv1に補償値Hを加える操作
を2回行う。
力されている電流は、高周波成分を含む出力電流Cv5
であり、出力電流Cv5についてT1時とT2時とに電
流の方向を検出すれば、図16中のB3、B4で示すよ
うに一方は正であるが他方は負である。従って、該期間
において指令電圧値Cv1を補償するとすれば、指令電
圧値Cv1に補償値Hを加え、補償値Hを減ずることに
なり、結果として何も補償しなくてよいことになる。図
12において補償をせずに単にデッドタイムTdを付加
した出力電流の波形とデッドタイムTdを付加していな
い出力電流の波形とが、零点付近では歪んでいないの
は、このようにデッドタイムによる影響が正負に均等に
現れて互いにキャンセルするからである。
償をしなくともよいところを、平滑化した出力電流の方
向によってデッドタイムの補償をしたことにより、指令
電圧値Cv1に補償値Hが余計に付加されることとな
り、零点を中心とした両側近傍で出力電流に歪みが生じ
るのである。なお、例えば、T3時とT4時とを含む周
期のように、平滑化された電流のいずれも正であり(B
5,B6)、またブリッジ回路部1の出力もいずれもが
正の場合(B7,B8)には、指令電圧値Cv1に補償
値Hを加えることは、前述の場合とは異なって悪影響を
与えることなくデッドタイムの補償が有効に働く。
されたもので、その目的とするところは、デッドタイム
の補償をした場合に、出力電流の零点近傍においても出
力波形が歪むことなく電流を出力することができるイン
バータ制御装置を提供することにある。
決するために、請求項1記載の発明にあっては、スイッ
チング素子をブリッジ接続したブリッジ回路部と指令電
圧値を生成する指令電圧算出部と該指令電圧と搬送波と
からPWM波形を算出するPWM生成部と該PWM波形
にデッドタイムを付加して制御信号を生成しブリッジ回
路部に出力するデッドタイム生成部とデッドタイムを補
償する補償部とを有するパルス幅変調制御回路部と、ブ
リッジ回路部の出力電流の高周波成分を平滑化するフィ
ルタ部と、を有し、パルス幅変調制御により直流電圧源
からの直流を交流に変換して負荷に供給するインバータ
制御装置において、前記補償部は指令電圧値が無補償範
囲内であればデッドタイム補償を行わず、指令電圧値が
該無補償範囲外であればデッドタイム補償を行うことを
特徴とするものである。
回路部と負荷との間の電流を検出する電流検部を設け、
補償部は該電流検出部の検出する電流のピーク値から無
補償範囲を決定することを特徴とするものである。
ング素子をブリッジ接続したブリッジ回路部と、指令電
圧値を生成する指令電圧算出部と該指令電圧と搬送波と
からPWM波形を算出するPWM生成部と該PWM波形
にデッドタイムを付加して制御信号を生成しブリッジ回
路部に出力するデッドタイム生成部とデッドタイムを補
償する補償部とを有するパルス幅変調制御回路部と、ブ
リッジ回路部の出力電流の高周波成分を平滑化するフィ
ルタ部と、を有し、パルス幅変調制御により直流電圧源
からの直流を交流に変換して負荷に供給するインバータ
制御装置において、ブリッジ回路部とフィルタ部との間
の電流を検出する電流検部を設け、前記補償部は、該電
流検出部の検出する電流に基づいてデッドタイム補償を
行うことを特徴とするものである。
検部は、ブリッジ回路部とフィルタ部との間の電流の最
大値及び最小値を検出し、前記補償部は、電流検出部の
検出する電流の最大値及び最小値に基づいてデッドタイ
ム補償を行うことを特徴とするものである。
部は、電流の最大値及び最小値の平均値を求め、該平均
値と所定の無補償範囲とを比較して、該平均値が無補償
範囲内であればデッドタイム補償を行わず、平均値が無
補償範囲外であればデッドタイム補償を行うことを特徴
とするものである。
部は、最大値と最小値との正負符号に基づいてデッドタ
イム補償を行うことを特徴とするものである。
検出部は電流の最小値の検出を行い、前記補償部は該最
小値とパルス幅変調制御における前記制御信号のオン期
間とオフ期間の比率とに基づき電流の最大値を算出する
ことを特徴とするものである。
検出部は電流の最大値の検出を行い、前記補償部は該最
大値とパルス幅変調制御における前記制御信号のオン期
間とオフ期間の比率とに基づき電流の最小値を算出する
ことを特徴とするものである。
置の第一実施の形態を図1、図2、図12に基づいて、
第二実施の形態を図3に基づいて、第三実施の形態を図
4、図5に基づいて、第四実施の形態を図6に基づい
て、第五実施の形態を図7に基づいて説明する。
装置を示す構成図である。図2はデッドタイム補償を行
った指令電圧値の説明図である。なお、図1においては
前述の従来の技術で説明したところのインバータ制御装
置と同等の箇所には同じ符号を付してあるので、同等の
箇所の詳細な説明は省略する。
装置が、前述の従来の技術で説明したところのインバー
タ制御装置と異なり特徴となるのは次の構成である。
設けず、補償部5eは予め定めた無補償範囲の指令電圧
値Cv1に対しては補償を行わず、該範囲以外において
は補償を行うようにした構成である。
定の大きさ+I1〜−I1の出力電流を出力する場合に
あっては、デッドタイムTdの補償をしなくても出力電
流は歪みを生じなかった。出力電流に歪みが生じるの
は、出力電流が+I1以上、又は−I1以下の場合であ
る。そこで、出力電流が+I1〜−I1の範囲を無補償
範囲として、該無補償範囲内に指令電圧値Cv1がある
場合には、デッドタイムTdの補償を行わず、無補償範
囲外の場合にのみデッドタイムの補償を行うようにす
る。ところで、指令電圧値Cv1の値と最終的に出力さ
れる出力電流の値とは対応関係にあるので、出力電流の
値+I1、−I1と対応する指令電圧値Cv1の値Cc
1,Cc2は予め求めることができる。そして、出力電
流の値+I1、−I1で表す無補償範囲は、指令電圧値
Cv1の値Cc1,Cc2によって表すこともできる。
5aから入力される指令電圧値Cv1の値が、Cc1〜
Cc2の範囲内であるか否かを判断する。そして、補償
部5eは該範囲内であればデッドタイムTdの補償を行
わずに指令電圧値Cv1をデッドタイム生成部5bに出
力する。一方、指令電圧算出部5aから入力される指令
電圧値Cv1の値が、Cc1〜Cc2の範囲外であれ
ば、補償部5eはデッドタイム補償を行う。即ち、補償
部5eは、指令電圧値Cv1が正の値であれは補償値H
を加え、負の値であれば補償値Hを減じる。そして、補
償部5eは該デッドタイム補償を行った指令電圧値Cv
1をデッドタイム生成部5bに出力する。
る指令電圧値Cv1は、図2に示すように所定範囲だけ
補償されたものとなり、該指令電圧値Cv1によって最
終的に出力される出力電流は図12に示すデッドタイム
Tdがない場合の出力電流Cv8に極めて近いものとな
る。
ータ制御装置は、零点付近であっても歪みを生ずること
がなく、出力電流を出力することができる。
装置を示す構成図である。なお、図3においては前述の
第一実施の形態で説明したところのインバータ制御装置
と同等の箇所には同じ符号を付してあるので、同等の箇
所の詳細な説明は省略する。
装置が、前述の第一実施の形態で説明したところのイン
バータ制御装置と異なり特徴となるのは次の構成であ
る。
に出力電流のピーク値を検出する電流検出部8を設け、
補償部5fは前述の第一実施の形態で説明した動作に加
えて、電流検出部8の検出したピーク値から、無補償範
囲を示す値Cc1,Cc2を算出するようにした構成で
ある。
流検出部8の検出したピーク値との間には一定の関係が
あるので、予め実験等により該関係を導出しておき、補
償部5fが該関係によって値Cc1,Cc2を算出する
ようにしてある。
成したので、電流検出部8の検出するピーク値により、
無補償範囲を示す値Cc1,Cc2を動的に決定するこ
とができ、よって、負荷6が変動して該負荷6に流れる
電流が変化したとしても、零点付近において歪みを生ず
ることがなく、出力電流を出力することができる。
装置を示す構成図である。図5は出力電流の説明図であ
る。なお、図4においては前述の従来の技術で説明した
ところのインバータ制御装置と同等の箇所には同じ符号
を付してあるので、同等の箇所の詳細な説明は省略す
る。
装置が、前述の従来の技術で説明したところのインバー
タ制御装置と異なり特徴となるのは次の構成である。
L1との間にブリッジ回路部1の出力電流の制御信号S
1,S2の一周期内における最大値Imと最小値Inと
を検出する電流検出部9を設け、補償部5gは該最大値
Imと最小値Inとの平均値Iaが予め定めた所定の範
囲である無補償電流範囲内であればデッドタイムの補償
を行わないようにした構成である。
1,S2のPWM波形Cv3,Cv4のオンからオフに
なるタイミングと同期して、ブリッジ回路部1の出力電
流を検出し、PWM波形Cv3,Cv4における一周期
内において2回出力電流を検出する。そして、該2回の
検出した出力電流は、当該一周期内における出力電流の
最大値Imと最小値Inに相当するから、補償部5gは
該最大値Imと最小値Inとの平均値Iaを算出する。
無補償電流範囲+I2〜−I2は予め求めておくもので
あり、その値+I2は、例えば最小値Inが0であると
きの最大値Imと最小値Inとの平均の値であり、値−
I2は、最大値Imが0であるときの最大値Imと最小
値Inとの平均の値である。
電流範囲とを比較し、平均値Iaが該範囲より大きけれ
ば指令電圧値Cv1に補償値Hを加える補償を行い、平
均値Iaが該範囲より小さければ指令電圧値Cv1から
補償値Hを減ずる補償を行う。そして、平均値Iaが無
補償電流範囲内であれば、補償部5gは補償を行わな
い。以上のようにした後、補償部5gは指令電圧値Cv
1をPWM生成部5bに出力する。
にあっては、平滑化する前の出力電流を用いて補償の要
否を判断しているので、補償の要否を誤って判断するこ
となく、また出力電流が零点付近の場合にあっては補償
を行わないので、零点付近であっても歪みを生ずること
がなく、出力電流を出力することができる。
装置を示す構成図である。なお、図6においては前述の
第三実施の形態で説明したところのインバータ制御装置
と同等の箇所には同じ符号を付してあるので、同等の箇
所の詳細な説明は省略する。
装置が、前述の第三実施の形態で説明したところのイン
バータ制御装置と異なり特徴となるのは次の構成であ
る。
Inとの正負符号により補償の要否の判断をするように
した構成である。
小値Inとがいずれも正の場合には指令電圧値Cv1に
補償値Hを加える補償を行い、最大値Imと最小値In
とがいずれも負の場合には指令電圧値Cv1から補償値
Hを減ずる補償を行う。そして、補償部5hは、最大値
Imと最小値Inとの正負符号が異なれば補償を行わな
い。
にあっては、平滑化する前の出力電流を用いて補償の要
否を判断しているので、補償の要否を誤って判断するこ
となく、また出力電流が零点付近の場合にあっては補償
を行わないので、零点付近であっても歪みを生ずること
がなく、出力電流を出力することができる。
償の要否を判断しているので、演算時間を短いものとす
ることができ、PWM制御回路部5の動作速度を向上さ
せることができる。
装置を示す構成図である。図8は出力電流の説明図であ
る。なお、図7においては前述の第三実施の形態で説明
したところのインバータ制御装置と同等の箇所には同じ
符号を付してあるので、同等の箇所の詳細な説明は省略
する。
装置が、前述の第三実施の形態で説明したところのイン
バータ制御装置と異なり特徴となるのは次の構成であ
る。
を検出して補償部5iに出力し、補償部5iは、最小値
In及び制御信号S1又は制御信号S2のオン期間とオ
フ期間との比率から最大値Imを算出し、該算出した最
大値Imと最小値Inとを用いてデッドタイムの補償を
行うようにした構成である。
の増加量は一定であるため、制御信号S1又は制御信号
S2のオン期間T5とオフ期間T6との比率から、最小
値Inを与えると最大値Imを決定することができる。
そこで、補償部5iは最小値In及び制御信号S1又は
制御信号S2のオン期間T5とオフ期間T6から、最大
値Imを算出する。
態で説明したところの補償部5gと同等であるので説明
を省略する。
にあっては、電流を検出する回数を半分にすることがで
きるので、電流検出部10にかかる負担を小さくするこ
とができる。
Inから最大値Imを求めているが、最大値Imから最
小値Inを求めてるようにしてもよい。
うに構成してあるから、請求項1記載の発明にあって
は、補償部は指令電圧値が無補償範囲内であればデッド
タイム補償を行わず、指令電圧値が該無補償範囲外であ
ればデッドタイム補償を行うので、出力電流の零点付近
においてはデッドタイムの補償を行わず、よって出力電
流の零点近傍においても出力波形が歪むことなく電流を
出力することができるインバータ制御装置を提供できる
という効果を奏する。
がブリッジ回路部と負荷との間の電流を検出し、補償部
が該電流検出部の検出する電流のピーク値から無補償範
囲を決定するので、負荷が変動して該負荷に流れる電流
が変化したとしても、出力電流の零点付近において歪み
を生ずることがなく、出力電流を出力することができる
インバータ制御装置を提供できるという効果を奏する。
が、ブリッジ回路部とフィルタ部との間の電流を検出す
るを設け、補償部が、該電流検出部の検出する電流に基
づいてデッドタイム補償を行うので、平滑化する前の出
力電流を用いて補償の要否を判断しており、補償の要否
を誤って判断することなく、よって零点付近であっても
歪みを生ずることがなく、出力電流を出力することがで
きるインバータ制御装置を提供できるという効果を奏す
る。
は、ブリッジ回路部とフィルタ部との間の電流の最大値
及び最小値を検出し、補償部は、電流検出部の検出する
電流の最大値及び最小値に基づいてデッドタイム補償を
行うので、平滑化する前の出力電流の最大値と最小値と
を用いて補償の要否を判断しており、補償の要否を誤っ
て判断することなく、よって零点付近であっても歪みを
生ずることがなく、出力電流を出力することができるイ
ンバータ制御装置を提供できるという効果を奏する。
は、電流の最大値及び最小値の平均値を求め、該平均値
と所定の無補償範囲とを比較して、該平均値が無補償範
囲内であればデッドタイム補償を行わず、平均値が無補
償範囲外であればデッドタイム補償を行うので、補償の
要否を誤って判断することなく、よって零点付近であっ
ても歪みを生ずることがなく、出力電流を出力すること
ができるインバータ制御装置を提供できるという効果を
奏する。
は、最大値と最小値との正負符号に基づいてデッドタイ
ム補償を行うので、演算時間を短いものとすることがで
き、PWM制御回路部の動作速度を向上させることので
きるインバータ制御装置を提供できるという効果を奏す
る。
部は電流の最小値の検出を行い、補償部は該最小値とパ
ルス幅変調制御における前記制御信号のオン期間とオフ
期間の比率とに基づき電流の最大値を算出するので、電
流検出部が電流を検出する回数を半分にすることがで
き、電流検出部にかかる負担を小さくすることができる
インバータ制御装置を提供できるという効果を奏する。
部は電流の最大値の検出を行い、補償部は該最大値とパ
ルス幅変調制御における前記制御信号のオン期間とオフ
期間の比率とに基づき電流の最小値を算出するので、電
流検出部が電流を検出する回数を半分にすることがで
き、電流検出部にかかる負担を小さくすることができる
インバータ制御装置を提供できるという効果を奏する。
を示す構成図である。
である。
を示す構成図である。
を示す構成図である。
を示す構成図である。
を示す構成図である。
である。
合の出力電流の比較を示す説明図である。
説明図である。
との出力電流の比較を示す説明図である。
で歪むことの説明図である。
Claims (8)
- 【請求項1】 スイッチング素子をブリッジ接続したブ
リッジ回路部と、 指令電圧値を生成する指令電圧算出部と、該指令電圧と
搬送波とからPWM波形を算出するPWM生成部と、該
PWM波形にデッドタイムを付加して制御信号を生成し
ブリッジ回路部に出力するデッドタイム生成部と、デッ
ドタイムを補償する補償部とを有するパルス幅変調制御
回路部と、 ブリッジ回路部の出力電流の高周波成分を平滑化するフ
ィルタ部と、 を有し、パルス幅変調制御により直流電圧源からの直流
を交流に変換して負荷に供給するインバータ制御装置に
おいて、 前記補償部は指令電圧値が無補償範囲内であればデッド
タイム補償を行わず、指令電圧値が該無補償範囲外であ
ればデッドタイム補償を行うことを特徴とするインバー
タ制御装置。 - 【請求項2】 ブリッジ回路部と負荷との間の電流を検
出する電流検部を設け、補償部は該電流検出部の検出す
る電流のピーク値から無補償範囲を決定することを特徴
とする請求項1記載のインバータ制御装置。 - 【請求項3】 スイッチング素子をブリッジ接続したブ
リッジ回路部と、 指令電圧値を生成する指令電圧算出部と、該指令電圧と
搬送波とからPWM波形を算出するPWM生成部と、該
PWM波形にデッドタイムを付加して制御信号を生成し
ブリッジ回路部に出力するデッドタイム生成部と、デッ
ドタイムを補償する補償部とを有するパルス幅変調制御
回路部と、 ブリッジ回路部の出力電流の高周波成分を平滑化するフ
ィルタ部と、 を有し、パルス幅変調制御により直流電圧源からの直流
を交流に変換して負荷に供給するインバータ制御装置に
おいて、 ブリッジ回路部とフィルタ部との間の電流を検出する電
流検部を設け、前記補償部は、該電流検出部の検出する
電流に基づいてデッドタイム補償を行うことを特徴とす
るインバータ制御装置。 - 【請求項4】 前記電流検部は、ブリッジ回路部とフィ
ルタ部との間の電流の最大値及び最小値を検出し、前記
補償部は、電流検出部の検出する電流の最大値及び最小
値に基づいてデッドタイム補償を行うことを特徴とする
請求項3記載のインバータ制御装置。 - 【請求項5】 前記補償部は、電流の最大値及び最小値
の平均値を求め、該平均値と所定の無補償電流範囲とを
比較して、該平均値が無補償電流範囲内であればデッド
タイム補償を行わず、平均値が無補償電流範囲外であれ
ばデッドタイム補償を行うことを特徴とする請求項4記
載のインバータ制御装置。 - 【請求項6】 前記補償部は、最大値と最小値との正負
符号に基づいてデッドタイム補償を行うことを特徴とす
る請求項4記載のインバータ制御装置。 - 【請求項7】 前記電流検出部は電流の最小値の検出を
行い、前記補償部は該最小値とパルス幅変調制御におけ
る前記制御信号のオン期間とオフ期間の比率とに基づき
電流の最大値を算出することを特徴とする請求項4又は
請求区5又は請求区6記載のインバータ制御装置。 - 【請求項8】 前記電流検出部は電流の最大値の検出を
行い、前記補償部は該最大値とパルス幅変調制御におけ
る前記制御信号のオン期間とオフ期間の比率とに基づき
電流の最小値を算出することを特徴とする請求項4又は
請求区5又は請求区6記載のインバータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25836396A JP3261998B2 (ja) | 1996-09-30 | 1996-09-30 | インバータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25836396A JP3261998B2 (ja) | 1996-09-30 | 1996-09-30 | インバータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10108476A true JPH10108476A (ja) | 1998-04-24 |
JP3261998B2 JP3261998B2 (ja) | 2002-03-04 |
Family
ID=17319206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25836396A Expired - Lifetime JP3261998B2 (ja) | 1996-09-30 | 1996-09-30 | インバータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3261998B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016163439A (ja) * | 2015-03-03 | 2016-09-05 | 三菱電機株式会社 | インバータ装置及びデッドタイム補正制御方法 |
JP2017127114A (ja) * | 2016-01-13 | 2017-07-20 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
-
1996
- 1996-09-30 JP JP25836396A patent/JP3261998B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016163439A (ja) * | 2015-03-03 | 2016-09-05 | 三菱電機株式会社 | インバータ装置及びデッドタイム補正制御方法 |
JP2017127114A (ja) * | 2016-01-13 | 2017-07-20 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3261998B2 (ja) | 2002-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
JP2577738B2 (ja) | Pwmインバ−タ装置 | |
JP2914251B2 (ja) | インバータ装置 | |
JP3178075B2 (ja) | 電力変換器の制御装置および電気車の制御装置 | |
US4857821A (en) | Reactive power compensation system | |
US20070194746A1 (en) | Electric power conversion apparatus | |
TWI660566B (zh) | 電力變換裝置 | |
US11277077B2 (en) | Power conversion device suppressing waveform distortion in an output voltage | |
JP3261998B2 (ja) | インバータ制御装置 | |
JP6718019B2 (ja) | 電源装置 | |
JP2001128462A (ja) | インバータ装置の制御方法 | |
JP3489446B2 (ja) | インバータ装置 | |
JP3286046B2 (ja) | 電力変換装置の制御方法 | |
WO2018179234A1 (ja) | H型ブリッジ変換器およびパワーコンディショナ | |
KR20190031747A (ko) | 불연속 변조 기법을 이용한 고속철도 추진제어 장치용 단상 pwm 컨버터 및 그 제어 방법 | |
JP3409039B2 (ja) | 電力変換装置の制御装置 | |
JP3397138B2 (ja) | インバータ装置 | |
JP4277360B2 (ja) | 3レベルインバータの制御装置 | |
JPH03164071A (ja) | パルス幅変調形インバータの制御方法 | |
JP2006014532A (ja) | 3レベル電力変換装置 | |
JPS62181674A (ja) | パルス幅変調形インバ−タ装置 | |
JP3915977B2 (ja) | 直並列式電源装置の制御回路 | |
JPH05336754A (ja) | 並列多重インバータ装置 | |
JPH11196579A (ja) | 半導体電力変換装置用制御装置 | |
JPH08331855A (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |