JPH10107098A - Formation of characteristic mark on semiconductor wafer - Google Patents

Formation of characteristic mark on semiconductor wafer

Info

Publication number
JPH10107098A
JPH10107098A JP8280124A JP28012496A JPH10107098A JP H10107098 A JPH10107098 A JP H10107098A JP 8280124 A JP8280124 A JP 8280124A JP 28012496 A JP28012496 A JP 28012496A JP H10107098 A JPH10107098 A JP H10107098A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
regions
marks
characteristic mark
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8280124A
Other languages
Japanese (ja)
Inventor
Toshimitsu Maki
俊光 巻
Shuichi Sawamoto
修一 澤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP8280124A priority Critical patent/JPH10107098A/en
Publication of JPH10107098A publication Critical patent/JPH10107098A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To rationalize a coating process of characteristic marks for applying on defective regions and to contrive a cost reduction in a semiconductor integrated circuit device by a method wherein the characteristic marks are previously formed by transfer on the prescribed regions, such as the outer, peripheral regions, from where a cutout of chips of a prescribed shape is impossible, or TEG region parts, whereon elements are not formed, of a semiconductor wafer using transfer film members. SOLUTION: In a semiconductor wafer 1, characteristic marks 3b are formed by transfer on the outer peripheral edge regions 1d, where are never constituted as TEG regions 1a or product regions 1b, using transfer film members 3. The members 3 are formed using a transparent synthetic resin film 3a as its base material and a multitude of the marks 3b, which display defectives and consist of black dots, are provided on the members 3 in such a way as to be able to separate freely from the regions 1d. The wafer 1 is fed to a chip cut-out process in a state that the wafer 1 is previously formed with the marks 3b displaying the defectives. Thereby, a coating process of the marks 3 for applying on defective regions can be rationalized and a cost reduction in a semiconductor integrated circuit device can be achieved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多数枚のチップが
切出形成される半導体ウエハーに対して、その主面上の
所定領域に例えば不良品領域の識別を行う特性マークを
形成する特性マーク形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a characteristic mark for forming, for example, a characteristic mark for identifying a defective product area in a predetermined area on a main surface of a semiconductor wafer from which a large number of chips are cut out and formed. It relates to a forming method.

【0002】[0002]

【従来の技術】半導体集積回路装置では、シリコン結晶
によって形成された半導体ウエハー上で、所定の半導体
装置を構成する各エレメントが形成されている。ところ
で、この半導体集積回路装置においては、一般に半導体
ウエハーの状態において、テスターやプロービング装置
を用いて各チップ領域毎に所定のエレメントが形成され
ているか否かを検査して良品と不良品との判別が行われ
る。
2. Description of the Related Art In a semiconductor integrated circuit device, each element constituting a predetermined semiconductor device is formed on a semiconductor wafer formed of a silicon crystal. By the way, in this semiconductor integrated circuit device, in general, in a state of a semiconductor wafer, a tester or a probing device is used to inspect whether or not a predetermined element is formed for each chip area, and discriminate between a good product and a defective product. Is performed.

【0003】半導体ウエハーは、この検査工程において
不良と判定された領域に対して、良品と不良品とを区分
表示する特性マークが塗布される。この特性マークの塗
布工程は、一般にインクペンが用いられ、このインクペ
ンを不良品と判定された半導体ウエハーの主面に沿って
各領域に移動させて黒マークドットをそれぞれ塗布する
ことによって行われる。この特性マークの塗布工程は、
1枚の半導体ウエハーに対して、約1時間を要するとと
もにインクの硬化時間にも約1時間を要していた。
In a semiconductor wafer, a characteristic mark for separately indicating a good product and a defective product is applied to an area determined to be defective in the inspection process. The characteristic mark application process is generally performed by using an ink pen, moving the ink pen to each area along the main surface of the semiconductor wafer determined to be defective, and applying black mark dots respectively. The application process of this characteristic mark
It took about one hour for one semiconductor wafer and about one hour for the curing time of the ink.

【0004】[0004]

【発明が解決しようとする課題】ところで、半導体集積
回路装置においては、最近では高密度実装化が図られる
ことによって1枚の半導体ウエハーからのチップの切出
数も増えている。したがって、上述した特性マークの塗
布・硬化工程は、その塗布時間及び硬化時間がさらに長
くなることから半導体集積回路装置の全体の製造時間に
対する割合が極めて大きくなる。また、検査工程及び特
性マークの塗布・硬化工程は、その間に上述したテスタ
ーやプロービング装置を専有する。したがって、半導体
集積回路装置の製造工程においては、この半導体ウエハ
ーの検査工程及び特性マークの塗布・硬化工程を合理化
することによって、大幅なコストダウンを達成すること
が可能となる。
By the way, in a semiconductor integrated circuit device, the number of chips cut out from one semiconductor wafer has recently increased due to high density mounting. Therefore, in the above-described application / curing step of the characteristic mark, the application time and the curing time are further increased, so that the ratio to the entire manufacturing time of the semiconductor integrated circuit device becomes extremely large. In addition, the test process and the probing device described above exclusively occupy the inspection process and the application / hardening process of the characteristic mark. Therefore, in the manufacturing process of the semiconductor integrated circuit device, it is possible to achieve a significant cost reduction by rationalizing the inspection process of the semiconductor wafer and the coating / curing process of the characteristic mark.

【0005】ところで、上述した特性マークは、一般に
インクペンを用いて半導体ウエハーの不良品領域に塗布
される。このインクペンは、特性マークの塗布箇所が多
くなるとその磨耗も早くなることから、これを定期的に
分解して各部品を1個づつ清掃する等のメンテナンスの
頻度も高くなる。また、インクペンは、検査結果に基づ
いて半導体ウエハーの主面に沿って不良品領域に対応位
置されて特性マークの塗布を行うが、その際に良品領域
を傷付けてしまうことがある。したがって、半導体集積
回路装置の製造工程においては、インクペンによる特性
マークの塗布箇所を低減することによって、メンテナン
ス工程の合理化が図られるとともに良品領域の傷付けと
いった不都合の発生を抑制することが可能となる。
The above-mentioned characteristic marks are generally applied to defective areas of a semiconductor wafer using an ink pen. Since the wear of the ink pen increases as the number of application points of the characteristic mark increases, the frequency of maintenance such as periodic disassembly and cleaning of each part one by one increases. In addition, the ink pen is applied to the characteristic mark along the main surface of the semiconductor wafer corresponding to the defective area based on the inspection result, but may damage the non-defective area at that time. Therefore, in the manufacturing process of the semiconductor integrated circuit device, by reducing the number of locations where the characteristic marks are applied with the ink pen, the maintenance process can be rationalized and the occurrence of inconvenience such as damage to the non-defective area can be suppressed.

【0006】一方、半導体ウエハーには、所定形状のチ
ップの切り出しが不能な外周領域部等を有している。こ
れら領域は、検査工程において当然不良品の判定が下さ
れて移動動作されるインクペンによって特性マークの塗
布が行われることになる。また、半導体ウエハーには、
検査領域としてのTEG領域が形成されている。このT
EG領域にも特性マークが塗布され製品化されない。
On the other hand, a semiconductor wafer has an outer peripheral region or the like from which chips having a predetermined shape cannot be cut out. In these areas, a characteristic mark is applied by an ink pen which is naturally determined as defective in the inspection process and moved and moved. Also, for semiconductor wafers,
A TEG region is formed as an inspection region. This T
The characteristic mark is applied also to the EG area and is not commercialized.

【0007】したがって、本発明は、この半導体ウエハ
ーの特徴に着目して不良品領域に塗布する特性マークの
塗布工程を合理化することによって、半導体集積回路装
置の大幅なコストダウンを達成した半導体ウエハーの特
性マーク形成方法を提供することを目的とする。
Accordingly, the present invention focuses on the characteristics of the semiconductor wafer and streamlines the process of applying the characteristic mark to be applied to the defective product area, thereby achieving a significant cost reduction of the semiconductor integrated circuit device. It is an object to provide a method for forming a characteristic mark.

【0008】[0008]

【課題を解決するための手段】この目的を達成した本発
明に係る半導体ウエハーの特性マーク形成方法は、多数
枚のチップを切出形成する半導体ウエハーの主面上に、
所定の領域を識別する特性マークを予め形成する方法で
あり、透明なフィルム基材上に半導体ウエハーの所定領
域に対応して特性マークが形成された転写フィルム部材
を半導体ウエハーの主面上に位置決めした状態で重ね合
わせた後、この転写フィルム部材から特性マークを半導
体ウエハーの主面上の所定領域に転写形成することを特
徴とする。
A method of forming a characteristic mark on a semiconductor wafer according to the present invention, which achieves the above object, comprises the steps of: forming a plurality of chips on a main surface of a semiconductor wafer;
This is a method in which a characteristic mark for identifying a predetermined area is formed in advance, and a transfer film member on which a characteristic mark is formed corresponding to a predetermined area of a semiconductor wafer on a transparent film substrate is positioned on a main surface of the semiconductor wafer. After overlapping in such a state, the characteristic mark is transferred from the transfer film member to a predetermined area on the main surface of the semiconductor wafer.

【0009】本発明に係る半導体ウエハーの特性マーク
形成方法によれば、透明なフィルム基材を有することに
よって、転写フィルム部材が半導体ウエハーに対して極
めて容易に位置決めされて重ね合わされる。半導体ウエ
ハーには、その主面上の検査工程によって不良品領域と
判定される所定形状のチップの切り出しが不能な外周領
域部或いはTEG領域等の所定の箇所に、位置決めされ
て重ね合わされた転写フィルム部材からフィルム基材に
形成された特性マークが転写される。したがって、本発
明に係る半導体ウエハーの特性マーク形成方法は、半導
体ウエハーに対する特性マークの形成工程を合理化して
半導体集積回路装置の大幅なコストダウンを達成する。
According to the method for forming a characteristic mark on a semiconductor wafer according to the present invention, the transfer film member is positioned and superposed on the semiconductor wafer very easily by having the transparent film substrate. A semiconductor wafer has a transfer film positioned and superimposed on a predetermined location such as an outer peripheral area or a TEG area where a chip having a predetermined shape, which is determined as a defective area by the inspection process on the main surface, cannot be cut out. The characteristic mark formed on the film substrate from the member is transferred. Therefore, the method for forming characteristic marks on a semiconductor wafer according to the present invention rationalizes the process of forming characteristic marks on a semiconductor wafer and achieves a significant cost reduction of a semiconductor integrated circuit device.

【0010】[0010]

【発明の実施の形態】以下、本発明の具体的な実施の形
態について図面を参照して詳細に説明する。半導体集積
回路装置は、シリコン結晶からなる図1に示した半導体
ウエハー1から所定の形状に切出形成されたチップ上
に、それぞれ半導体チップが構成される。半導体ウエハ
ー1は、その主面が各チップに対応して、多数のTEG
領域1aと、その外周部に所定の半導体装置を構成する
各エレメントが形成される製品領域1bとに区割りされ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. In the semiconductor integrated circuit device, semiconductor chips are respectively formed on chips formed by cutting out a predetermined shape from the semiconductor wafer 1 shown in FIG. The semiconductor wafer 1 has a main surface corresponding to each chip and a large number of TEGs.
It is divided into a region 1a and a product region 1b in which each element constituting a predetermined semiconductor device is formed on the outer peripheral portion.

【0011】ところで、半導体ウエハー1は、歩留りの
よい状態でチップの切り出しが行われるが、図1に示す
ように外周縁に沿った領域1dについては、所定の領域
スペースを確保することが困難となる。したがって、こ
れら外周縁領域1dは、製品領域1bとして構成される
ことはない。換言すれば、外周縁領域1dは、特性検査
等の工程において当然不良品領域として判定される。
By the way, chips are cut out from the semiconductor wafer 1 with a good yield. However, as shown in FIG. 1, it is difficult to secure a predetermined area space in the area 1d along the outer peripheral edge. Become. Therefore, these outer peripheral edge regions 1d are not configured as product regions 1b. In other words, the outer peripheral area 1d is naturally determined as a defective area in a process such as a characteristic inspection.

【0012】半導体ウエハー1には、上述した特性検査
等の工程及び特性マーク2の塗布工程を行うことなく、
図2に示した転写フィルム部材3によって、TEG領域
1a或いは外周縁領域1dに特性マーク3bが転写形成
される。転写フィルム部材3は、透明な合成樹脂フィル
ム3aを基材とし、上述したTEG領域1a或いは外周
縁領域1dに対応して不良品を表示する黒丸からなる多
数個の特性マーク3bが剥離自在に設けられている。
The semiconductor wafer 1 is not subjected to the above-described steps such as the characteristic inspection and the step of applying the characteristic marks 2 without performing the steps.
By the transfer film member 3 shown in FIG. 2, the characteristic mark 3b is transferred and formed on the TEG area 1a or the outer peripheral area 1d. The transfer film member 3 is made of a transparent synthetic resin film 3a as a base material, and is provided with a large number of characteristic marks 3b made of black circles for indicating defective products corresponding to the above-mentioned TEG area 1a or outer peripheral area 1d. Have been.

【0013】特性マーク3bは、例えば合成樹脂フィル
ム3a上に形成される周知の熱転写シールからなる。特
性マーク3bは、後述する転写装置4により、転写フィ
ルム部材3が半導体ウエハー1の主面上に重ね合わされ
た状態において半導体ウエハー1のTEG領域1a或い
は外周縁領域1dの中央部に対応位置される。そして、
特性マーク3bは、転写フィルム部材3が半導体ウエハ
ー1の主面に圧着された状態で加熱されることによって
それぞれTEG領域1a或いは外周縁領域1dに転写さ
れる。
The characteristic mark 3b is, for example, a well-known thermal transfer seal formed on the synthetic resin film 3a. The characteristic mark 3b is positioned corresponding to the center of the TEG region 1a or the outer peripheral edge region 1d of the semiconductor wafer 1 in a state where the transfer film member 3 is superimposed on the main surface of the semiconductor wafer 1 by the transfer device 4 described later. . And
The characteristic mark 3b is transferred to the TEG region 1a or the outer peripheral region 1d, respectively, by heating the transfer film member 3 while being pressed against the main surface of the semiconductor wafer 1.

【0014】転写装置4は、図3及び図4に示すよう
に、半導体ウエハー1が載置される載置テーブル4a
と、この載置テーブル4aをX軸方向とY軸方向、およ
びθ軸方向とに調整移動させる可動台4b及び基台4c
と、調整ねじ4d等によって構成されている。転写装置
4は、その載置テーブル4aの主面上に半導体ウエハー
1を図示しない位置決め手段を介して位置決め載置す
る。転写装置4には、この半導体ウエハー1に対して転
写フィルム部材3が重ね合わされる。
As shown in FIGS. 3 and 4, the transfer device 4 includes a mounting table 4a on which the semiconductor wafer 1 is mounted.
And a movable table 4b and a base 4c for adjusting and moving the mounting table 4a in the X-axis direction, the Y-axis direction, and the θ-axis direction.
And an adjustment screw 4d. The transfer device 4 positions and mounts the semiconductor wafer 1 on the main surface of the mounting table 4a via positioning means (not shown). The transfer film member 3 is superposed on the semiconductor wafer 1 on the transfer device 4.

【0015】転写フィルム部材3は、上述したように各
特性マーク3bが、半導体ウエハー1のTEG領域1a
或いは外周縁領域1dに対応位置するように位置決めさ
れる。また、転写フィルム部材3は、基材3aを透明な
合成樹脂フィルムによって構成したことから、半導体ウ
エハー1に対する位置合わせが容易に行われる。
In the transfer film member 3, as described above, each of the characteristic marks 3b is formed in the TEG area 1a of the semiconductor wafer 1.
Alternatively, it is positioned so as to correspond to the outer peripheral edge region 1d. In addition, since the base material 3a of the transfer film member 3 is made of a transparent synthetic resin film, alignment with the semiconductor wafer 1 is easily performed.

【0016】しかる後、転写フィルム部材3は、載置テ
ーブル4aに対して接離動作されるヘッド部材によって
半導体ウエハー1の主面に押し付けられるとともに加熱
もしくは加圧される。しかして、転写フィルム部材3
は、各特性マーク3bが、対応するTEG領域1a或い
は外周縁領域1dに転写形成される。半導体ウエハー1
は、このようにして予め所定の領域にそれぞれ不良品を
表示する黒丸からなる特性マーク3bが形成された状態
で、次のチップの切り出し工程へと供給される。
Thereafter, the transfer film member 3 is pressed against the main surface of the semiconductor wafer 1 by a head member which is moved toward and away from the mounting table 4a, and is heated or pressed. Thus, the transfer film member 3
Is transferred to the corresponding TEG area 1a or the outer peripheral area 1d. Semiconductor wafer 1
Are supplied to the next chip cutting process in a state where the characteristic marks 3b each formed of a black circle indicating a defective product are formed in a predetermined area in advance.

【0017】なお、上述した転写フィルム部材3は、透
明な合成樹脂フィルムの基材3aに熱転写型の特性マー
ク3bを形成したが、例えば加圧転写型の特性マーク
等、従来周知の転写シールによってこの特性マーク3b
を形成するようにしてもよいことは勿論である。また、
転写フィルム部材3は、転写装置4の載置テーブル4a
に対して相互に位置決めされる保持部材に取り付けるよ
うにしてもよいことは勿論である。
In the transfer film member 3 described above, a heat transfer type characteristic mark 3b is formed on a transparent synthetic resin film substrate 3a. This characteristic mark 3b
Of course may be formed. Also,
The transfer film member 3 is mounted on a mounting table 4a of the transfer device 4.
Of course, it is also possible to attach to holding members that are positioned relative to each other.

【0018】[0018]

【発明の効果】以上詳細に説明したように、本発明に係
る半導体ウエハーの特性マーク形成方法によれば、所定
形状のチップの切り出しが不能な外周領域部或いはエレ
メントが形成されないTEG領域部等の所定の領域に転
写フィルム部材を用いて予め特性マークを転写形成する
ようにしたことから、半導体ウエハーの特性不良チップ
検査の検査工程及びこの検査に基づいて特性マークを塗
布する特性マーク塗布工程の合理化が図られ、この半導
体ウエハーから切出形成されるチップを備える半導体集
積回路装置のコストダウンを達成する。また、本発明に
係る半導体ウエハーの特性マーク形成方法によれば、半
導体ウエハーに特性マークを塗布するインクペンの使用
がなくなる事から、このインクペンのメンテナンス工程
がなくなり、またインクペンの移動動作に伴って半導体
ウエハーが傷付けられることも解消される。
As described above in detail, according to the method for forming a characteristic mark on a semiconductor wafer according to the present invention, the outer peripheral area where a chip having a predetermined shape cannot be cut out or the TEG area where an element is not formed is formed. Since the characteristic marks are preliminarily transferred and formed on the predetermined area using the transfer film member, the inspection process of inspecting the semiconductor wafer for characteristic defects and the characteristic mark application process of applying the characteristic marks based on the inspection are rationalized. Thus, the cost of a semiconductor integrated circuit device including a chip cut out from the semiconductor wafer can be reduced. According to the characteristic mark forming method for a semiconductor wafer according to the present invention, the use of an ink pen for applying the characteristic mark to the semiconductor wafer is eliminated, so that the maintenance process of the ink pen is eliminated, and the semiconductor device is moved with the ink pen moving operation. Damage to the wafer is also eliminated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体ウエハーの特性マーク形成
方法によって特性マークが形成された半導体ウエハーの
平面図である。
FIG. 1 is a plan view of a semiconductor wafer on which characteristic marks are formed by a method for forming characteristic marks on a semiconductor wafer according to the present invention.

【図2】同半導体ウエハーの主面の所定箇所に予め特性
マークを形成する転写フィルム部材の平面図である。
FIG. 2 is a plan view of a transfer film member for forming a characteristic mark in a predetermined position on a main surface of the semiconductor wafer in advance.

【図3】同転写フィルム部材を用いて半導体ウエハーの
主面の所定箇所に予め特性マークを転写形成する転写装
置を説明する分解斜視図である。
FIG. 3 is an exploded perspective view illustrating a transfer device that transfers a characteristic mark to a predetermined portion of a main surface of a semiconductor wafer in advance by using the transfer film member.

【図4】同転写装置の側面図である。FIG. 4 is a side view of the transfer device.

【符号の説明】[Explanation of symbols]

1 半導体ウエハー 1a TEG領域 1b エレメント形成領域 1d 外周縁領域 2 不良品を表示する特性マーク 3 転写フィルム部材 3a フィルム基材 3b 特性マーク 4 転写装置 4a 半導体ウエハー載置テーブル 4b 可動台 4c 基台 4d 調整ねじ DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 1a TEG area 1b Element formation area 1d Outer edge area 2 Characteristic mark for displaying a defective product 3 Transfer film member 3a Film base material 3b Characteristic mark 4 Transfer device 4a Semiconductor wafer mounting table 4b Movable table 4c Base 4d Adjustment screw

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 多数枚のチップを切出形成する半導体ウ
エハーの所定領域を識別する特性マークをこの半導体ウ
エハーの主面上に予め形成する半導体ウエハーの特性マ
ーク形成方法において、 透明なフィルム基材上に上記半導体ウエハーの所定領域
に対応して特性マークが形成された転写フィルム部材が
用いられ、 この転写フィルム部材を上記半導体ウエハーの主面上に
位置決めした状態で重ね合わせた後、上記特性マークを
上記半導体ウエハーの主面上の所定領域に転写形成する
ことを特徴とする半導体ウエハーの特性マーク形成方
法。
1. A method for forming a characteristic mark on a semiconductor wafer, wherein a characteristic mark for identifying a predetermined region of the semiconductor wafer from which a large number of chips are cut out is formed in advance on a main surface of the semiconductor wafer. A transfer film member on which a characteristic mark is formed corresponding to a predetermined area of the semiconductor wafer is used. After the transfer film member is positioned and positioned on the main surface of the semiconductor wafer, the transfer film member is overlapped with the characteristic mark. Is transferred to a predetermined area on the main surface of the semiconductor wafer.
【請求項2】 上記転写フィルム部材の特性マークは、
半導体ウエハーから所定形状のチップの切り出しが不能
な外周領域部やTEG領域を識別する特性マークである
ことを特徴とする請求項1に記載の半導体ウエハーの特
性マーク形成方法。
2. The characteristic mark of the transfer film member,
2. The method for forming a characteristic mark on a semiconductor wafer according to claim 1, wherein the characteristic mark is a characteristic mark for identifying an outer peripheral region or a TEG region where a chip having a predetermined shape cannot be cut out from the semiconductor wafer.
JP8280124A 1996-09-30 1996-09-30 Formation of characteristic mark on semiconductor wafer Pending JPH10107098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8280124A JPH10107098A (en) 1996-09-30 1996-09-30 Formation of characteristic mark on semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8280124A JPH10107098A (en) 1996-09-30 1996-09-30 Formation of characteristic mark on semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH10107098A true JPH10107098A (en) 1998-04-24

Family

ID=17620677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8280124A Pending JPH10107098A (en) 1996-09-30 1996-09-30 Formation of characteristic mark on semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH10107098A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624902B2 (en) 2017-11-24 2023-04-11 Hamamatsu Photonics K.K. Wafer inspection method and wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624902B2 (en) 2017-11-24 2023-04-11 Hamamatsu Photonics K.K. Wafer inspection method and wafer

Similar Documents

Publication Publication Date Title
US7612419B2 (en) Wafer, semiconductor chip, and semiconductor device
US20090035879A1 (en) Laser dicing device and laser dicing method
JP2003258067A (en) Dicing method, inspecting method for integrated circuit chip, and substrate-retaining apparatus
US5616931A (en) Semiconductor device
US6479386B1 (en) Process for reducing surface variations for polished wafer
TW201903870A (en) Wafer cutting method eliminating cracks generated during grinding and stress of the wafer, ensuring that the wafer does not crack due to the stress and guaranteeing the quality of the wafer, and increasing the yield of the chips
JPH10107098A (en) Formation of characteristic mark on semiconductor wafer
US7122280B2 (en) Angular substrates
JP4211892B2 (en) Semiconductor wafer
JP3732100B2 (en) Method for the manufacture and inspection of electronic circuit structures on semiconductor substrates
TW201912306A (en) Grinding method
JP3587712B2 (en) Alignment mark structure for semiconductor manufacturing with protection dummy pattern
JPH07283179A (en) Manufacture of semiconductor device
JPH07221414A (en) Semiconductor circuit board
JPH05299484A (en) Semiconductor wafer
JP5527794B2 (en) Manufacturing method of semiconductor device
JPH02234085A (en) Semiconductor device
KR20040059251A (en) Overlay mark with multiple box-type marks on one layer
JPH09293762A (en) Marking method of defective characteristic chip on wafer
JP2001196333A (en) Semiconductor wafer with off-angle
JPH06104335A (en) Semiconductor wafer
JP3581252B2 (en) Method for manufacturing semiconductor device
JPH072975U (en) Probe card suitable for heating or cooling test
JPS6222448A (en) Wafer to which ic is formed
JPS638131Y2 (en)