JPH0998121A - 空間ダイバシティ・ワイヤレス受信装置 - Google Patents
空間ダイバシティ・ワイヤレス受信装置Info
- Publication number
- JPH0998121A JPH0998121A JP7252362A JP25236295A JPH0998121A JP H0998121 A JPH0998121 A JP H0998121A JP 7252362 A JP7252362 A JP 7252362A JP 25236295 A JP25236295 A JP 25236295A JP H0998121 A JPH0998121 A JP H0998121A
- Authority
- JP
- Japan
- Prior art keywords
- diversity
- switching
- attenuator
- electric field
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radio Transmission System (AREA)
Abstract
(57)【要約】
【目的】 空間ダイバシティ・ワイヤレス受信装置に設
けられたディジタルアッテネータを使用したＡＧＣ回路
において、α、βの独立した制御系を持たせることで安
定したダイバシティ動作を確保しつつ、ＡＧＣゲイン切
替時に発生するノイズをダイバシティ制御を用いて非受
信側の系のゲインを瞬時に切り替える。 【構成】 復調後、ＡＦアンプまでの２つの処理系を有
する空間ダイバシティシステムにおいて、α、β各系に
て強電界入力時にＡＧＣ動作を行うディジタルアッテネ
ータ２、１２と、α、β各復調回路５、１５から出力さ
れるＲＳＳＩ信号Ｓ２、Ｓ６を用いてα、βの受信状態
を識別するとともに、α、β各系の片側だけ受信平均電
界レベルが大きい場合にも独立してアッテネータを制御
できるディジタルアッテネータ切替用ＣＰＵを備える。
けられたディジタルアッテネータを使用したＡＧＣ回路
において、α、βの独立した制御系を持たせることで安
定したダイバシティ動作を確保しつつ、ＡＧＣゲイン切
替時に発生するノイズをダイバシティ制御を用いて非受
信側の系のゲインを瞬時に切り替える。 【構成】 復調後、ＡＦアンプまでの２つの処理系を有
する空間ダイバシティシステムにおいて、α、β各系に
て強電界入力時にＡＧＣ動作を行うディジタルアッテネ
ータ２、１２と、α、β各復調回路５、１５から出力さ
れるＲＳＳＩ信号Ｓ２、Ｓ６を用いてα、βの受信状態
を識別するとともに、α、β各系の片側だけ受信平均電
界レベルが大きい場合にも独立してアッテネータを制御
できるディジタルアッテネータ切替用ＣＰＵを備える。
Description
【０００１】
【産業上の利用分野】本発明は、音声、データ伝送等に
使用する空間ダイバシティ方式ワイヤレスシステム受信
装置に関し、特にディジタルアッテネータを用いたＡＧ
Ｃ（Ａutomatic Ｇain Ｃontrol）回路およびその制御
に関する。
使用する空間ダイバシティ方式ワイヤレスシステム受信
装置に関し、特にディジタルアッテネータを用いたＡＧ
Ｃ（Ａutomatic Ｇain Ｃontrol）回路およびその制御
に関する。
【０００２】
【従来の技術】図４は従来の空間ダイバシティ・ワイヤ
レス受信装置の構成を示している。図４において、１は
ダイバシティα側のアンテナである。２はダイバシティ
α側のディジタルアッテネータであり、ダイバシティα
側のアンテナ１とダイバシティα側のＲＦ回路３とディ
ジタルアッテネータ切替用ＣＰＵ９とに接続されてい
る。４はダイバシティα側のダウンコンバート用ミキサ
であり、ダイバシティα側のＲＦ回路３とダイバシティ
α側の復調回路５とダウンコンバート用ローカル発振回
路８とに接続されている。５はダイバシティα側の復調
回路であり、ダイバシティα側ダウンコンバート用ミキ
サ４とダイバシティα側のＡＦアンプ６とダイバシティ
切替用コンパレータ１０とダイバシティα側ＲＳＳＩサ
ンプリング用アナログスイッチ２１とに接続されてい
る。７はα側ダイバシティ切替用アナログスイッチであ
り、ダイバシティα側ＡＦアンプ６とダイバシティ切替
用コンパレータ１０とβ側ダイバシティ切替用アナログ
スイッチ１７とに接続されている。９はディジタルアッ
テネータ切替用ＣＰＵであり、ダイバシティα側ディジ
タルアッテネータ２とダイバシティβ側ディジタルアッ
テネータ１２とダイバシティα側ＲＳＳＩサンプリング
用アナログスイッチ２１とダイバシティβ側ＲＳＳＩサ
ンプリング用アナログスイッチ２２とに接続されてい
る。１０はダイバシティ切替用コンパレータであり、ダ
イバシティα側復調回路５とダイバシティβ側復調回路
１５とα側ダイバシティ切替用アナログスイッチ７とダ
イバシティ切替用インバータ１８とダイバシティα側Ｒ
ＳＳＩサンプリング用アナログスイッチ２１とＲＳＳＩ
サンプリング用インバータ２３とに接続されている。
レス受信装置の構成を示している。図４において、１は
ダイバシティα側のアンテナである。２はダイバシティ
α側のディジタルアッテネータであり、ダイバシティα
側のアンテナ１とダイバシティα側のＲＦ回路３とディ
ジタルアッテネータ切替用ＣＰＵ９とに接続されてい
る。４はダイバシティα側のダウンコンバート用ミキサ
であり、ダイバシティα側のＲＦ回路３とダイバシティ
α側の復調回路５とダウンコンバート用ローカル発振回
路８とに接続されている。５はダイバシティα側の復調
回路であり、ダイバシティα側ダウンコンバート用ミキ
サ４とダイバシティα側のＡＦアンプ６とダイバシティ
切替用コンパレータ１０とダイバシティα側ＲＳＳＩサ
ンプリング用アナログスイッチ２１とに接続されてい
る。７はα側ダイバシティ切替用アナログスイッチであ
り、ダイバシティα側ＡＦアンプ６とダイバシティ切替
用コンパレータ１０とβ側ダイバシティ切替用アナログ
スイッチ１７とに接続されている。９はディジタルアッ
テネータ切替用ＣＰＵであり、ダイバシティα側ディジ
タルアッテネータ２とダイバシティβ側ディジタルアッ
テネータ１２とダイバシティα側ＲＳＳＩサンプリング
用アナログスイッチ２１とダイバシティβ側ＲＳＳＩサ
ンプリング用アナログスイッチ２２とに接続されてい
る。１０はダイバシティ切替用コンパレータであり、ダ
イバシティα側復調回路５とダイバシティβ側復調回路
１５とα側ダイバシティ切替用アナログスイッチ７とダ
イバシティ切替用インバータ１８とダイバシティα側Ｒ
ＳＳＩサンプリング用アナログスイッチ２１とＲＳＳＩ
サンプリング用インバータ２３とに接続されている。
【０００３】１１はダイバシティβ側のアンテナであ
る。１２はダイバシティβ側のディジタルアッテネータ
であり、ダイバシティβ側のアンテナ１１とダイバシテ
ィβ側ＲＦ回路１３とＣＰＵ９とに接続されている。１
４はダイバシティβ側ダウンコンバート用ミキサであ
り、ダイバシティβ側ＲＦ回路１３とダイバシティβ側
復調回路１５とダウンコンバート用ローカル発振回路８
とに接続されている。１５はダイバシティβ側復調回路
であり、ダイバシティβ側ダウンコンバート用ミキサ１
４とダイバシティβ側ＡＦアンプ１６とダイバシティ切
替用コンパレータ１０とダイバシティβ側ＲＳＳＩサン
プリング用アナログスイッチ２２とに接続されている。
１７はβ側ダイバシティ切替用アナログスイッチであ
り、ダイバシティβ側ＡＦアンプ１６とダイバシティ切
替用インバータ１８とα側ダイバシティ切替用アナログ
スイッチ７とに接続されている。２３はＲＳＳＩサンプ
リング用インバータであり、ダイバシティβ側ＲＳＳＩ
サンプリング用アナログスイッチ２２とダイバシティα
側ＲＳＳＩサンプリング用アナログスイッチ２１とダイ
バシティ切替用コンパレータ１０とに接続されている。
る。１２はダイバシティβ側のディジタルアッテネータ
であり、ダイバシティβ側のアンテナ１１とダイバシテ
ィβ側ＲＦ回路１３とＣＰＵ９とに接続されている。１
４はダイバシティβ側ダウンコンバート用ミキサであ
り、ダイバシティβ側ＲＦ回路１３とダイバシティβ側
復調回路１５とダウンコンバート用ローカル発振回路８
とに接続されている。１５はダイバシティβ側復調回路
であり、ダイバシティβ側ダウンコンバート用ミキサ１
４とダイバシティβ側ＡＦアンプ１６とダイバシティ切
替用コンパレータ１０とダイバシティβ側ＲＳＳＩサン
プリング用アナログスイッチ２２とに接続されている。
１７はβ側ダイバシティ切替用アナログスイッチであ
り、ダイバシティβ側ＡＦアンプ１６とダイバシティ切
替用インバータ１８とα側ダイバシティ切替用アナログ
スイッチ７とに接続されている。２３はＲＳＳＩサンプ
リング用インバータであり、ダイバシティβ側ＲＳＳＩ
サンプリング用アナログスイッチ２２とダイバシティα
側ＲＳＳＩサンプリング用アナログスイッチ２１とダイ
バシティ切替用コンパレータ１０とに接続されている。
【０００４】次に上記従来例の動作について説明する。
図２において、ダイバシティα側アンテナ１に電波が到
達すると、ダイバシティα側ディジタルアッテネータ
２、ダイバシティα側ＲＦ回路３を経たＲＦ信号がダイ
バシティα側ダウンコンバート用ミキサ４によりダウン
コンバートされ、ＩＦ信号として出力される。出力され
たＩＦ信号は、ダイバシティα側復調回路５によりＡＦ
信号に復調される。これと同様の復調処理をダイバシテ
ィβ側の系でも行い、α、β各復調回路５、１５から出
力されるＲＳＳＩ信号Ｓ３、Ｓ７によりα、βの電信電
解強度を比較し、ダイバシティ切替用コンパレータ１０
により電界強度の強い系を出力するようにすることで、
空間ダイバシティ回路を構成している。
図２において、ダイバシティα側アンテナ１に電波が到
達すると、ダイバシティα側ディジタルアッテネータ
２、ダイバシティα側ＲＦ回路３を経たＲＦ信号がダイ
バシティα側ダウンコンバート用ミキサ４によりダウン
コンバートされ、ＩＦ信号として出力される。出力され
たＩＦ信号は、ダイバシティα側復調回路５によりＡＦ
信号に復調される。これと同様の復調処理をダイバシテ
ィβ側の系でも行い、α、β各復調回路５、１５から出
力されるＲＳＳＩ信号Ｓ３、Ｓ７によりα、βの電信電
解強度を比較し、ダイバシティ切替用コンパレータ１０
により電界強度の強い系を出力するようにすることで、
空間ダイバシティ回路を構成している。
【０００５】このときダイバシティ切替用コンパレータ
１０の出力を用いた信号Ｓ２３、Ｓ２５により、α、β
の各アナログスイッチ２１、２２を切り替え、常に電界
強度の強い系のＲＳＳＩをディジタルアッテネータ切替
用ＣＰＵ９に入力するようにさせる。このＲＳＳＩ入力
信号を受けて、ディジタルアッテネータ切替用ＣＰＵ９
は、必要なアッテネータ量制御信号Ｓ２１をα、βの各
ディジタルアッテネータ２、１２に出力するようにし、
ＡＧＣ回路を構成する。
１０の出力を用いた信号Ｓ２３、Ｓ２５により、α、β
の各アナログスイッチ２１、２２を切り替え、常に電界
強度の強い系のＲＳＳＩをディジタルアッテネータ切替
用ＣＰＵ９に入力するようにさせる。このＲＳＳＩ入力
信号を受けて、ディジタルアッテネータ切替用ＣＰＵ９
は、必要なアッテネータ量制御信号Ｓ２１をα、βの各
ディジタルアッテネータ２、１２に出力するようにし、
ＡＧＣ回路を構成する。
【０００６】このように、上記従来の空間ダイバシティ
・ワイヤレス受信装置では、強電界入力時にＡＧＣ動作
させることで、スプリアスを発生させずに安定した復調
信号を得ることができる。
・ワイヤレス受信装置では、強電界入力時にＡＧＣ動作
させることで、スプリアスを発生させずに安定した復調
信号を得ることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の空間ダイバシティ・ワイヤレス受信装置では、ディ
ジタルアッテネータのアッテネータ量切替時にノイズが
発生するという問題や、図３（ｂ）に示すようなα、β
で極端に電界強度が異なる状況において電界強度の強い
系に合わせてアッテネータ量を決めるため、電界強度の
弱い系をさらに受信状態を悪くさせ、ダイバシティの有
用性を失わせるという問題があった。
来の空間ダイバシティ・ワイヤレス受信装置では、ディ
ジタルアッテネータのアッテネータ量切替時にノイズが
発生するという問題や、図３（ｂ）に示すようなα、β
で極端に電界強度が異なる状況において電界強度の強い
系に合わせてアッテネータ量を決めるため、電界強度の
弱い系をさらに受信状態を悪くさせ、ダイバシティの有
用性を失わせるという問題があった。
【０００８】本発明は、このような従来の問題を解決す
るものであり、ディジタルアッテネータ切替時のノイズ
を発生させない優れた空間ダイバシティ・ワイヤレス受
信装置を提供することを目的とする。
るものであり、ディジタルアッテネータ切替時のノイズ
を発生させない優れた空間ダイバシティ・ワイヤレス受
信装置を提供することを目的とする。
【０００９】本発明はまた、上記の問題を満足させた上
でα、βで異なる電界強度の場合でも安定したダイバシ
ティ動作を行う優れた空間ダイバシティ・ワイヤレス受
信装置を提供することを目的とする。
でα、βで異なる電界強度の場合でも安定したダイバシ
ティ動作を行う優れた空間ダイバシティ・ワイヤレス受
信装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記第１の目
的を達成するために、ディジタルアッテネータ切替用Ｃ
ＰＵにα、βそれぞれ独立したＲＳＳＩ入力回路および
α、βのＲＳＳＩサンプリング平均値検出機能を設け、
またα、βのＲＳＳＩレベルを比較し、どちらの系を受
信しているかを判別する機能を設け、非受信側の系のデ
ィジタルアッテネータのみをアッテネータ量を大きくす
るように切り替えるようにしたものである。
的を達成するために、ディジタルアッテネータ切替用Ｃ
ＰＵにα、βそれぞれ独立したＲＳＳＩ入力回路および
α、βのＲＳＳＩサンプリング平均値検出機能を設け、
またα、βのＲＳＳＩレベルを比較し、どちらの系を受
信しているかを判別する機能を設け、非受信側の系のデ
ィジタルアッテネータのみをアッテネータ量を大きくす
るように切り替えるようにしたものである。
【００１１】また、第２の目的を達成するために、α、
βのＲＳＳＩレベル比較時にレベル差を検出させる機能
を設け、設定以上のレベル差がある場合には電界強度の
低い系のアッテネータ動作を停止させる機能を備えたも
のである。
βのＲＳＳＩレベル比較時にレベル差を検出させる機能
を設け、設定以上のレベル差がある場合には電界強度の
低い系のアッテネータ動作を停止させる機能を備えたも
のである。
【００１２】
【作用】したがって、本発明によれば、ダイバシティ受
信側の系においては、常にアッテネータ量の変動がな
く、しかもＡＧＣ動作による強電界入力時のスプリアス
発生を防止することができるという効果を有する。
信側の系においては、常にアッテネータ量の変動がな
く、しかもＡＧＣ動作による強電界入力時のスプリアス
発生を防止することができるという効果を有する。
【００１３】さらに本発明によれば、ダイバシティ各系
における極端な電界強度の差が発生した場合でも、ダイ
バシティ動作に影響を与えないＡＧＣ動作を行うことが
できるという効果を有する。
における極端な電界強度の差が発生した場合でも、ダイ
バシティ動作に影響を与えないＡＧＣ動作を行うことが
できるという効果を有する。
【００１４】
【実施例】図１は本発明の一実施例の構成を示すもので
あり、図４に示した従来例と同様な要素には同じ符号を
付してある。また図２は本発明の一実施例におけるアッ
テネータ切替フローチャートを示し、図３は空間ダイバ
シティ・ワイヤレスシステムのα、β系アンテナおよび
送信機の配置関係をそれぞれ示すものである。
あり、図４に示した従来例と同様な要素には同じ符号を
付してある。また図２は本発明の一実施例におけるアッ
テネータ切替フローチャートを示し、図３は空間ダイバ
シティ・ワイヤレスシステムのα、β系アンテナおよび
送信機の配置関係をそれぞれ示すものである。
【００１５】図１において、１はダイバシティα側のア
ンテナである。２はダイバシティα側のディジタルアッ
テネータであり、ダイバシティα側のアンテナ１に接続
とダイバシティα側のＲＦ回路３とディジタルアッテネ
ータ切替用ＣＰＵ９とに接続されている。４はダイバシ
ティα側のダウンコンバート用ミキサであり、ダイバシ
ティα側ＲＦ回路３とダイバシティα側復調回路５とダ
ウンコンバート用ローカル発振回路８とに接続されてい
る。５はダイバシティα側復調回路であり、ダイバシテ
ィα側ダウンコンバート用ミキサ４とダイバシティα側
ＡＦアンプ６とディジタルアッテネータ切替用ＣＰＵ９
とダイバシティ切替用コンパレータ１０とに接続されて
いる。７はα側ダイバシティ切替用アナログスイッチで
あり、ダイバシティα側ＡＦアンプ６とダイバシティ切
替用コンパレータ１０とβ側ダイバシティ切替用アナロ
グスイッチ１７とに接続されている。９はディジタルア
ッテネータ切替用ＣＰＵであり、ダイバシティα側ディ
ジタルアッテネータ２とダイバシティβ側ディジタルア
ッテネータ１２とダイバシティα側復調回路５とダイバ
シティβ側復調回路１５とに接続されている。１０はダ
イバシティ切替用コンパレータであり、ダイバシティα
側復調回路５とダイバシティβ側復調回路１５とα側ダ
イバシティ切替用アナログスイッチ７とダイバシティ切
替用インバータ１８とに接続されている。
ンテナである。２はダイバシティα側のディジタルアッ
テネータであり、ダイバシティα側のアンテナ１に接続
とダイバシティα側のＲＦ回路３とディジタルアッテネ
ータ切替用ＣＰＵ９とに接続されている。４はダイバシ
ティα側のダウンコンバート用ミキサであり、ダイバシ
ティα側ＲＦ回路３とダイバシティα側復調回路５とダ
ウンコンバート用ローカル発振回路８とに接続されてい
る。５はダイバシティα側復調回路であり、ダイバシテ
ィα側ダウンコンバート用ミキサ４とダイバシティα側
ＡＦアンプ６とディジタルアッテネータ切替用ＣＰＵ９
とダイバシティ切替用コンパレータ１０とに接続されて
いる。７はα側ダイバシティ切替用アナログスイッチで
あり、ダイバシティα側ＡＦアンプ６とダイバシティ切
替用コンパレータ１０とβ側ダイバシティ切替用アナロ
グスイッチ１７とに接続されている。９はディジタルア
ッテネータ切替用ＣＰＵであり、ダイバシティα側ディ
ジタルアッテネータ２とダイバシティβ側ディジタルア
ッテネータ１２とダイバシティα側復調回路５とダイバ
シティβ側復調回路１５とに接続されている。１０はダ
イバシティ切替用コンパレータであり、ダイバシティα
側復調回路５とダイバシティβ側復調回路１５とα側ダ
イバシティ切替用アナログスイッチ７とダイバシティ切
替用インバータ１８とに接続されている。
【００１６】１１はダイバシティβ側のアンテナであ
る。１２はダイバシティβ側ディジタルアッテネータで
あり、ダイバシティβ側アンテナ１１とダイバシティβ
側ＲＦ回路１３とＣＰＵ９とに接続されている。１４は
ダイバシティβ側ダウンコンバート用ミキサであり、ダ
イバシティβ側ＲＦ回路１３とダイバシティβ側復調回
路１５とダウンコンバート用ローカル発振回路８とに接
続されている。１５はダイバシティβ側復調回路であ
り、ダイバシティβ側ダウンコンバート用ミキサ１４と
ダイバシティβ側ＡＦアンプ１６とダイバシティ切替用
コンパレータ１０とディジタルアッテネータ切替用ＣＰ
Ｕ９とに接続されている。１７はβ側ダイバシティ切替
用アナログスイッチであり、ダイバシティβ側ＡＦアン
プ１６とダイバシティ切替用インバータ１８とα側ダイ
バシティ切替用アナログスイッチ７とに接続されてい
る。
る。１２はダイバシティβ側ディジタルアッテネータで
あり、ダイバシティβ側アンテナ１１とダイバシティβ
側ＲＦ回路１３とＣＰＵ９とに接続されている。１４は
ダイバシティβ側ダウンコンバート用ミキサであり、ダ
イバシティβ側ＲＦ回路１３とダイバシティβ側復調回
路１５とダウンコンバート用ローカル発振回路８とに接
続されている。１５はダイバシティβ側復調回路であ
り、ダイバシティβ側ダウンコンバート用ミキサ１４と
ダイバシティβ側ＡＦアンプ１６とダイバシティ切替用
コンパレータ１０とディジタルアッテネータ切替用ＣＰ
Ｕ９とに接続されている。１７はβ側ダイバシティ切替
用アナログスイッチであり、ダイバシティβ側ＡＦアン
プ１６とダイバシティ切替用インバータ１８とα側ダイ
バシティ切替用アナログスイッチ７とに接続されてい
る。
【００１７】次に上記実施例の動作について説明する。
上記実施例において、ダイバシティα側アンテナ１に電
波が到達すると、ダイバシティα側ディジタルアッテネ
ータ２、ダイバシティα側ＲＦ回路３を経たＲＦ信号が
ダイバシティα側ダウンコンバート用ミキサ４によりダ
ウンコンバートされ、ＩＦ信号として出力される。出力
されたＩＦ信号は、ダイバシティα側復調回路５により
ＡＦ信号に復調される。これと同様の復調処理をダイバ
シティβ側の系でも行い、α、β各復調回路５、１５か
ら出力されるＲＳＳＩ信号Ｓ３、Ｓ７によりα、βの電
信電解強度を比較し、ダイバシティ切替用コンパレータ
１０により電界強度の強い系を出力するようにすること
で、空間ダイバシティ回路を構成している。
上記実施例において、ダイバシティα側アンテナ１に電
波が到達すると、ダイバシティα側ディジタルアッテネ
ータ２、ダイバシティα側ＲＦ回路３を経たＲＦ信号が
ダイバシティα側ダウンコンバート用ミキサ４によりダ
ウンコンバートされ、ＩＦ信号として出力される。出力
されたＩＦ信号は、ダイバシティα側復調回路５により
ＡＦ信号に復調される。これと同様の復調処理をダイバ
シティβ側の系でも行い、α、β各復調回路５、１５か
ら出力されるＲＳＳＩ信号Ｓ３、Ｓ７によりα、βの電
信電解強度を比較し、ダイバシティ切替用コンパレータ
１０により電界強度の強い系を出力するようにすること
で、空間ダイバシティ回路を構成している。
【００１８】このときα、β系の各復調回路５、１５か
ら出力されるダイバシティ切替用ＲＳＳＩ信号Ｓ２、Ｓ
６をそれぞれディジタルアッテネータ切替用ＣＰＵ９に
入力させるようにする。このＲＳＳＩ入力信号を受け
て、ディジタルアッテネータ切替用ＣＰＵ９は、図２に
示す処理を行う。まずα、βのＲＳＳＩをサンプリング
したものの平均値を取り（ステップ２１）、これを基準
レベルと比較させ、アッテネータを大きくするのか、小
さくするのかを判別させる（ステップ２２）。このＲＳ
ＳＩサンプリング平均値が基準レベルより小さい場合
は、アッテネータ動作の必要がないため、α、βそれぞ
れのＲＳＳＩレベルを比較し、どちらの系を受信してい
るかを識別して（ステップ２３）、非受信側のアッテネ
ータ量を大きくする制御信号を出力させるようにする
（ステップ２４、２５）。ＲＳＳＩサンプリング平均値
が基準レベルより大きい場合も、小さい場合と同様に、
各ＲＳＳＩレベルからどちらの系が受信しているかを識
別して（ステップ２６）、非受信側の系に対して処理を
行うようにするが、このような場合については、図３の
（ａ）および（ｂ）に示すケースが考えられる。
ら出力されるダイバシティ切替用ＲＳＳＩ信号Ｓ２、Ｓ
６をそれぞれディジタルアッテネータ切替用ＣＰＵ９に
入力させるようにする。このＲＳＳＩ入力信号を受け
て、ディジタルアッテネータ切替用ＣＰＵ９は、図２に
示す処理を行う。まずα、βのＲＳＳＩをサンプリング
したものの平均値を取り（ステップ２１）、これを基準
レベルと比較させ、アッテネータを大きくするのか、小
さくするのかを判別させる（ステップ２２）。このＲＳ
ＳＩサンプリング平均値が基準レベルより小さい場合
は、アッテネータ動作の必要がないため、α、βそれぞ
れのＲＳＳＩレベルを比較し、どちらの系を受信してい
るかを識別して（ステップ２３）、非受信側のアッテネ
ータ量を大きくする制御信号を出力させるようにする
（ステップ２４、２５）。ＲＳＳＩサンプリング平均値
が基準レベルより大きい場合も、小さい場合と同様に、
各ＲＳＳＩレベルからどちらの系が受信しているかを識
別して（ステップ２６）、非受信側の系に対して処理を
行うようにするが、このような場合については、図３の
（ａ）および（ｂ）に示すケースが考えられる。
【００１９】まず図３（ａ）のケースについては、α、
βの各受信平均電界強度はほぼ等しく大きいため、α、
βともにディジタルアッテネータのアッテネータ量を大
きく必要があり、非受信側のアッテネータを大きくする
制御信号を出力させるようにする。この場合はα、βの
各受信電界が伝送系の反射などによりある周期でそれぞ
れ減衰することを利用して、瞬時に非受信側の系のアッ
テネータ量を大きくすることで、α、βともに受信平均
電界を小さくすることができる。次に図３の（ｂ）のケ
ースについては、α側の受信平均電界強度のみが大きい
ので、α側だけのアッテネータ量を大きくすればよい。
この場合、非受信側のＲＳＳＩ平均レベルが受信側のＲ
ＳＳＩ平均レベルより１０ｄＢ以上低ければ（ステップ
２７、２８）、再度どちらが受信しているか識別する処
理に戻してやることで、受信平均電界強度の低い系のア
ッテネータ動作を停止させ、受信平均電界強度の高い系
（図３（ｂ）の場合はα側）だけアッテネータ量を大き
くする制御信号を出力させるようにする（ステップ２
９、３０）。
βの各受信平均電界強度はほぼ等しく大きいため、α、
βともにディジタルアッテネータのアッテネータ量を大
きく必要があり、非受信側のアッテネータを大きくする
制御信号を出力させるようにする。この場合はα、βの
各受信電界が伝送系の反射などによりある周期でそれぞ
れ減衰することを利用して、瞬時に非受信側の系のアッ
テネータ量を大きくすることで、α、βともに受信平均
電界を小さくすることができる。次に図３の（ｂ）のケ
ースについては、α側の受信平均電界強度のみが大きい
ので、α側だけのアッテネータ量を大きくすればよい。
この場合、非受信側のＲＳＳＩ平均レベルが受信側のＲ
ＳＳＩ平均レベルより１０ｄＢ以上低ければ（ステップ
２７、２８）、再度どちらが受信しているか識別する処
理に戻してやることで、受信平均電界強度の低い系のア
ッテネータ動作を停止させ、受信平均電界強度の高い系
（図３（ｂ）の場合はα側）だけアッテネータ量を大き
くする制御信号を出力させるようにする（ステップ２
９、３０）。
【００２０】このように上記実施例によれば、ディジタ
ルアッテネータを用いたＡＧＣ回路において、アッテネ
ータ切替時のノイズを発生させることなく、強電界受信
時のスプリアスを低減させるという利点を有する。
ルアッテネータを用いたＡＧＣ回路において、アッテネ
ータ切替時のノイズを発生させることなく、強電界受信
時のスプリアスを低減させるという利点を有する。
【００２１】また上記実施例によれば、ダイバシティ片
側の系だけ強電界受信時も、電界の強度の低い系は停止
させ、高い系だけアッテネータ切替動作を行うようにす
ることで、ＡＧＣ動作時の安定したダイバシティ動作を
行うことができるという利点を有する。
側の系だけ強電界受信時も、電界の強度の低い系は停止
させ、高い系だけアッテネータ切替動作を行うようにす
ることで、ＡＧＣ動作時の安定したダイバシティ動作を
行うことができるという利点を有する。
【００２２】
【発明の効果】本発明は、上記実施例から明らかなよう
に、受信電界強度を示すＲＳＳＩを用いてＣＰＵでダイ
バシティの受信側の系を識別し、非受信側の系のアッテ
ネータを大きくするようにしたものであり、受信側の系
に対してはＡＧＣ動作を行わないため、ディジタルアッ
テネータ切替時のノイズを発生させることなく、強電界
受信時のスプリアスを低減させることができるという効
果を有する。
に、受信電界強度を示すＲＳＳＩを用いてＣＰＵでダイ
バシティの受信側の系を識別し、非受信側の系のアッテ
ネータを大きくするようにしたものであり、受信側の系
に対してはＡＧＣ動作を行わないため、ディジタルアッ
テネータ切替時のノイズを発生させることなく、強電界
受信時のスプリアスを低減させることができるという効
果を有する。
【００２３】さらに本発明によれば、α、βのＲＳＳＩ
レベル差をＣＰＵにて検出することにより、電界強度の
強い系だけ独立してアッテネータ切替動作を行えるよう
にしたものであり、ＡＧＣ動作時においても常に安定し
たダイバシティ動作を行えるという効果を有する。
レベル差をＣＰＵにて検出することにより、電界強度の
強い系だけ独立してアッテネータ切替動作を行えるよう
にしたものであり、ＡＧＣ動作時においても常に安定し
たダイバシティ動作を行えるという効果を有する。
【図１】本発明の一実施例における空間ダイバシティ・
ワイヤレス受信装置の概略ブロック図
ワイヤレス受信装置の概略ブロック図
【図２】本発明の一実施例におけるアッテネータ切替フ
ロー図
ロー図
【図３】空間ダイバシティ・ワイヤレスシステムのα、
β系アンテナおよび送信機の配置関係を説明する模式図
β系アンテナおよび送信機の配置関係を説明する模式図
【図４】従来の空間ダイバシティ・ワイヤレス受信装置
の概略ブロック図
の概略ブロック図
１ ダイバシティα側アンテナ ２ ダイバシティα側ディジタルアッテネータ ３ ダイバシティα側ＲＦ回路 ４ ダイバシティα側ミキサ（ダウンコンバート用） ５ ダイバシティα側復調回路 ６ ダイバシティα側ＡＦアンプ ７ ダイバシティα側アナログスイッチ（ダイバシティ
切替用） ８ ローカル発振回路（ダウンコンバート用） ９ ＣＰＵ（アッテネータ切替用） １０ コンパレータ（ダイバシティ切替用） １１ ダイバシティβ側アンテナ １２ ダイバシティβ側ディジタルアッテネータ １３ ダイバシティβ側ＲＦ回路 １４ ダイバシティβ側ミキサ（ダウンコンバート用） １５ ダイバシティβ側復調回路 １６ ダイバシティβ側ＡＦアンプ １７ ダイバシティβ側アナログスイッチ（ダイバシテ
ィ切替用） １８ インバータ（ダイバシティ切替用） ２１ ダイバシティα側アナログスイッチ（ＲＳＳＩサ
ンプリング用） ２２ ダイバシティβ側アナログスイッチ（ＲＳＳＩサ
ンプリング用） ２３ インバータ（ＲＳＳＩサンプリング用） Ｓ１ ダイバシティα側ディジタルアッテネータ制御信
号 Ｓ２ ダイバシティα側ＣＰＵ入力ＲＳＳＩ信号（アッ
テネータ制御用） Ｓ３ ダイバシティα側コンパレータ入力ＲＳＳＩ信号
（ダイバシティ切替用） Ｓ４ ダイバシティα側コンパレータ出力信号（ダイバ
シティ切替用） Ｓ５ ダイバシティβ側ディジタルアッテネータ制御信
号 Ｓ６ ダイバシティβ側ＣＰＵ入力ＲＳＳＩ信号（アッ
テネータ制御用） Ｓ７ ダイバシティβ側コンパレータ入力ＲＳＳＩ信号
（ダイバシティ切替用） Ｓ８ ダイバシティβ側コンパレータ出力信号（ダイバ
シティ切替用） Ｓ２１ α、β共通ディジタルアッテネータ制御信号 Ｓ２２ ダイバシティα側アナログスイッチ入力ＲＳＳ
Ｉ信号（アッテネータ制御用） Ｓ２３ ダイバシティα側ＲＳＳＩ用アナログスイッチ
制御信号 Ｓ２４ ダイバシティβ側アナログスイッチ入力ＲＳＳ
Ｉ信号（アッテネータ制御用） Ｓ２５ ダイバシティβ側ＲＳＳＩ用アナログスイッチ
制御信号
切替用） ８ ローカル発振回路（ダウンコンバート用） ９ ＣＰＵ（アッテネータ切替用） １０ コンパレータ（ダイバシティ切替用） １１ ダイバシティβ側アンテナ １２ ダイバシティβ側ディジタルアッテネータ １３ ダイバシティβ側ＲＦ回路 １４ ダイバシティβ側ミキサ（ダウンコンバート用） １５ ダイバシティβ側復調回路 １６ ダイバシティβ側ＡＦアンプ １７ ダイバシティβ側アナログスイッチ（ダイバシテ
ィ切替用） １８ インバータ（ダイバシティ切替用） ２１ ダイバシティα側アナログスイッチ（ＲＳＳＩサ
ンプリング用） ２２ ダイバシティβ側アナログスイッチ（ＲＳＳＩサ
ンプリング用） ２３ インバータ（ＲＳＳＩサンプリング用） Ｓ１ ダイバシティα側ディジタルアッテネータ制御信
号 Ｓ２ ダイバシティα側ＣＰＵ入力ＲＳＳＩ信号（アッ
テネータ制御用） Ｓ３ ダイバシティα側コンパレータ入力ＲＳＳＩ信号
（ダイバシティ切替用） Ｓ４ ダイバシティα側コンパレータ出力信号（ダイバ
シティ切替用） Ｓ５ ダイバシティβ側ディジタルアッテネータ制御信
号 Ｓ６ ダイバシティβ側ＣＰＵ入力ＲＳＳＩ信号（アッ
テネータ制御用） Ｓ７ ダイバシティβ側コンパレータ入力ＲＳＳＩ信号
（ダイバシティ切替用） Ｓ８ ダイバシティβ側コンパレータ出力信号（ダイバ
シティ切替用） Ｓ２１ α、β共通ディジタルアッテネータ制御信号 Ｓ２２ ダイバシティα側アナログスイッチ入力ＲＳＳ
Ｉ信号（アッテネータ制御用） Ｓ２３ ダイバシティα側ＲＳＳＩ用アナログスイッチ
制御信号 Ｓ２４ ダイバシティβ側アナログスイッチ入力ＲＳＳ
Ｉ信号（アッテネータ制御用） Ｓ２５ ダイバシティβ側ＲＳＳＩ用アナログスイッチ
制御信号
Claims (3)
- 【請求項１】 強電界入力時に発生する混信を対策する
ディジタルアッテネータを用いたＡＧＣ回路において、
アッテネータ切替時に発生するノイズをダイバシティ切
替を用いて、非受信側のアッテネータを大きくすること
により防止した空間ダイバシティ・ワイヤレス受信装
置。 - 【請求項２】 ダイバシティα、βのそれぞれについて
のアッテネータ切替制御を有しており、α系、β系で異
なる電界強度の場合に各系独立したアッテネータ制御を
可能とした請求項１記載の空間ダイバシティ・ワイヤレ
ス受信装置。 - 【請求項３】 復調後、ＡＦアンプまでの２つの処理系
を有する空間ダイバシティシステムにおいて、α、β各
系にて強電界入力時にＡＧＣ動作を行うディジタルアッ
テネータと、α、β各復調回路から出力されるＲＳＳＩ
信号を用いてα、βの受信状態を識別するとともに、
α、β各系の片側だけ受信平均電界レベルが大きい場合
にも独立してアッテネータを制御できるディジタルアッ
テネータ切替用ＣＰＵを備えた空間ダイバシティ・ワイ
ヤレス受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7252362A JPH0998121A (ja) | 1995-09-29 | 1995-09-29 | 空間ダイバシティ・ワイヤレス受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7252362A JPH0998121A (ja) | 1995-09-29 | 1995-09-29 | 空間ダイバシティ・ワイヤレス受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998121A true JPH0998121A (ja) | 1997-04-08 |
Family
ID=17236245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7252362A Pending JPH0998121A (ja) | 1995-09-29 | 1995-09-29 | 空間ダイバシティ・ワイヤレス受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0998121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081922A (ja) * | 2005-09-15 | 2007-03-29 | D & M Holdings Inc | 信号受信装置 |
-
1995
- 1995-09-29 JP JP7252362A patent/JPH0998121A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081922A (ja) * | 2005-09-15 | 2007-03-29 | D & M Holdings Inc | 信号受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6311048B1 (en) | Intelligent control of receiver linearity based on interference | |
| US5361404A (en) | Diversity receiving system | |
| JPH0884104A (ja) | 無線通信装置 | |
| KR100956667B1 (ko) | 트랜스시버 디바이스에 대한 디지털 자동 이득 제어 | |
| JP3204224B2 (ja) | Ｄｃオフセットのキャンセルとキャリア検出しきい値測定機能を備えた受信機とその制御方法 | |
| KR100363358B1 (ko) | 소비전력절감장치 | |
| US5933466A (en) | Radio communications apparatus with a combining diversity | |
| US4718115A (en) | Radio receiver for carrying out self diagnosis without interference | |
| US20080076373A1 (en) | Wireless receiver apparatus provided with gain control amplifier | |
| US5579319A (en) | Receiver path selection based on burst-type in a time division multiple access receiver | |
| US7542529B2 (en) | Wireless receiving device suppressing occurrence of reception error | |
| JPH0998121A (ja) | 空間ダイバシティ・ワイヤレス受信装置 | |
| JP2001244861A (ja) | 無線受信装置及び方法 | |
| JP3222011B2 (ja) | Ｔｄｄ方式通信機 | |
| CN114520988B (zh) | 一种静噪控制方法、装置、设备及可读存储介质 | |
| GB2393052A (en) | Control of the bias in an amplifier or mixer of a receiver for improved dynamic range, noise performance and efficiency | |
| EP0829972A2 (en) | Radio communication unit and receiving method for diversity reception | |
| JP2000022575A (ja) | 受信機及びプログラムを記憶した記憶媒体 | |
| KR0159207B1 (ko) | 공간 다이버시티 수신기 | |
| JPH05206903A (ja) | ダイバーシチ装置 | |
| US8509717B2 (en) | Frequency modulation receiver and receiving method thereof | |
| JP3163923B2 (ja) | ダイバシティ受信装置 | |
| JP3408691B2 (ja) | ダイバーシティ受信機 | |
| JPH1084294A (ja) | 受信回路 | |
| JPH07115394A (ja) | ダイバーシティ受信装置 |