JPH0993781A - ディジタル保護・制御装置とそのイニシャル方法及びマン・マシン・インターフェースアクセスコントロール方法 - Google Patents
ディジタル保護・制御装置とそのイニシャル方法及びマン・マシン・インターフェースアクセスコントロール方法Info
- Publication number
- JPH0993781A JPH0993781A JP7244407A JP24440795A JPH0993781A JP H0993781 A JPH0993781 A JP H0993781A JP 7244407 A JP7244407 A JP 7244407A JP 24440795 A JP24440795 A JP 24440795A JP H0993781 A JPH0993781 A JP H0993781A
- Authority
- JP
- Japan
- Prior art keywords
- man
- machine interface
- control
- volatile memory
- digital protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
インターフェース(MMI)部に異常が発生してもシス
テムとして基本機能を阻害されないようにする。 【解決手段】 装置運用に際し不可欠な整定値を格納す
る不揮発性メモリ14と、不揮発性メモリ14の格納デ
ータを用いて制御対象の保護・制御を行うCPUユニッ
ト8とをシステムバス7に接続すると共に、CPUユニ
ット8の保護・制御に影響を与えることなく、装置と論
理的に接続・切り離しができる整定変更および計測・状
態表示用のマン・マシン・インターフェース11,12
を設け、このマン・マシン・インターフェース11,1
2が装置から論理的に切り離されても、CPUユニット
8が不揮発性メモリの整定値データをアクセス可能とす
る。
Description
シン・インターフェース)部を有するディジタル保護・
制御装置に係り、特に、MMI部に異常が生じた時にも
システムダウンしない(装置本来の保護機能又は制御機
能を喪失しない)ディジタル保護・制御装置とそのイニ
シャル方法等に関する。
置は、ヒューマン・フレンドリィーなインタフェースを
提供するため、制御に用いる整定値を保守点検員が容易
に確認できるようにディスプレイ装置を備えた高機能M
MIが装備されるのが普通になってきている。制御に用
いる整定値を格納する不揮発性メモリは、MMIでその
整定値をディスプレイに表示するためにMMI部に設け
るのが普通である。
ものとして、特開昭55―125016号,特開昭56
―94923号等がある。
として構成されたディジタル保護・制御装置では、シス
テムイニシャル時にセルフテスト等を実施し、異常検出
時には、エラーメッセージを出し、その機能を切離して
立上がるようになっている。この場合、異常のあった機
能についてはあきらめている。上述したように、最近の
ディジタル保護・制御装置のMMI部は、高機能化を図
っているために部品点数が多く、故障の確率が高くなっ
ている。このため、セルフテスト時にMMI部がエラー
となる確率が高く、このMMI部の機能が切り離される
虞がある。しかし、このMMI部には、制御に不可欠な
整定値を格納したメモリが置かれることが多く、このM
MI部が切り離されると、システム全体が機能を喪失し
てしまう。
来の保護機能,制御機能を実現することのできるディジ
タル保護・制御装置とそのイニシャル方法等を提供する
ことにある。
計測・状態表示を行うマン・マシン・インターフェース
と、装置運用に際し不可欠な整定値を格納する不揮発性
メモリと、該不揮発性メモリの格納データを用いて制御
対象の保護・制御を行う演算処理手段とを備えるディジ
タル保護・制御装置において、前記マン・マシン・イン
ターフェースを論理的に装置から切り離しても前記演算
処理手段が前記不揮発性メモリの格納データにアクセス
可能なところに該不揮発性メモリを設けることで、達成
される。
整定値を格納する不揮発性メモリと、該不揮発性メモリ
の格納データを用いて制御対象の保護・制御を行う演算
処理手段とを備えるディジタル保護・制御装置におい
て、前記演算処理手段の保護・制御に影響を与えること
なく装置と論理的に接続・切り離しができる整定変更お
よび計測・状態表示用のマン・マシン・インターフェー
スを設けることで、達成される。
ル時に前記マン・マシン・インターフェースにのみ異常
が発生したとき該マン・マシン・インターフェースを論
理的に装置から切り離してシステムを立ち上げること
で、達成される。
中に前記マン・マシン・インターフェースにのみ異常が
発生したとき該マン・マシン・インターフェースを論理
的に装置から切り離してシステムの動作を続行すること
で、達成される。
シン・インターフェースが論理的に装置から切り離され
たとき周期的に前記マン・マシン・インターフェースの
動作の正常・異常を監視し正常に回復したときは該マン
・マシン・インターフェースを装置に論理的に接続する
ことで、達成される。
ーフェースに対するシステムバスを経由するアクセスを
行うディジタル保護・制御装置において、前記アクセス
に関してハード的な不良が複数回発生した場合にハード
アクセスそのものを止めハード的なデッドロック状態を
回避したシステムの運用を行うことで、達成される。
I)を、装置が保護・制御動作を行うために必須構成要
素とはせずに、付加的な機能として切り離し可能とした
ため、MMI異常時にはこのMMIのみを切り離すこと
が可能となる。このため、MMIの高機能化を図ったた
めその故障率が増加しても、システム本来の機能の安定
性,信頼性を損なうことがない。
参照して説明する。図1は、本発明の一実施例に係るデ
ィジタル保護・制御装置の回路構成図であり、図2は、
このディジタル保護・制御装置の機能構成図である。図
1において、本実施例に係るディジタル保護・制御装置
は、補助変流器1と、補助変圧器2と、フィルタ3と、
サンプルホルダ(S/H)4と、マルチプレクサ5と、
A/D変換器6と、システムバス7と、複数のCPUユ
ニット8と、マン・マシン・インターフェース(MM
I)11と、このMMI11に接続されたディスプレイ
12と、通信インタフェース13と、システムバス7に
接続された不揮発性メモリ14と、ディジタル出力回路
(D/θ)15と、ディジタル入力回路(D/i)16
と、電源装置17とから構成されている。各CPUユニ
ット8は、ROMおよびRAM8aと、CPU8bと、
不揮発性メモリ8cとを備える。この実施例では、MM
I部は、MMI11とディスプレイ12とで構成されて
おり、不揮発性メモリ14は、このMMI部とは別にシ
ステムバス7に接続し、このメモリ14に、制御に必要
となる整定値を格納してある。
発性メモリ14を持たせ、装置運用上、不可欠な整定値
をその不揮発性メモリ14に格納することにより、電源
投入時の、システムイニシャルの段階から、たとえ、M
MIに異常が生じ正常に動作できない状態にあっても、
MMIに依存することなく、整定値を取得できるので、
装置の立上げが可能となる。
から電力系統のアナログ情報として電流を検出し、補助
変圧器2は、主電圧分圧器(主PD)19から電力系統
のアナログ情報として電圧を検出し、各検出出力は、フ
ィルタ3を介し、サンプルホールド回路4へ出力される
ようになっている。このサンプルホールド回路4は無く
てもよく、その場合には、フィルタ3の出力はマルチプ
レクサ5へ直接される。サンプルホールド回路4が存在
する場合には、このサンプルホールド回路4は各入力信
号をサンプリングすると共にサンプリングした信号をホ
ールドし、ホールドした信号をマルチプレクサ5へ出力
する。サンプルホールド回路4の有無に関わらず、マル
チプレクサ5に入力された信号はA/D変換器6へ出力
され、A/D変換器6からデジタル信号が出力される。
そして、このディジタル信号が、システムバス7を介し
て各CPUユニット8に転送される。
データについて、所定のアルゴリズムに従ったリレー演
算を実行すると共に、システムの動作を制御するように
なっている。このディジタル保護・制御装置の運用に必
要な各種設定情報たとえば整定値データなどは、不揮発
性メモリ14から読み出され、システムバス7を通し
て、各CPUユニット8に入力される。尚、整定値デー
タは、不揮発性メモリ14ではなく、CPUユニット8
の不揮発性メモリ8cに格納しておいても良い。マン・
マシン・インターフェース11は、整定値の変更や計測
データの表示および装置の状態や保護あるいは制御対象
の状態の表示などを、ディスプレイ12を用いて実行す
る。
U8bが実行するプログラムなどが格納されており、R
AM8aには、CPU8bが必要とするデータが記憶さ
れている。そしてCPU8bの演算に従った指令、例え
ば遮断指令等が、ディジタル出力回路15を介して、遮
断器のトリップコイル21へ出力される。また、遮断器
(CB)20の接点情報や他のシステムからの外部入力
情報等は、ディジタル入力回路16から入力される。更
に、他のシステムと各種の情報の授受を行う場合には、
通信インタフェース13を介して行われる。
は、ほぼ一定周期ごとにCPU8bに対して割込みがか
かり、この割込みに従って所定の処理が実行されるよう
になっている。CPU8bの種類によっては、内蔵タイ
マにより自ら割込みを発生できるものもある。このCP
U8bは、A/D変換器6から取込んだ入力データある
いは通信インタフェース13を介して取込んだ入力デー
タを対して、ROM8aのプログラムに従って各種の処
理を実行する。この場合、ROM8aに書き込まれてい
るプログラムがRAM8aに転送されていたり、また通
信インタフェース13を介して他の手段を用いることに
よりRAM8aに書き込まれていたりした場合、RAM
8aに書き込まれたプログラムに従って各種の処理を実
行する。
ユーザニーズとしては、より使い易く、より簡単な操作
(例えば対話式の操作など)によってビジュアルな情報
の取得を可能とするヒューマンフレンドリィなインタフ
ェースが求められている。こういった要求は、前述し
た、ディジタル保護・制御装置の基本機能である保護機
能あるいは制御機能とは直結しておらず、むしろ付属機
能を高度化させるものである。
り高度で、より複雑なハードウェアおよびソフトウェア
を適用する必要がある。一例をあげれば、フラットディ
スプレイ装置にタッチパネルを組合せ、CPUでコント
ロールするような構成をとるなどして対応する必要があ
る。
ポテンシャルを有するものであるが、このマン・マシン
・インタフェース部(フラットディスプレイ等を含む)
の不良が、ディジタル保護・制御装置の本来の役割り
(保護機能あるいは制御機能)を阻害しないように工夫
しなければならない。そのためには、装置が基本機能を
MMI部無しで実現できるように構成する必要がある。
MMIの重要な機能の1つに、整定値変更機能がある。
これはユーザが保護あるいは制御対象にあわせてディジ
タル保護・制御装置内で使用される設定値を書き換える
操作である。具体的には、この設定値(整定値と呼ばれ
る)は不揮発性メモリに格納されるが、整定変更は、M
MIを通じて、この不揮発性メモリの内容を変更するこ
とである。
連があるため、従来の装置では、MMI部に不揮発性メ
モリを装備させるものが一般的であった。しかし、不揮
発性メモリをMMI部に持たせてしまうと、MMI部に
異常があった場合、整定値を取得することができなくな
る可能性つまり本来の保護・制御機能が不可能となる可
能性がある。そこで、本実施例では、高機能なMMI部
を装備する一方、このMMI部無しでも、基本機能(保
護機能,制御機能)を実現できるようにするために、M
MI部の外に、不揮発性メモリ14を配置する構成とし
ている。
ジタル保護・制御装置の概略の機能ブロック図である。
このシステムは複数のCPUユニット(図1に示すCP
Uユニット8や他のCPUユニット)で成り、各CPU
ユニットは、それぞれの役割り、例えば、アナログ入力
処理部21、リレー・シーケンス演算処理部22、伝送
制御処理部23、マン・マシン・インターフェース処理
部24、システム管理処理部などを構成し、不揮発性メ
モリ14に格納されている整定値を用いて各種制御を行
う。これらの処理部は、システムバス7を介して接続さ
れており、DI/O27を介して外部とやりとりを行
う。
状態にあわせて、制御対象機器(例えば、変圧器,母
線,送電線,発電機など)の保護を行うことが最も重要
な役割りであり、各CPUユニットが前述の各処理を実
行することにより、機能をはたしている。MMIについ
ては、前述したように基本機能に直結しておらず、ま
た、装置運用上不可欠な整定値を格納した不揮発性メモ
リ14をMMI部24とは別に設けているため、MMI
部に異常が発生しこのMMI部をシステムから切り離し
ても、保護や制御の基本機能に支障を来たすことはな
い。
におけるシステムイニシャル処理手順を示すフローチャ
ートである。システム管理処理部以外のCPUは、イニ
シャル中のときは自身がイニシャル中であることをシス
テム管理処理部に対し通知する。そして、各CPUは、
イニシャルが終了した場合、イニシャル終了をシステム
管理処理部に通知する。
ニシャルを終了したならば、他のCPUがすべてイニシ
ャルを終了するのを待機する。しかし、この待機状態
が、何らかの異常で永久に継続すると問題なので、ある
時間で監視(タイムアウト監視)を実施する。この監視
時間が経過してしまっても待機状態が継続している時
は、この待機状態が、MMIによって引き起されている
のか、それ以外のCPUによって引き起こされているの
かを判断する。待機状態がMMIについてだけであれ
ば、MMIに異常が有ると判断してMMIを論理的に切
り離し、次の段階へ進む。待機状態がMMI以外に起因
している時は、システム運用が不可能なため、警報を出
力する。
処理部が整定値を保持している場合には(図2ではシス
テムバス7に不揮発性メモリ14を接続しこのメモリ1
4に整定値を格納しているが、不揮発性メモリをシステ
ム管理部内に設け、ここに整定値を格納しておいてもよ
い。)、整定値を必要とするCPUに対しこの整定値を
システム管理処理部が転送する。これにより、システム
イニシャル状態が完了し、システム運用状態に遷移す
る。
護・制御装置は、システムイニシャルの段階から各CP
U間の同期を取って運用し、このとき正常動作できない
CPUが1ケ以上存在すると、基本的には、機能が実現
できず、警報出力を出すにとどまってしまう。しかしな
がら、ディジタル保護・制御装置におけるMMIの位置
付けは、基本機能(保護機能あるいは制御機能)に付属
する整定値の変更や計測・状態表示などの補助機能を司
るにすぎないため、MMI無しにでも、基本的な保護機
能や制御機能は実現可能である。そこで、上述したよう
に、MMIについては、システムイニシャルの段階、あ
るいは、システムが立上がって運用状態に入った後、異
常があるとシステム管理部が判断した時は、この同期管
理の対象からはずし、システム的にデッドロック状態に
おちいることを回避する処置をとる。このようにすれ
ば、MMI異常時にも装置の立上げ,運用が可能とな
る。
更したり、試験の為の強制的な出力を出させる機能を有
している。このことは、MMIが異常状態におちいった
ならば、装置に対し悪影響をおよぼす(誤出力を出した
り、装置を誤不動作状態にしたりする)ことができるこ
とを意味する。そこで、装置運用中にMMIに異常があ
ると判断された時には、その影響を受けないように論理
的に切離して、基本機能を阻害されない処置をとること
が望ましい。このため、システム管理部はMMIの健全
性のチェックし、異常があると判断された時、MMIに
関係する操作について全て無効にすることにより、MM
I異常時にも、基本機能を喪失しないようにすることが
できる。
ム管理処理の手順を示すフローチャートである。システ
ム管理処理部のCPUは、予め定めた順序に従って、他
のCPUユニットの各CPUにアクセスを行う。この時
にやりとりされるデータには、保護機能・制御機能を実
現するためのデータの他に、CPUの健全性をチェック
するためのコードも含まれる。このコードに、例えば、
一連の処理が実行されるたびに歩進するカウンタ機能を
付加しておいて、その歩進が正しく行なわれているかを
チェックし、相手CPUの健全性を判断することもでき
る。
が診断され、そのMMI機能が損なわれていると判断し
た場合には、MMI部を切り離し、MMI部の機能不全
による悪影響がシステム全体に波及しないようにする。
また、その後も周期的にMMIの健全性を確認する処理
を実施し、MMI部の機能が回復した場合には、MMI
部をシステムに復帰させる。
示す様にアクセスをバイパスする方法でも実現でき、ま
た、MMI部に対するアクセスは実施しておき、その中
の操作に関わるような処理ステップについては無効と扱
うようにすることでも実現可能である。
て、ハード的な不良が起こった場合、データを読み違え
たり、書き違えたりする不都合が表われたり、アクセス
そのものが正常終了しないなどの問題が発生する。デー
タの不正確性は前述のコードのやり取りで検出が可能で
あり、アクセスが終了しないケースについては、タイム
アウト検出により、その発生を知ることがでる。異常が
発生したことを検出した場合、MMIでの一連のやり取
りの最中であったか否かを、内部フラグを設けておい
て、その内部フラグの有無で判断できるようにしてお
く。MMIとのアクセスにて発生したことが判断された
時は、アクセスそのものを止めてしまうことにより、こ
れらの異常を回避することができ、システム運用を継続
することができる。
へのアクセスコントロール処理の手順を示すフローチャ
ートである。まず、MMIハードアクセスの禁止中であ
るか否かを判定し、禁止中であればこの処理を終了す
る。禁止中でなければ、MMIのチェックコードを読み
出し、そのチェックコードがMMI正常を示しているか
否かを判定する。正常を示していれば、チェックコード
異常カウンタをクリアすると共にMMI切り離しフラグ
をクリアし、MMIへのその他のアクセス処理を行う。
チェックコードの判定が異常を示した場合には、チェッ
クコード異常カウンタをカウントアップし、次にそのカ
ウンタの値が設定回数を超過した否かを判定する。超過
していない場合には未だ正常状態であるとしてMMIへ
のその他のアクセス処理を行い、超過したときはMMI
切り離しフラグをセットしてMMIを切り離す。
中において、MMIが何等かの要因で動作不能に陥って
も、MMIを論理的に切離し、装置本来の保護あるいは
制御機能を喪失させないことが可能となる。しかも、シ
ステムイニシャル時点あるいはシステム動作中におい
て、MMIが正常動作できていないと判断された後も、
周期的にMMIの動作を再確認し、正常動作に戻ったと
きは論理的な切離しを止めてシステムに復帰させ、より
完全な状態へ復帰することができる。さらにまた、MM
Iに対するハードアクセス上の不良が発生しても、ハー
ドアクセスそのものを止め、ハード的なデットロック状
態を回避することができる。
いう基本機能に直結しないMMI部の不良によってディ
ジタル保護・制御装置全体が影響を受けることが回避で
き、装置の稼働信頼性を向上させることが可能となる。
装置の全体回路構成図である。
機能ブロック図である。
ートである。
ある。
コントロール処理の手順を示すフローチャートである。
サンプルホールド回路、5…マルチプレクサ、6…A/
D変換器、7…システムバス、8a…ROM,RAM、
8b…CPU、11…マン・マシン・インターフェー
ス、12…フラットディスプレイ、13…通信インタフ
ェース、14…不揮発性メモリ、15…DI/O、16
…D/I、17…電源装置。
Claims (9)
- 【請求項1】 整定変更や計測・状態表示を行うマン・
マシン・インターフェースと、装置運用に際し不可欠な
整定値を格納する不揮発性メモリと、該不揮発性メモリ
の格納データを用いて制御対象の保護・制御を行う演算
処理手段とを備えるディジタル保護・制御装置におい
て、前記マン・マシン・インターフェースを論理的に装
置から切り離しても前記演算処理手段が前記不揮発性メ
モリの格納データにアクセス可能なところに該不揮発性
メモリを設けたことを特徴とするディジタル保護・制御
装置。 - 【請求項2】 装置運用に際し不可欠な整定値を格納す
る不揮発性メモリと、該不揮発性メモリの格納データを
用いて制御対象の保護・制御を行う演算処理手段とを備
えるディジタル保護・制御装置において、前記演算処理
手段の保護・制御に影響を与えることなく装置と論理的
に接続・切り離しができる整定変更および計測・状態表
示用のマン・マシン・インターフェースを設けたことを
特徴とするディジタル保護・制御装置。 - 【請求項3】 請求項1または請求項2において、シス
テムイニシャル時に前記マン・マシン・インターフェー
スにのみ異常が発生したとき該マン・マシン・インター
フェースを論理的に装置から切り離してシステムを立ち
上げる手段を備えることを特徴とするディジタル保護・
制御装置。 - 【請求項4】 請求項1乃至請求項3のいずれかにおい
て、システム動作中に前記マン・マシン・インターフェ
ースにのみ異常が発生したとき該マン・マシン・インタ
ーフェースを論理的に装置から切り離してシステムの動
作を続行する手段を備えることを特徴とするディジタル
保護・制御装置。 - 【請求項5】 請求項1乃至請求項4のいずれかにおい
て、前記マン・マシン・インターフェースが論理的に装
置から切り離されたとき周期的に前記マン・マシン・イ
ンターフェースの動作の正常・異常を監視し正常に回復
したときは該マン・マシン・インターフェースを装置に
論理的に接続する手段を備えることを特徴とするディジ
タル保護・制御装置。 - 【請求項6】 マン・マシン・インターフェースに対す
るシステムバスを経由するアクセスを行うディジタル保
護・制御装置において、前記アクセスに関してハード的
な不良が複数回発生した場合にハードアクセスそのもの
を止めハード的なデッドロック状態を回避したシステム
の運用を行う手段備えることを特徴とするディジタル保
護・制御装置。 - 【請求項7】 装置運用に際し不可欠な整定値を格納す
る不揮発性メモリと、該不揮発性メモリの格納データを
用いて制御対象の保護・制御を行う演算処理手段と、該
演算処理手段の保護・制御に影響を与えることなく装置
と論理的に接続・切り離しができる整定変更用および計
測・状態表示用のマン・マシン・インターフェースとを
備えるディジタル保護・制御装置において、システムイ
ニシャル時に前記マン・マシン・インターフェースにの
み異常が発生したとき該マン・マシン・インターフェー
スを論理的に装置から切り離してシステムを立ち上げる
ことを特徴とするディジタル保護・制御装置のイニシャ
ル方法。 - 【請求項8】 装置運用に際し不可欠な整定値を格納す
る不揮発性メモリと、該不揮発性メモリの格納データを
用いて制御対象の保護・制御を行う演算処理手段と、該
演算処理手段の保護・制御に影響を与えることなく装置
と論理的に接続・切り離しができる整定変更用および計
測・状態表示用のマン・マシン・インターフェースとを
備えるディジタル保護・制御装置において、システム動
作中に前記マン・マシン・インターフェースにのみ異常
が発生したとき該マン・マシン・インターフェースを論
理的に装置から切り離してシステムの動作を続行するこ
とを特徴とするディジタル保護・制御装置のマン・マシ
ン・インターフェースアクセスコントロール方法。 - 【請求項9】 装置運用に際し不可欠な整定値を格納す
る不揮発性メモリと、該不揮発性メモリの格納データを
用いて制御対象の保護・制御を行う演算処理手段と、該
演算処理手段の保護・制御に影響を与えることなく装置
と論理的に接続・切り離しができる整定変更用および計
測・状態表示用のマン・マシン・インターフェースとを
備えるディジタル保護・制御装置において、前記マン・
マシン・インターフェースが論理的に装置から切り離さ
れたとき周期的に前記マン・マシン・インターフェース
の動作の正常・異常を監視し正常に回復したときは該マ
ン・マシン・インターフェースを装置に論理的に接続す
ることを特徴とするディジタル保護・制御装置のマン・
マシン・インターフェースアクセスコントロール方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24440795A JP3330261B2 (ja) | 1995-09-22 | 1995-09-22 | ディジタル保護・制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24440795A JP3330261B2 (ja) | 1995-09-22 | 1995-09-22 | ディジタル保護・制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002126131A Division JP2003037927A (ja) | 2002-04-26 | 2002-04-26 | ディジタル保護・制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0993781A true JPH0993781A (ja) | 1997-04-04 |
JP3330261B2 JP3330261B2 (ja) | 2002-09-30 |
Family
ID=17118212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24440795A Expired - Lifetime JP3330261B2 (ja) | 1995-09-22 | 1995-09-22 | ディジタル保護・制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3330261B2 (ja) |
-
1995
- 1995-09-22 JP JP24440795A patent/JP3330261B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3330261B2 (ja) | 2002-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4377000A (en) | Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control | |
JPH0651802A (ja) | バックアップ機能を有するプログラマブル・コントローラ | |
CN110445638A (zh) | 一种交换机系统故障保护方法及装置 | |
US5742851A (en) | Information processing system having function to detect fault in external bus | |
JP4655718B2 (ja) | コンピュータシステム及びその制御方法 | |
JPH09251443A (ja) | 情報処理システムのプロセッサ障害回復処理方法 | |
KR100279204B1 (ko) | 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치 | |
JPH0993781A (ja) | ディジタル保護・制御装置とそのイニシャル方法及びマン・マシン・インターフェースアクセスコントロール方法 | |
JP2003037927A (ja) | ディジタル保護・制御装置 | |
JPH10105422A (ja) | 保護装置の制御回路 | |
JPH10283015A (ja) | プラント監視制御システム | |
JPS62236056A (ja) | 情報処理システムの入出力制御装置 | |
JPH11120154A (ja) | コンピュータシステムにおけるアクセス制御装置および方法 | |
JPH0424838A (ja) | マルチプロセッサの障害管理方式 | |
JP2000347758A (ja) | 情報処理装置 | |
JPS6290068A (ja) | 予備系監視方式 | |
EP0342261B1 (en) | Arrangement for error recovery in a self-guarding data processing system | |
JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
JPH07302208A (ja) | 保護継電装置 | |
JPH0630069B2 (ja) | 多重化システム | |
JP2778691B2 (ja) | バス監視回路 | |
JPS61169036A (ja) | システム監視装置 | |
JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
JPH0272436A (ja) | マイクロコンピュータの冗長システム | |
JP3340284B2 (ja) | 冗長システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |