JPH0993624A - 加入者回路 - Google Patents
加入者回路Info
- Publication number
- JPH0993624A JPH0993624A JP7269115A JP26911595A JPH0993624A JP H0993624 A JPH0993624 A JP H0993624A JP 7269115 A JP7269115 A JP 7269115A JP 26911595 A JP26911595 A JP 26911595A JP H0993624 A JPH0993624 A JP H0993624A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- inverting
- resistor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/001—Current supply source at the exchanger providing current to substations
- H04M19/005—Feeding arrangements without the use of line transformers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Interface Circuits In Exchanges (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
(57)【要約】
【課題】給電制御部を低電圧系にレベルシフトし、さら
にＤＣバイアスすることによりローコストのＣ−ＭＯＳ
で実現できる構成とする加入者回路の提供。 【解決手段】給電制御のための検出電圧を＋５Ｖ系の信
号にレベルシフトすると共に、所定のバイアス電圧Ｖ
REF2を加算器Ａddで加算し、その出力をクランプ回路付
きの可変減衰器ＡTTに入力し、可変減衰器の出力電圧か
らバイアス電圧ＶREF2を減算器Ｓubにて減算し、減算器
の出力を低域ろ波回路を介し電圧電流変換機に入力し
て、高耐圧系の信号に戻す構成とし、信号処理部分を低
耐圧で行う構成とする。
にＤＣバイアスすることによりローコストのＣ−ＭＯＳ
で実現できる構成とする加入者回路の提供。 【解決手段】給電制御のための検出電圧を＋５Ｖ系の信
号にレベルシフトすると共に、所定のバイアス電圧Ｖ
REF2を加算器Ａddで加算し、その出力をクランプ回路付
きの可変減衰器ＡTTに入力し、可変減衰器の出力電圧か
らバイアス電圧ＶREF2を減算器Ｓubにて減算し、減算器
の出力を低域ろ波回路を介し電圧電流変換機に入力し
て、高耐圧系の信号に戻す構成とし、信号処理部分を低
耐圧で行う構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、加入者回路に関
し、特にその直流給電抵抗を実現させるための制御方式
に関する。
し、特にその直流給電抵抗を実現させるための制御方式
に関する。
【０００２】
【従来の技術】図５は、従来の加入者回路の直流給電回
路部の構成の一例を示す図である。
路部の構成の一例を示す図である。
【０００３】図５を参照して、正、負の入力端子＋、−
と、この入力端子間の電圧を増幅して基準電圧（第１の
基準電圧）ＶREF1を中心にして互いに同振幅で逆極性の
電圧を発生する２つの出力Ｏ、Ｏ￣（但し記号「￣」は
反転を示す）とを有する差動入力差動出力型の平衡増幅
器Ａ1の正転および反転出力端子Ｏ、Ｏ￣とTip、Ringの
各端子との間に抵抗値ＲFを有する抵抗Ｒ5、Ｒ6をそれ
ぞれ接続し、Tip端子から抵抗値Ｒを有する抵抗Ｒ1、Ｒ
3を介して平衡増幅器Ａ1の負転入力端子−と正転出力端
子Ｏとに帰還をかけ、同様にRing端子から抵抗値Ｒを有
する抵抗Ｒ2、Ｒ4を介して平衡増幅器Ａ1の正転入力端
子＋と反転出力端子Ｏ￣とに帰還をかけて単位反転増幅
器を構成している。
と、この入力端子間の電圧を増幅して基準電圧（第１の
基準電圧）ＶREF1を中心にして互いに同振幅で逆極性の
電圧を発生する２つの出力Ｏ、Ｏ￣（但し記号「￣」は
反転を示す）とを有する差動入力差動出力型の平衡増幅
器Ａ1の正転および反転出力端子Ｏ、Ｏ￣とTip、Ringの
各端子との間に抵抗値ＲFを有する抵抗Ｒ5、Ｒ6をそれ
ぞれ接続し、Tip端子から抵抗値Ｒを有する抵抗Ｒ1、Ｒ
3を介して平衡増幅器Ａ1の負転入力端子−と正転出力端
子Ｏとに帰還をかけ、同様にRing端子から抵抗値Ｒを有
する抵抗Ｒ2、Ｒ4を介して平衡増幅器Ａ1の正転入力端
子＋と反転出力端子Ｏ￣とに帰還をかけて単位反転増幅
器を構成している。
【０００４】平衡増幅器Ａ1の反転出力端子Ｏ￣と接地
電位との間に抵抗Ｒ14、Ｒ15を直列に接続し、反転出力
の端子Ｏ￣の電圧を抵抗Ｒ14、Ｒ15とにより分圧し、こ
の分圧電圧を電圧弁別回路Ａ2の第１の入力端子に入力
する。
電位との間に抵抗Ｒ14、Ｒ15を直列に接続し、反転出力
の端子Ｏ￣の電圧を抵抗Ｒ14、Ｒ15とにより分圧し、こ
の分圧電圧を電圧弁別回路Ａ2の第１の入力端子に入力
する。
【０００５】この電圧弁別回路Ａ2は、第１及び第２の
２つの正転入力端子をもち、この２つの入力のうち、高
い電圧の方が有効となる。そして、その高い方の入力電
圧と同じ値の電圧を低インピーダンスで出力する、いわ
ゆるバッファ増幅器の機能（ボルテージフォロワ）も有
する。
２つの正転入力端子をもち、この２つの入力のうち、高
い電圧の方が有効となる。そして、その高い方の入力電
圧と同じ値の電圧を低インピーダンスで出力する、いわ
ゆるバッファ増幅器の機能（ボルテージフォロワ）も有
する。
【０００６】電圧弁別回路Ａ2の第２の入力端子には、
基準電圧ＶREF5を入力する。
基準電圧ＶREF5を入力する。
【０００７】そして、電圧弁別回路Ａ2の出力端子を低
域ろ波器L.P.F.の入力に接続し、低域ろ波器L.P.F.の出
力は電圧電流変換回路Ａ3の入力端に接続される。
域ろ波器L.P.F.の入力に接続し、低域ろ波器L.P.F.の出
力は電圧電流変換回路Ａ3の入力端に接続される。
【０００８】低域ろ波器L.P.F.の出力電圧が電圧電流変
換回路Ａ3によって電流に変換され、平衡増幅器Ａ1の反
転入力端子−に入力する。
換回路Ａ3によって電流に変換され、平衡増幅器Ａ1の反
転入力端子−に入力する。
【０００９】ここで、この電圧電流変換回路Ａ3は抵抗
値Ｒの抵抗Ｒ13で電圧が電流に変換され、入力電圧に対
する出力電流の変換係数をＧmとすると、 Ｇm＝１／Ｒ …(1) となる。
値Ｒの抵抗Ｒ13で電圧が電流に変換され、入力電圧に対
する出力電流の変換係数をＧmとすると、 Ｇm＝１／Ｒ …(1) となる。
【００１０】そして、TipとRing端子間に線路抵抗ＲLを
接続する。なお、平衡増幅器Ａ1の平衡出力のための同
相帰還の基準検出電圧（ＶREF1に相当）を平衡増幅器Ａ
1に印加される負の電源電圧ＶBBの１／２にとるものと
する。
接続する。なお、平衡増幅器Ａ1の平衡出力のための同
相帰還の基準検出電圧（ＶREF1に相当）を平衡増幅器Ａ
1に印加される負の電源電圧ＶBBの１／２にとるものと
する。
【００１１】TipとRing端子から中をみた等価抵抗（給
電抵抗）ＲDCとTip端子からRing端子に流れる線路電流
ＩLを以下で計算する。
電抵抗）ＲDCとTip端子からRing端子に流れる線路電流
ＩLを以下で計算する。
【００１２】ここで、平衡増幅器Ａ1は正転出力Ｏと反
転出力Ｏ￣間電圧１／２を検出して同相帰還がかけられ
ているので、平衡増幅器Ａ1の反転出力Ｏ￣と接地間電
圧と平衡増幅器Ａ1の正転出力Ｏと負の電源端子ＶBB間
電圧は等しく、この電圧をＶ2とする。また、平衡増幅
器Ａ1の反転出力電圧Ｖ2の抵抗Ｒ14とＲ15とによる分圧
電圧をＶDとすると、 ＶD＝Ｖ2｛Ｒ15／（Ｒ14＋Ｒ15）｝ …(2) となり、 ｜ＶD｜＞｜ＶREF5｜ の条件では、電圧弁別回路Ａ2の入力としてＶDが有効と
なり、電圧弁別回路Ａ 2の出力電圧はＶDとなる。
転出力Ｏ￣間電圧１／２を検出して同相帰還がかけられ
ているので、平衡増幅器Ａ1の反転出力Ｏ￣と接地間電
圧と平衡増幅器Ａ1の正転出力Ｏと負の電源端子ＶBB間
電圧は等しく、この電圧をＶ2とする。また、平衡増幅
器Ａ1の反転出力電圧Ｖ2の抵抗Ｒ14とＲ15とによる分圧
電圧をＶDとすると、 ＶD＝Ｖ2｛Ｒ15／（Ｒ14＋Ｒ15）｝ …(2) となり、 ｜ＶD｜＞｜ＶREF5｜ の条件では、電圧弁別回路Ａ2の入力としてＶDが有効と
なり、電圧弁別回路Ａ 2の出力電圧はＶDとなる。
【００１３】そして、低域ろ波器L.P.F.を通し、ＶDは
ＤＣ成分のみとなる。
ＤＣ成分のみとなる。
【００１４】このＶDを電圧電流変換回路Ａ3により、上
式(1)に示すように、１／Ｒの係数でもって電流に変換
され、平衡増幅器Ａ1の入力に加算される。
式(1)に示すように、１／Ｒの係数でもって電流に変換
され、平衡増幅器Ａ1の入力に加算される。
【００１５】ここで、上述したような同相帰還がかけら
れた平衡増幅器の特性上、Tip端子と接地間電圧とRing
端子と負の電源端子ＶBB間電圧は等しく、この電圧をＶ
1とする。
れた平衡増幅器の特性上、Tip端子と接地間電圧とRing
端子と負の電源端子ＶBB間電圧は等しく、この電圧をＶ
1とする。
【００１６】また、線路抵抗ＲLに流れる線路電流をＩL
とすると、次式(3)、(4)、(5)が得られる。
とすると、次式(3)、(4)、(5)が得られる。
【００１７】
【数１】
【００１８】ここで、 β＝Ｒ15／（Ｒ14＋Ｒ15） …(6) とおくと上式(4)は ２Ｖ1＝（２＋β）Ｖ2 …(4') と表せる。
【００１９】上式(4')、(3)より次式(7)が得られる。
【００２０】Ｖ1＝｛（β＋２）／β｝ＩLＲF …(7)
【００２１】上式(5)、(7)よりＶ1を消去して、線路電
流ＩLを求めると次式(8)が得られる。
流ＩLを求めると次式(8)が得られる。
【００２２】
【数２】
【００２３】ここで、上述したような回路の平衡性か
ら、Tip端子と接地電位間とRing端子と負の電源電圧Ｖ
BB端子間との等価抵抗（給電抵抗）は等しく、この抵抗
値をＲDCとすると、 ＩL＝ＶBB／（ＲL＋２ＲDC） …(9) となる。
ら、Tip端子と接地電位間とRing端子と負の電源電圧Ｖ
BB端子間との等価抵抗（給電抵抗）は等しく、この抵抗
値をＲDCとすると、 ＩL＝ＶBB／（ＲL＋２ＲDC） …(9) となる。
【００２４】上式(8)と(9)を比較することにより ＲDC＝｛（β＋２）／β｝ＲF …(10) となり、等価抵抗（給電抵抗）ＲDCはβの値、すなわち
抵抗Ｒ14とＲ15の比を変えることによって自由に選択す
ることが可能である。
抵抗Ｒ14とＲ15の比を変えることによって自由に選択す
ることが可能である。
【００２５】次に、平衡増幅器Ａ1の反転出力電圧Ｖ2の
抵抗Ｒ14とＲ15とによる分圧ＶDと、ＶREF5との関係
が、 ｜ＶD｜＜｜ＶREF5｜ の条件では、電圧弁別回路Ａ2の出力電圧はＶREF5とな
る。
抵抗Ｒ14とＲ15とによる分圧ＶDと、ＶREF5との関係
が、 ｜ＶD｜＜｜ＶREF5｜ の条件では、電圧弁別回路Ａ2の出力電圧はＶREF5とな
る。
【００２６】この時、上式(4)にあたるところが、 ＶBB−２Ｖ2＝ＶBB−２Ｖ1＋ＶREF5 …(11) となる。
【００２７】そして、上式(3)、(11)より ＩL＝ＶREF5／（２ＲF） …(12) となり、ＩLはＲLに無関係になる。
【００２８】すなわち、基準電圧ＶREF5を変えることに
より所望の定電流特性が得られる。
より所望の定電流特性が得られる。
【００２９】図３は横軸に線路抵抗ＲL、縦軸に線路電
流ＩLをとった時の特性を示したものであり、ある線路
抵抗ＲL以上では、給電抵抗の定抵抗特性を、以下では
定電流特性を示している。
流ＩLをとった時の特性を示したものであり、ある線路
抵抗ＲL以上では、給電抵抗の定抵抗特性を、以下では
定電流特性を示している。
【００３０】これは、いわゆる半定電流給電といわれて
いるものであり、線路抵抗ＲLの小さい時の消費電力を
小さくすることができる方式である。
いるものであり、線路抵抗ＲLの小さい時の消費電力を
小さくすることができる方式である。
【００３１】
【発明が解決しようとする課題】この従来の加入者回路
では、低域ろ波回路L.P.F.や、給電抵抗を決定する帰還
制御部の電圧弁別回路Ａ2等がバランス型（平衡型）演
算増幅器Ａ1と同じ−４８Ｖ電源電圧系（−４０Ｖ〜−
５８Ｖ）で動作している。
では、低域ろ波回路L.P.F.や、給電抵抗を決定する帰還
制御部の電圧弁別回路Ａ2等がバランス型（平衡型）演
算増幅器Ａ1と同じ−４８Ｖ電源電圧系（−４０Ｖ〜−
５８Ｖ）で動作している。
【００３２】このため、低域ろ波器回路で使用する素子
は高耐圧のものが必要とされ、コスト的に高いものを使
用することが必要とされている。
は高耐圧のものが必要とされ、コスト的に高いものを使
用することが必要とされている。
【００３３】また、上記電圧弁別回路Ａ1も高耐圧素子
が必要であり、これらをＬＳＩ化した場合に、コストの
上昇を招くという問題点を有する。
が必要であり、これらをＬＳＩ化した場合に、コストの
上昇を招くという問題点を有する。
【００３４】また、これらの制御は、高耐圧系での動作
であるため、給電抵抗や定電流値の定数変更等をＣＰＵ
等でソフト制御するには不向きであるという問題点もあ
った。
であるため、給電抵抗や定電流値の定数変更等をＣＰＵ
等でソフト制御するには不向きであるという問題点もあ
った。
【００３５】従って、本発明は、上記従来技術の問題点
を解消し、加入者回路において、給電制御部を低電圧系
にレベルシフトし、さらにＤＣバイアスすることにより
低コストのＣ−ＭＯＳで実現可能とする構成の加入者回
路を提供することを目的とする。
を解消し、加入者回路において、給電制御部を低電圧系
にレベルシフトし、さらにＤＣバイアスすることにより
低コストのＣ−ＭＯＳで実現可能とする構成の加入者回
路を提供することを目的とする。
【００３６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、正転入力端子と反転入力端子の２つの入
力端子間の電圧を増幅し、第１の基準電圧を中心にして
正転出力と反転出力が互いに同振幅で逆極性の電圧を発
生する平衡型増幅器と、２線式線路の一方と前記平衡型
増幅器の反転入力端子間、前記２線式線路の他方と前記
平衡型増幅器の正転入力端子間、及び前記平衡型増幅器
の反転入力端子と正転出力端子間、前記平衡型増幅器の
正転入力端子と反転出力端子間にそれぞれ接続された同
一の抵抗値を有する第１〜第４の抵抗と、前記２線式線
路の前記一方と前記平衡型増幅器の反転出力端子との
間、および前記２線式線路の前記他方と前記平衡型増幅
器の正転出力端子との間に接続された第５、第６の抵抗
と、前記平衡型増幅器の反転出力端子の電圧を正単電源
の電圧範囲に持ち上げる減衰機能付きレベルシフト手段
と、前記レベルシフト手段の出力電圧と第２の基準電圧
とを加算する加算器と、前記第２の基準電圧を基準とし
て、前記加算器の出力を所定の係数で減衰させる可変型
の減衰器と、前記減衰器の出力と前記第２の基準電圧と
を減算する減算器と、入力が前記減算器の出力に接続さ
れた低域ろ波回路と、前記低域ろ波回路の出力電圧を電
流に変換し、その電流出力が前記平衡型増幅器の入力に
接続された電圧電流変換回路と、を備えたことを特徴と
する加入者回路を提供する。
め、本発明は、正転入力端子と反転入力端子の２つの入
力端子間の電圧を増幅し、第１の基準電圧を中心にして
正転出力と反転出力が互いに同振幅で逆極性の電圧を発
生する平衡型増幅器と、２線式線路の一方と前記平衡型
増幅器の反転入力端子間、前記２線式線路の他方と前記
平衡型増幅器の正転入力端子間、及び前記平衡型増幅器
の反転入力端子と正転出力端子間、前記平衡型増幅器の
正転入力端子と反転出力端子間にそれぞれ接続された同
一の抵抗値を有する第１〜第４の抵抗と、前記２線式線
路の前記一方と前記平衡型増幅器の反転出力端子との
間、および前記２線式線路の前記他方と前記平衡型増幅
器の正転出力端子との間に接続された第５、第６の抵抗
と、前記平衡型増幅器の反転出力端子の電圧を正単電源
の電圧範囲に持ち上げる減衰機能付きレベルシフト手段
と、前記レベルシフト手段の出力電圧と第２の基準電圧
とを加算する加算器と、前記第２の基準電圧を基準とし
て、前記加算器の出力を所定の係数で減衰させる可変型
の減衰器と、前記減衰器の出力と前記第２の基準電圧と
を減算する減算器と、入力が前記減算器の出力に接続さ
れた低域ろ波回路と、前記低域ろ波回路の出力電圧を電
流に変換し、その電流出力が前記平衡型増幅器の入力に
接続された電圧電流変換回路と、を備えたことを特徴と
する加入者回路を提供する。
【００３７】また、本発明の加入者回路は、前記可変減
衰器は入力電圧が予め定めた所定の電圧以上になるとそ
の電圧でクランプする機能を備えている。
衰器は入力電圧が予め定めた所定の電圧以上になるとそ
の電圧でクランプする機能を備えている。
【００３８】本発明によれば、給電制御のための検出電
圧を所定の電圧系の信号にレベルシフトする手段を備
え、該レベルシフト手段の出力を所定のバイアス電圧で
加算してなる電圧信号を、予め設定された電圧以上でク
ランプする機能を備えた可変型の減衰器に入力し、前記
減衰器の出力電圧から前記バイアス電圧を減算してなる
電圧信号を低域ろ波回路を介して電圧電流変換手段に入
力して、高耐圧系の信号に戻す構成とし、信号処理部分
を低耐圧で行う構成としたことにより、制御部を低コス
トの低耐圧Ｃ−ＭＯＳ（相補型ＭＯＳ）で構成すること
が可能とされ、低耐圧のＣ−ＭＯＳで信号処理できるた
め、低消費電力を達成できる。
圧を所定の電圧系の信号にレベルシフトする手段を備
え、該レベルシフト手段の出力を所定のバイアス電圧で
加算してなる電圧信号を、予め設定された電圧以上でク
ランプする機能を備えた可変型の減衰器に入力し、前記
減衰器の出力電圧から前記バイアス電圧を減算してなる
電圧信号を低域ろ波回路を介して電圧電流変換手段に入
力して、高耐圧系の信号に戻す構成とし、信号処理部分
を低耐圧で行う構成としたことにより、制御部を低コス
トの低耐圧Ｃ−ＭＯＳ（相補型ＭＯＳ）で構成すること
が可能とされ、低耐圧のＣ−ＭＯＳで信号処理できるた
め、低消費電力を達成できる。
【００３９】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００４０】図１は、本発明の一実施形態に係る加入者
回路の構成を示す図である。
回路の構成を示す図である。
【００４１】図１を参照して、本実施形態においては、
正転および反転入力端子＋、−と、この２つの入力端子
間の電圧を増幅し、負の電源電圧ＶBBの半分の電圧Ｖ
REF1を中心にして正転出力Ｏと反転出力Ｏ￣が互いに同
振幅で逆極性の電圧を発生する差動入力差動出力型の平
衡増幅器Ａ1の正転および反転出力Ｏ、Ｏ￣と、２線式
線路の端子Tip、Ringとの間に抵抗値ＲFの抵抗Ｒ5、Ｒ6
をそれぞれ接続し、Tip端子から抵抗値Ｒの抵抗Ｒ1、Ｒ
3を介して平衡増幅器Ａ1の反転入力端子−と正転出力端
子Ｏとに帰還をかけ、同様にRing端子から抵抗値Ｒの抵
抗Ｒ2、Ｒ4を介して演算増幅器Ａ1の正転入力端子＋と
反転出力端子Ｏ￣とに帰還をかけて単位反転増幅器を構
成している。
正転および反転入力端子＋、−と、この２つの入力端子
間の電圧を増幅し、負の電源電圧ＶBBの半分の電圧Ｖ
REF1を中心にして正転出力Ｏと反転出力Ｏ￣が互いに同
振幅で逆極性の電圧を発生する差動入力差動出力型の平
衡増幅器Ａ1の正転および反転出力Ｏ、Ｏ￣と、２線式
線路の端子Tip、Ringとの間に抵抗値ＲFの抵抗Ｒ5、Ｒ6
をそれぞれ接続し、Tip端子から抵抗値Ｒの抵抗Ｒ1、Ｒ
3を介して平衡増幅器Ａ1の反転入力端子−と正転出力端
子Ｏとに帰還をかけ、同様にRing端子から抵抗値Ｒの抵
抗Ｒ2、Ｒ4を介して演算増幅器Ａ1の正転入力端子＋と
反転出力端子Ｏ￣とに帰還をかけて単位反転増幅器を構
成している。
【００４２】平衡増幅器Ａ1の反転出力端子Ｏの電圧を
検出して単一の５Ｖ電源の範囲内に収める減衰機能付き
レベルシフト回路ＬＳはＧＮＤ電位を基準に電圧を反転
し、かつ一定の値Ｋ1で減衰させるものである。
検出して単一の５Ｖ電源の範囲内に収める減衰機能付き
レベルシフト回路ＬＳはＧＮＤ電位を基準に電圧を反転
し、かつ一定の値Ｋ1で減衰させるものである。
【００４３】このレベルシフト回路ＬＳの出力と第２の
基準電圧（バイアス電圧）ＶREF2は、加算器Ａddに入力
され、加算器Ａddの出力は、プログラマブルの可変減衰
器ＡTTに入力され、上述の第２の基準電圧ＶREF2を基準
として一定の値Ｋ2で減衰される。
基準電圧（バイアス電圧）ＶREF2は、加算器Ａddに入力
され、加算器Ａddの出力は、プログラマブルの可変減衰
器ＡTTに入力され、上述の第２の基準電圧ＶREF2を基準
として一定の値Ｋ2で減衰される。
【００４４】可変減衰器ＡTTの出力と、第２の基準電圧
ＶREF2と同じ値の基準電圧ＶREF2が減算器Ｓubに入力さ
れる。
ＶREF2と同じ値の基準電圧ＶREF2が減算器Ｓubに入力さ
れる。
【００４５】減算器Ｓubの出力は低域ろ波回路L.P.F.に
入力され、低域ろ波回路L.P.F.の出力電圧は電圧電流変
換回路Ａ3によって電流に変換される。
入力され、低域ろ波回路L.P.F.の出力電圧は電圧電流変
換回路Ａ3によって電流に変換される。
【００４６】電圧電流変換回路Ａ3は抵抗値Ｒの抵抗Ｒ
13で電圧が電流に変換され、この時の変換係数（Ｇm）
はＫ3／Ｒで、 Ｉ＝Ｋ3Ｖ／Ｒ …(13) の関係になる。
13で電圧が電流に変換され、この時の変換係数（Ｇm）
はＫ3／Ｒで、 Ｉ＝Ｋ3Ｖ／Ｒ …(13) の関係になる。
【００４７】電圧電流変換回路Ａ3の出力は平衡増幅器
Ａ1の反転入力端子−に接続される。
Ａ1の反転入力端子−に接続される。
【００４８】次に、図１の本実施形態において、Tip、R
ing端子から中をみた等価抵抗（給電抵抗）ＲDCと、Tip
端子からRing端子に流れる線路電流ＩLを計算する。
ing端子から中をみた等価抵抗（給電抵抗）ＲDCと、Tip
端子からRing端子に流れる線路電流ＩLを計算する。
【００４９】この計算においては、前述した従来例と基
本的には同じであり、同一部分はその計算過程の説明を
省略する。
本的には同じであり、同一部分はその計算過程の説明を
省略する。
【００５０】ここで、減衰機能を有するレベルシフト回
路ＬＳの減衰量をＫ1とすると、このレベルシフト回路
ＬＳは、入力電圧を反転する機能も備えているので、そ
の出力電圧ＶLSは、平衡増幅器Ａ1の反転出力Ｏ￣の電
圧Ｖ2として、 ＶLS＝−Ｋ1Ｖ2 …(14) となる。
路ＬＳの減衰量をＫ1とすると、このレベルシフト回路
ＬＳは、入力電圧を反転する機能も備えているので、そ
の出力電圧ＶLSは、平衡増幅器Ａ1の反転出力Ｏ￣の電
圧Ｖ2として、 ＶLS＝−Ｋ1Ｖ2 …(14) となる。
【００５１】レベルシフト回路ＬＳの出力は、加算器Ａ
ddに入力され、第２の基準電圧ＶREF2と加算される。
ddに入力され、第２の基準電圧ＶREF2と加算される。
【００５２】従って、加算器Ａddの出力電圧ＶAddは、 ＶAdd＝−Ｋ1Ｖ2＋ＶREF2 …(15) となる。
【００５３】加算器Ａddの出力は可変減衰器ＡTTに入力
され、第２の基準電圧ＶREF2を基準としたこの減衰量を
Ｋ2とすると、その出力電圧ＶATTは、 ＶATT＝−Ｋ1Ｋ2Ｖ2＋ＶREF2 …(16) となる。
され、第２の基準電圧ＶREF2を基準としたこの減衰量を
Ｋ2とすると、その出力電圧ＶATTは、 ＶATT＝−Ｋ1Ｋ2Ｖ2＋ＶREF2 …(16) となる。
【００５４】この可変減衰器ＡTTの出力は、減算器Ｓub
に入力され上述した第２の基準電圧ＶREF2に等しい電圧
が減算される。
に入力され上述した第２の基準電圧ＶREF2に等しい電圧
が減算される。
【００５５】その結果、この減算器Ｓubの出力電圧Ｖ
Subは、 ＶSub＝−Ｋ1Ｋ2Ｖ2 …(17) となり、ＶREF2の影響はなくなる。
Subは、 ＶSub＝−Ｋ1Ｋ2Ｖ2 …(17) となり、ＶREF2の影響はなくなる。
【００５６】そして、減算器Ｓubの出力信号は低域ろ波
器L.P.F.を通過してＤＣ成分のみとなる。
器L.P.F.を通過してＤＣ成分のみとなる。
【００５７】上式(17)で示した値はＤＣ成分のみの値で
ある。この減算器の出力電圧ＶSubは、電圧電流変換回
路Ａ3によりＫ3／Ｒの係数でもって電流に変換され、平
衡増幅器Ａ1の反転入力端に加算され、平衡増幅器Ａ1の
帰還抵抗値Ｒで再度電圧に変換される。
ある。この減算器の出力電圧ＶSubは、電圧電流変換回
路Ａ3によりＫ3／Ｒの係数でもって電流に変換され、平
衡増幅器Ａ1の反転入力端に加算され、平衡増幅器Ａ1の
帰還抵抗値Ｒで再度電圧に変換される。
【００５８】ここで、前記従来例の場合と同様に、平衡
増幅器Ａ1の出力平衡性から接地電位と反転出力端子Ｏ
￣間と、負の電源電圧ＶBBと正転出力端子Ｏ間との電圧
は同じＶ2となる。
増幅器Ａ1の出力平衡性から接地電位と反転出力端子Ｏ
￣間と、負の電源電圧ＶBBと正転出力端子Ｏ間との電圧
は同じＶ2となる。
【００５９】また、接地電位とTip端子間電圧と、負の
電源電圧ＶBBとRing端子間電圧との電圧は同じＶ1とな
る。
電源電圧ＶBBとRing端子間電圧との電圧は同じＶ1とな
る。
【００６０】そして、Tip端子からRingに流れる電流
（線路電流）をＩLとすると、次式(18)〜(20)が成り立
つ。
（線路電流）をＩLとすると、次式(18)〜(20)が成り立
つ。
【００６１】
【数３】
【００６２】この上式(18)〜(20)は、前記従来例の計算
式(3)〜(5)に相当する。
式(3)〜(5)に相当する。
【００６３】前記従来例の時と同様にして、線路電流Ｉ
Lを求めると、次式(21)で与えられる。
Lを求めると、次式(21)で与えられる。
【００６４】
【数４】
【００６５】ここで、Tip端子と接地電位間、又はRing
端子と負の電源電圧ＶBB端子間との等価抵抗（給電抵
抗）をＲDCとすると、線路電流ＩLは次式(22)で与えら
れる。
端子と負の電源電圧ＶBB端子間との等価抵抗（給電抵
抗）をＲDCとすると、線路電流ＩLは次式(22)で与えら
れる。
【００６６】ＩL＝ＶBB／（ＲL＋２ＲDC） …(22)
【００６７】上式(21)と(22)とを比較することにより、
等価抵抗（給電抵抗）は次式(23)で表わされる。
等価抵抗（給電抵抗）は次式(23)で表わされる。
【００６８】
【数５】
【００６９】従って、等価抵抗（給電抵抗）ＲDCはＫ1
Ｋ2Ｋ3の値を変えることによって自由に選択することが
可能である。
Ｋ2Ｋ3の値を変えることによって自由に選択することが
可能である。
【００７０】ここで、可変減衰器ＡTTは、その出力電圧
が所定の基準電圧ＶREF3以上になるとこの基準電圧Ｖ
REF3でクランプする機能を具備しているものとする。
が所定の基準電圧ＶREF3以上になるとこの基準電圧Ｖ
REF3でクランプする機能を具備しているものとする。
【００７１】図２に、可変減衰器ＡTTの入出力特性を示
す。ここで、この可変減衰器ＡTTの出力電圧が基準電圧
ＶREF3でクランプされた状態を考える。
す。ここで、この可変減衰器ＡTTの出力電圧が基準電圧
ＶREF3でクランプされた状態を考える。
【００７２】この条件式は、上式(16)から、 −Ｋ1Ｋ2Ｖ2＋ＶREF2＞ＶREF3 の時であり、この時、平衡増幅器Ａ1の反転出力Ｏ￣か
ら反転入力に戻ってくる帰還パスが切り離された状態に
なる。
ら反転入力に戻ってくる帰還パスが切り離された状態に
なる。
【００７３】そして、可変減衰器の出力電圧ＶATTは、 ＶATT＝ＶREF3 …(24) となる。
【００７４】可変減衰器の出力電圧ＶATTは、減算器Ｓu
bにより、第２の基準電圧ＶREF2の電圧が引き算され
る。
bにより、第２の基準電圧ＶREF2の電圧が引き算され
る。
【００７５】従って、この減算器Ｓubの出力電圧ＶSub
は、 ＶSub＝ＶREF3−ＶREF2 …(25) となる。
は、 ＶSub＝ＶREF3−ＶREF2 …(25) となる。
【００７６】この場合、上式(19)に相当するところが、
次式(26)のようになる。
次式(26)のようになる。
【００７７】
【数６】
【００７８】そして、上式(18)と上式(26)より、線路電
流ＩLは次式(27)で表わされる。
流ＩLは次式(27)で表わされる。
【００７９】
【数７】
【００８０】上式(27)より、線路電流ＩLは線路抵抗ＲL
に無関係になる。すなわち、第２の基準電圧ＶREF2は固
定として、第３の基準電圧ＶREF3を変えるだけで、所望
の定電流が得られ、全体の給電電流特性としては、図３
に示すようなものとなる。すなわち、負荷抵抗ＲLの所
定値以内で線路電流ＩLは一定（定電流）となる。
に無関係になる。すなわち、第２の基準電圧ＶREF2は固
定として、第３の基準電圧ＶREF3を変えるだけで、所望
の定電流が得られ、全体の給電電流特性としては、図３
に示すようなものとなる。すなわち、負荷抵抗ＲLの所
定値以内で線路電流ＩLは一定（定電流）となる。
【００８１】図４は、図１に示した前記第１の実施形態
をより詳細に説明するための図である。図４において、
図１と同一の要素には同一符号を付与し、その説明を省
略する。
をより詳細に説明するための図である。図４において、
図１と同一の要素には同一符号を付与し、その説明を省
略する。
【００８２】図４を参照して、図１における、減衰機能
付きレベルシフト回路と、加算器Ａddとは、一端が平衡
増幅器Ａ1の反転出力端子Ｏ￣に接続された抵抗Ｒ7と、
正転入力端子が基準電圧ＶREF4に接続された演算増幅器
ＯＰ1と、一端が抵抗Ｒ7の他端と演算増幅器ＯＰ1の反
転入力端子とに共通接続され、他端が演算増幅器ＯＰ1
の出力端子に接続された抵抗Ｒ8と、から構成されてい
る。
付きレベルシフト回路と、加算器Ａddとは、一端が平衡
増幅器Ａ1の反転出力端子Ｏ￣に接続された抵抗Ｒ7と、
正転入力端子が基準電圧ＶREF4に接続された演算増幅器
ＯＰ1と、一端が抵抗Ｒ7の他端と演算増幅器ＯＰ1の反
転入力端子とに共通接続され、他端が演算増幅器ＯＰ1
の出力端子に接続された抵抗Ｒ8と、から構成されてい
る。
【００８３】また、図１における減算器Ｓubは、一端が
可変減衰器ＡTTの出力に接続された抵抗Ｒ9と、一端が
基準電圧ＶREF2に接続された抵抗Ｒ11と、一端が接地電
位ＧＮＤに接続された抵抗Ｒ10と、正転入力が抵抗Ｒ9
の他端と抵抗Ｒ10の他端とに共通接続された演算増幅器
ＯＰ2と、演算増幅器ＯＰ2の出力と反転入力端子間に接
続された抵抗Ｒ12と、から構成されている。また、抵抗
Ｒ11の他端は、演算増幅器ＯＰ2の反転入力と抵抗Ｒ12
の一端とに共通接続されている。
可変減衰器ＡTTの出力に接続された抵抗Ｒ9と、一端が
基準電圧ＶREF2に接続された抵抗Ｒ11と、一端が接地電
位ＧＮＤに接続された抵抗Ｒ10と、正転入力が抵抗Ｒ9
の他端と抵抗Ｒ10の他端とに共通接続された演算増幅器
ＯＰ2と、演算増幅器ＯＰ2の出力と反転入力端子間に接
続された抵抗Ｒ12と、から構成されている。また、抵抗
Ｒ11の他端は、演算増幅器ＯＰ2の反転入力と抵抗Ｒ12
の一端とに共通接続されている。
【００８４】ここで、前記第１の実施形態と同様にして
計算する。まず、減衰機能付きレベルシフト回路ＬＳと
加算器Ａddを構成する演算増幅器ＯＰ1について計算す
る。
計算する。まず、減衰機能付きレベルシフト回路ＬＳと
加算器Ａddを構成する演算増幅器ＯＰ1について計算す
る。
【００８５】これに要求される特性としては、上式(15)
にて示した、−Ｋ1Ｖ2＋ＶREF2、の出力電圧を得ること
である。
にて示した、−Ｋ1Ｖ2＋ＶREF2、の出力電圧を得ること
である。
【００８６】ここで、演算増幅器ＯＰ1の出力電圧をＶ
OP1とすると、次式(28)となるように、抵抗Ｒ7とＲ8と
ＶREF4を設定すればよい。
OP1とすると、次式(28)となるように、抵抗Ｒ7とＲ8と
ＶREF4を設定すればよい。
【００８７】
【数８】
【００８８】すなわち、次式(29)、(30)となるように各
々を設定すればよい。
々を設定すればよい。
【００８９】
【数９】
【００９０】次に、減算器Ｓubを構成する演算増幅器Ｏ
Ｐ2について計算する。減算器Ｓubに要求される特性と
しては、可変減衰器ＡTTの出力電圧ＶATTと、第２の基
準電圧ＶREF2との引き算であり、その処理は数式上、Ｖ
ATT−ＶREF2の演算となる。
Ｐ2について計算する。減算器Ｓubに要求される特性と
しては、可変減衰器ＡTTの出力電圧ＶATTと、第２の基
準電圧ＶREF2との引き算であり、その処理は数式上、Ｖ
ATT−ＶREF2の演算となる。
【００９１】演算増幅器ＯＰ2と抵抗Ｒ9〜Ｒ12とで差動
増幅器を構成すれば減算器処理が可能となる。
増幅器を構成すれば減算器処理が可能となる。
【００９２】すなわち、 Ｒ9＝Ｒ10＝Ｒ11＝Ｒ12 …(31) の条件で上述したような接続では、演算増幅器ＯＰ2の
出力電圧ＶOP2は、 ＶOP2＝ＶATT−ＶREF2 となり、所望の特性が実現できる。
出力電圧ＶOP2は、 ＶOP2＝ＶATT−ＶREF2 となり、所望の特性が実現できる。
【００９３】なお、上記実施形態に示した可変減衰器Ａ
TTの実現方法としては、入力端子と基準電圧ＶREF2との
間に直列接続された抵抗を複数個接続し、この抵抗分圧
点をアナログスイッチ等で切り替える方法がある。
TTの実現方法としては、入力端子と基準電圧ＶREF2との
間に直列接続された抵抗を複数個接続し、この抵抗分圧
点をアナログスイッチ等で切り替える方法がある。
【００９４】
【発明の効果】以上説明したように、本発明によれば、
加入者回路の給電制御部を簡単な回路で低耐圧部にレベ
ルシフトする構成にしたことにより、ローコストの低耐
圧Ｃ−ＭＯＳ（相補型ＭＯＳ）で構成できるという効果
を有する。また、Ｃ−ＭＯＳで構成できるということは
ＣＰＵ等でのソフト処理が可能となるという効果も有す
る。
加入者回路の給電制御部を簡単な回路で低耐圧部にレベ
ルシフトする構成にしたことにより、ローコストの低耐
圧Ｃ−ＭＯＳ（相補型ＭＯＳ）で構成できるという効果
を有する。また、Ｃ−ＭＯＳで構成できるということは
ＣＰＵ等でのソフト処理が可能となるという効果も有す
る。
【００９５】また、本発明によれば、レベルシフト回路
にバイアス電圧を与える構成としたことにより、単一電
源動作でも交流信号がクランプすることなく、正常動作
することを可能とするという効果も有する。
にバイアス電圧を与える構成としたことにより、単一電
源動作でも交流信号がクランプすることなく、正常動作
することを可能とするという効果も有する。
【００９６】さらに、本発明によれば、低耐圧のＣ−Ｍ
ＯＳで信号処理できる構成としたので、低消費電力が達
成できるという効果も有する。
ＯＳで信号処理できる構成としたので、低消費電力が達
成できるという効果も有する。
【図１】本発明の一実施形態の構成を示す図である。
【図２】図１に示した本発明の一実施形態における可変
減衰器の入出力特性を示す図である。
減衰器の入出力特性を示す図である。
【図３】図１に示した本発明の一実施形態の給電特性を
示す図である。
示す図である。
【図４】本発明の一実施形態の構成をより具体的に示す
図である。
図である。
【図５】従来例の給電回路の構成を示す図である。
Ｒ1〜Ｒ15 抵抗 Ａ1 平衡増幅器 Ａ2 電圧弁別回路 Ａ3 電圧電流変換回路 ＬＳ 減衰機能付きレベルシフト回路 Ａdd 加算器 Ｓub 減算器 ＡTT 可変減衰器 L.P.F. 低域ろ波器 ＯＰ1、ＯＰ2 演算増幅器
Claims (5)
- 【請求項１】正転入力端子と反転入力端子の２つの入力
端子間の電圧を増幅し、第１の基準電圧を中心にして正
転出力と反転出力が互いに同振幅で逆極性の電圧を発生
する平衡型増幅器と、 ２線式線路の一方と前記平衡型増幅器の反転入力端子
間、前記２線式線路の他方と前記平衡型増幅器の正転入
力端子間、及び前記平衡型増幅器の反転入力端子と正転
出力端子間、前記平衡型増幅器の正転入力端子と反転出
力端子間にそれぞれ接続された同一の抵抗値を有する第
１〜第４の抵抗と、 前記２線式線路の前記一方と前記平衡型増幅器の反転出
力端子との間、および前記２線式線路の前記他方と前記
平衡型増幅器の正転出力端子との間に接続された第５、
第６の抵抗と、 前記平衡型増幅器の反転出力端子の電圧を正単電源の電
圧範囲に持ち上げる減衰機能付きレベルシフト手段と、 前記レベルシフト手段の出力電圧と第２の基準電圧とを
加算する加算器と、 前記第２の基準電圧を基準として、前記加算器の出力を
所定の係数で減衰させる可変型の減衰器と、 前記減衰器の出力と前記第２の基準電圧とを減算する減
算器と、 入力が前記減算器の出力に接続された低域ろ波回路と、 前記低域ろ波回路の出力電圧を電流に変換し、その電流
出力が前記平衡型増幅器の入力に接続された電圧電流変
換回路と、 を備えたことを特徴とする加入者回路。 - 【請求項２】前記可変減衰器が、入力電圧が予め定めた
所定の電圧以上になるとその電圧でクランプする機能を
備えていることを特徴とする請求項１記載の加入者回
路。 - 【請求項３】前記レベルシフト手段と前記加算器とが、 一端が前記平衡型増幅器の反転出力に接続された第７の
抵抗と、 反転入力端子が前記第７の抵抗の他端に接続された第１
の演算増幅器と、 一端が前記第１の演算増幅器の反転入力端子と前記第７
の抵抗の他端とに共通接続され、他端が前記第１の演算
増幅器の出力端子に接続された第８の抵抗と、 を備え、 前記第１の演算増幅器の正転入力端子に第４の基準電圧
が接続されてなることを特徴とする請求項１記載の加入
者回路。 - 【請求項４】前記減算器が、 一端が前記可変減衰器の出力端子に接続された第９の抵
抗と、 正転入力端子が前記第９の抵抗の他端に接続された第２
の演算増幅器と、 一端が接地され、他端が前記第２の演算増幅器の正転入
力端子と前記第９の抵抗の他端とに共通接続された第１
０の抵抗と、 一端が前記第２の基準電圧に接続され、他端が前記第２
の演算増幅器の反転入力端子に接続された第１１の抵抗
と、 一端が前記第２の演算増幅器の反転入力端子と前記第１
１の抵抗の他端とに共通接続された第１２の抵抗と、 を備えてなることを特徴とする請求項１記載の加入者回
路。 - 【請求項５】差動出力端が２線式線路のTip及びRing端
子に所定の抵抗を介して接続される平衡型増幅器の出力
端からの給電制御のための検出電圧を所定の電源電圧系
の信号にレベルシフトするレベルシフト手段を備え、 該レベルシフト手段の出力を所定のバイアス電圧と加算
器にて加算してなる電圧信号を、予め設定された電圧以
上でクランプする機能を備えた可変型の減衰器に入力
し、 前記減衰器の出力電圧から前記バイアス電圧を減算して
なる電圧信号を低域ろ波回路を介して電圧電流変換手段
に入力し、該電圧電流変換手段からの出力を前記平衡型
増幅器の入力端に戻すように構成してなることを特徴と
する加入者回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7269115A JP2760325B2 (ja) | 1995-09-22 | 1995-09-22 | 加入者回路 |
| DE69633906T DE69633906T2 (de) | 1995-09-22 | 1996-09-19 | Teilnehmerleitungs-Schnittstellenschaltung, die durch eine C-MOS-Schaltung ausgeführt werden kann |
| EP96115078A EP0789477B1 (en) | 1995-09-22 | 1996-09-19 | Subscriber line interface circuit realizable in C-MOS technology |
| US08/718,181 US5734714A (en) | 1995-09-22 | 1996-09-19 | Subscriber line interface circuit capable of realizing by a C-MOS circuit |
| CN96112345A CN1087122C (zh) | 1995-09-22 | 1996-09-20 | 一种用户线接口电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7269115A JP2760325B2 (ja) | 1995-09-22 | 1995-09-22 | 加入者回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993624A true JPH0993624A (ja) | 1997-04-04 |
| JP2760325B2 JP2760325B2 (ja) | 1998-05-28 |
Family
ID=17467891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7269115A Expired - Fee Related JP2760325B2 (ja) | 1995-09-22 | 1995-09-22 | 加入者回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5734714A (ja) |
| EP (1) | EP0789477B1 (ja) |
| JP (1) | JP2760325B2 (ja) |
| CN (1) | CN1087122C (ja) |
| DE (1) | DE69633906T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004088365A (ja) * | 2002-08-26 | 2004-03-18 | Murata Mfg Co Ltd | 直流増幅回路および直流増幅回路の直流電圧測定方法 |
| US6911849B2 (en) | 2002-05-31 | 2005-06-28 | Oki Electric Industry Co., Ltd. | Chopper type comparator having input voltage conversion circuit outputting converted input voltage lower than withstand voltage of inverter |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE507920C2 (sv) * | 1996-11-08 | 1998-07-27 | Ericsson Telefon Ab L M | Linjekrets |
| US6700975B1 (en) | 1996-11-08 | 2004-03-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Subscriber line interface circuit |
| DE102005046383B4 (de) * | 2005-09-28 | 2007-10-25 | Siemens Ag | Verfahren und Einrichtung zur Überprüfung der Funktion zur Invertierung der Polarität auf einer mehrere Adern umfassenden Teilnehmeranschlussleitung |
| US7260212B1 (en) | 2007-03-30 | 2007-08-21 | Winbond Electronics Corporation | Method and apparatus for subscriber line control circuit |
| US8335310B2 (en) | 2007-06-16 | 2012-12-18 | Nuvoton Technology Corporation | Method and system for subscriber line interface circuit having a high-voltage MOS linefeed circuit |
| US8150026B2 (en) | 2007-06-16 | 2012-04-03 | Winbond Electronics Corporation | Method and system for subscriber line interface circuit |
| JP4434267B2 (ja) * | 2007-11-22 | 2010-03-17 | ソニー株式会社 | インターフェース回路 |
| JP4752865B2 (ja) * | 2008-05-12 | 2011-08-17 | ソニー株式会社 | インターフェース回路 |
| WO2009155744A1 (zh) * | 2008-06-26 | 2009-12-30 | 广州金升阳科技有限公司 | 信号转换电路及隔离放大器 |
| CN104730310A (zh) * | 2013-12-24 | 2015-06-24 | 苏州普源精电科技有限公司 | 一种具有可变衰减单元的测量装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4147900A (en) * | 1977-04-07 | 1979-04-03 | Harvey Hubbell Incorporated | Telephone network protective coupler |
| CA1178386A (en) * | 1982-06-07 | 1984-11-20 | Stanley D. Rosenbaum | Active impedance transformer assisted line feed circuit |
| EP0215677B1 (en) * | 1985-09-20 | 1992-07-22 | Nec Corporation | Subscriber line interface circuit having means for combining dc and ac feedback signals |
| SE465547B (sv) * | 1990-02-01 | 1991-09-23 | Ericsson Telefon Ab L M | Saett och krets foer likstroemsmatning till en telefonlinje |
| KR960006112Y1 (ko) * | 1991-04-30 | 1996-07-20 | 강진구 | 잡음제거회로 |
| US5406631A (en) * | 1992-08-05 | 1995-04-11 | Rohm Co., Ltd. | Stereo signal demodulator circuit and stereo signal demodulator using the same |
| US5329585A (en) * | 1992-11-30 | 1994-07-12 | Motorola, Inc. | Subscriber line interface circuit for controlling AC and DC output impedance |
| US5428682A (en) * | 1993-03-12 | 1995-06-27 | Advanced Micro Devices, Inc. | Subscriber line interface circuit with reduced on-chip power dissipation |
-
1995
- 1995-09-22 JP JP7269115A patent/JP2760325B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-19 US US08/718,181 patent/US5734714A/en not_active Expired - Lifetime
- 1996-09-19 EP EP96115078A patent/EP0789477B1/en not_active Expired - Lifetime
- 1996-09-19 DE DE69633906T patent/DE69633906T2/de not_active Expired - Lifetime
- 1996-09-20 CN CN96112345A patent/CN1087122C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911849B2 (en) | 2002-05-31 | 2005-06-28 | Oki Electric Industry Co., Ltd. | Chopper type comparator having input voltage conversion circuit outputting converted input voltage lower than withstand voltage of inverter |
| JP2004088365A (ja) * | 2002-08-26 | 2004-03-18 | Murata Mfg Co Ltd | 直流増幅回路および直流増幅回路の直流電圧測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69633906D1 (de) | 2004-12-30 |
| CN1087122C (zh) | 2002-07-03 |
| EP0789477B1 (en) | 2004-11-24 |
| JP2760325B2 (ja) | 1998-05-28 |
| EP0789477A3 (en) | 2003-08-20 |
| CN1155204A (zh) | 1997-07-23 |
| DE69633906T2 (de) | 2005-11-24 |
| EP0789477A2 (en) | 1997-08-13 |
| US5734714A (en) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760325B2 (ja) | 加入者回路 | |
| KR950022046A (ko) | 가변 이득 전압 신호 증폭기 및 그 이용 방법 | |
| US4431874A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| US4091333A (en) | Transconductance amplifier circuit | |
| JPH06303167A (ja) | ハイブリッド回路 | |
| US6028482A (en) | Wide dynamic range transimpedance amplifier circuit | |
| US6963238B2 (en) | Level shift circuit | |
| JPH05145627A (ja) | リングトリツプ検出回路 | |
| US4156854A (en) | Differential amplifier balancing system | |
| JP2845181B2 (ja) | 加入者回路 | |
| EP0056810A1 (en) | Loop sensing circuit for use with a subscriber loop interface circuit | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| JP2904147B2 (ja) | 加入者回路 | |
| JP2687656B2 (ja) | 加入者線回路 | |
| US20210067169A1 (en) | Signal processing device | |
| JPH0736196B2 (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
| JP6986066B2 (ja) | ノイズ除去回路 | |
| WO1979000295A1 (en) | Current sources | |
| JP3185944B2 (ja) | ２線式伝送器 | |
| JPH0247907B2 (ja) | Bosokuonkairo | |
| JP2000349567A (ja) | 光電流処理回路 | |
| SU1742803A1 (ru) | Стабилизатор напр жени посто нного тока | |
| SU746470A1 (ru) | Преобразователь напр жение-ток | |
| JP2000341095A (ja) | コンパレータ回路 | |
| JPH1065838A (ja) | 加入者回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |