JPH0992845A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0992845A JPH0992845A JP24811295A JP24811295A JPH0992845A JP H0992845 A JPH0992845 A JP H0992845A JP 24811295 A JP24811295 A JP 24811295A JP 24811295 A JP24811295 A JP 24811295A JP H0992845 A JPH0992845 A JP H0992845A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- type silicon
- silicon thin
- crystal layer
- diaphragm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】製造コストが安く且つ簡単な工程で形成され高
感度な流量センサを構成する半導体装置を提供する。 【解決手段】支持基板としてのシリコン基板１上のシリ
コン酸化膜２の下面に凹所１０を設けシリコン酸化膜２
からなるダイアフラム部２ａを形成している。ダイアフ
ラム部２ａの上面にヒータ８とサーミスタ９とを形成
し、ダイアフラム部２ａ以外のシリコン酸化膜２上に標
準抵抗２０を形成し、サーミスタ９と標準抵抗１０とを
第２の電極層７により直列接続することによって流量セ
ンサ要素を構成している。ヒータ８は、第１の電極層
３、結晶層を含む低抵抗のｐ形シリコン薄膜４ａ、結晶
層を含む高抵抗のｎ形シリコン薄膜５ａを順次積層して
構成され、サーミスタ９は結晶層を含む低抵抗のｐ形シ
リコン薄膜４ｂ、結晶層を含む高抵抗のｎ形シリコン薄
膜５ｂ、第２の電極層７を順次積層して構成される。
感度な流量センサを構成する半導体装置を提供する。 【解決手段】支持基板としてのシリコン基板１上のシリ
コン酸化膜２の下面に凹所１０を設けシリコン酸化膜２
からなるダイアフラム部２ａを形成している。ダイアフ
ラム部２ａの上面にヒータ８とサーミスタ９とを形成
し、ダイアフラム部２ａ以外のシリコン酸化膜２上に標
準抵抗２０を形成し、サーミスタ９と標準抵抗１０とを
第２の電極層７により直列接続することによって流量セ
ンサ要素を構成している。ヒータ８は、第１の電極層
３、結晶層を含む低抵抗のｐ形シリコン薄膜４ａ、結晶
層を含む高抵抗のｎ形シリコン薄膜５ａを順次積層して
構成され、サーミスタ９は結晶層を含む低抵抗のｐ形シ
リコン薄膜４ｂ、結晶層を含む高抵抗のｎ形シリコン薄
膜５ｂ、第２の電極層７を順次積層して構成される。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、流量センサや圧力センサを構成する薄膜半導
体素子に関するものである。
し、特に、流量センサや圧力センサを構成する薄膜半導
体素子に関するものである。
【０００２】
【従来の技術】一般に、半導体は温度変化や歪み（圧
力）によって電気的特性が変化するため流量センサや圧
力センサ等に用いられている。このため、従来よりシリ
コン微細加工プロセスを応用した半導体装置である流量
センサとして、発熱用トランジスタと測温用トランジス
タとを組み合わせて構成し、流体による発熱用トランジ
スタの熱の逃げを測温用トランジスタによってセンシン
グするものが知られている。
力）によって電気的特性が変化するため流量センサや圧
力センサ等に用いられている。このため、従来よりシリ
コン微細加工プロセスを応用した半導体装置である流量
センサとして、発熱用トランジスタと測温用トランジス
タとを組み合わせて構成し、流体による発熱用トランジ
スタの熱の逃げを測温用トランジスタによってセンシン
グするものが知られている。
【０００３】また、近年では、流量センサの高感度化の
ために、シリコンの異方性エッチングを利用してダイア
フラム型の断熱構造体を形成し、前記断熱構造体の上に
薄膜発熱体であるヒータと薄膜測温抵抗体であるサーミ
スタとを形成するものが開発されている。一方、半導体
装置である圧力センサとしては、高精度、高感度のため
に歪みゲージを用いたシリコンダイアフラム型圧力セン
サ、金属ダイアフラム型圧力センサが商品化されてい
る。また、最近では、蒸着型歪みゲージを用いた金属ダ
イアフラム型圧力センサや絶縁膜を介してシリコンダイ
アフラムに蒸着型歪みゲージを形成した圧力センサが開
発されているが、感度が低いという問題がある。また、
圧力が加わった時、ｐ形、ｎ形の導電形によって抵抗値
の増減方向が異なることを応用して検出感度を向上させ
た圧力センサが知られている（特開平３−２５２１６９
号公報）。
ために、シリコンの異方性エッチングを利用してダイア
フラム型の断熱構造体を形成し、前記断熱構造体の上に
薄膜発熱体であるヒータと薄膜測温抵抗体であるサーミ
スタとを形成するものが開発されている。一方、半導体
装置である圧力センサとしては、高精度、高感度のため
に歪みゲージを用いたシリコンダイアフラム型圧力セン
サ、金属ダイアフラム型圧力センサが商品化されてい
る。また、最近では、蒸着型歪みゲージを用いた金属ダ
イアフラム型圧力センサや絶縁膜を介してシリコンダイ
アフラムに蒸着型歪みゲージを形成した圧力センサが開
発されているが、感度が低いという問題がある。また、
圧力が加わった時、ｐ形、ｎ形の導電形によって抵抗値
の増減方向が異なることを応用して検出感度を向上させ
た圧力センサが知られている（特開平３−２５２１６９
号公報）。
【０００４】
【発明が解決しようとする課題】ところで、上記流量セ
ンサで感度を高くするには、前記ヒータと前記サーミス
タとに夫々最適な特性を持つ材料を用いなければならな
いので、前記ヒータと前記サーミスタとを別々の工程で
形成しなければならず、製造工程が複雑になると共に製
造コストが高くなるという問題がある。このため、製造
工程を簡単にするために、半導体薄膜、金属薄膜等から
なる薄膜抵抗体を用いて同じ薄膜抵抗体でヒータとサー
ミスタの機能を合わせ持つようにし、一度の工程でヒー
タおよびサーミスタを同時に形成したものも知られてい
るが、上記流量センサと比較して感度が低いという問題
点がある。
ンサで感度を高くするには、前記ヒータと前記サーミス
タとに夫々最適な特性を持つ材料を用いなければならな
いので、前記ヒータと前記サーミスタとを別々の工程で
形成しなければならず、製造工程が複雑になると共に製
造コストが高くなるという問題がある。このため、製造
工程を簡単にするために、半導体薄膜、金属薄膜等から
なる薄膜抵抗体を用いて同じ薄膜抵抗体でヒータとサー
ミスタの機能を合わせ持つようにし、一度の工程でヒー
タおよびサーミスタを同時に形成したものも知られてい
るが、上記流量センサと比較して感度が低いという問題
点がある。
【０００５】また、上記圧力センサでは、ｐ形シリコン
薄膜とｎ形シリコンン薄膜を絶縁膜を介して別々に形成
しているため工程が非常に複雑になるという問題があ
る。本発明は上記事由に鑑みて為されたものであり、そ
の目的は、製造コストが安く且つ簡単な工程で形成され
流量変化や圧力変化に高感度な半導体装置を提供するこ
とにある。
薄膜とｎ形シリコンン薄膜を絶縁膜を介して別々に形成
しているため工程が非常に複雑になるという問題があ
る。本発明は上記事由に鑑みて為されたものであり、そ
の目的は、製造コストが安く且つ簡単な工程で形成され
流量変化や圧力変化に高感度な半導体装置を提供するこ
とにある。
【０００６】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、支持基板の下面に設けられた凹
所と、前記凹所の天井部を形成し且つ前記支持基板によ
って支持されるダイアフラムと、前記ダイアフラムの上
面に形成された第１の電極層、結晶層を含む低抵抗の第
１のｐ形シリコン薄膜、結晶層を含む高抵抗の第１のｎ
形シリコン薄膜を順次積層して構成した薄膜発熱体と、
前記ダイアフラムの上面に形成された結晶層を含む低抵
抗の第２のｐ形シリコン薄膜、結晶層を含む高抵抗の第
２のｎ形シリコン薄膜、第２の電極層を順次積層して構
成した薄膜測温抵抗体とを備えて成ることを特徴とする
ので、製造コストが安く且つ簡単な工程で薄膜発熱体お
よび薄膜測温抵抗体を同時に形成でき、薄膜発熱体への
電流は低抵抗の第１のｐ形シリコン薄膜中を流れ、薄膜
測温抵抗体への電流は高抵抗の第２のｎ形シリコン薄膜
中を流れるので、薄膜発熱体の発熱効率が高くでき且つ
薄膜測温抵抗体の測温感度を高くすることができる。
目的を達成するために、支持基板の下面に設けられた凹
所と、前記凹所の天井部を形成し且つ前記支持基板によ
って支持されるダイアフラムと、前記ダイアフラムの上
面に形成された第１の電極層、結晶層を含む低抵抗の第
１のｐ形シリコン薄膜、結晶層を含む高抵抗の第１のｎ
形シリコン薄膜を順次積層して構成した薄膜発熱体と、
前記ダイアフラムの上面に形成された結晶層を含む低抵
抗の第２のｐ形シリコン薄膜、結晶層を含む高抵抗の第
２のｎ形シリコン薄膜、第２の電極層を順次積層して構
成した薄膜測温抵抗体とを備えて成ることを特徴とする
ので、製造コストが安く且つ簡単な工程で薄膜発熱体お
よび薄膜測温抵抗体を同時に形成でき、薄膜発熱体への
電流は低抵抗の第１のｐ形シリコン薄膜中を流れ、薄膜
測温抵抗体への電流は高抵抗の第２のｎ形シリコン薄膜
中を流れるので、薄膜発熱体の発熱効率が高くでき且つ
薄膜測温抵抗体の測温感度を高くすることができる。
【０００７】請求項２の発明は、支持基板の下面に設け
られた凹所と、前記凹所の天井部を形成し且つ前記支持
基板によって支持されるダイアフラムと、前記ダイアフ
ラムの上面にブリッジ回路を構成するように配線して形
成された２つの第１の薄膜ピエゾ抵抗体および２つの第
２の薄膜ピエゾ抵抗体とを有する半導体装置において、
前記ブリッジ回路の対辺に位置する２つの第１の薄膜ピ
エゾ抵抗体が第１の電極層、結晶層を含む第１のｐ形シ
リコン薄膜、結晶層を含む第１のｎ形シリコン薄膜を順
次積層して構成され、前記ブリッジ回路の別の対辺に位
置する２つの第２の薄膜ピエゾ抵抗体が結晶層を含む低
抵抗の第２のｐ形シリコン薄膜、結晶層を含む高抵抗の
第２のｎ形シリコン薄膜、第２の電極層を順次積層して
構成されて成ることを特徴とするので、製造コストが安
く且つ簡単な工程で第１、第２の薄膜ピエゾ抵抗体を同
時に形成でき、前記ブリッジ回路に定電圧を印加して圧
力センサとして用いた場合、第１の薄膜ピエゾ抵抗体へ
の電流は第１のｐ形シリコン薄膜中を流れ、第２の薄膜
ピエゾ抵抗体への電流は第２のｎ形シリコン中を流れる
ので、圧力によりダイアフラム部が歪むと第１の薄膜ピ
エゾ抵抗体と第２の薄膜ピエゾ抵抗体では夫々の抵抗値
の増減方向が異なるので圧力変化の検出感度が高い。
られた凹所と、前記凹所の天井部を形成し且つ前記支持
基板によって支持されるダイアフラムと、前記ダイアフ
ラムの上面にブリッジ回路を構成するように配線して形
成された２つの第１の薄膜ピエゾ抵抗体および２つの第
２の薄膜ピエゾ抵抗体とを有する半導体装置において、
前記ブリッジ回路の対辺に位置する２つの第１の薄膜ピ
エゾ抵抗体が第１の電極層、結晶層を含む第１のｐ形シ
リコン薄膜、結晶層を含む第１のｎ形シリコン薄膜を順
次積層して構成され、前記ブリッジ回路の別の対辺に位
置する２つの第２の薄膜ピエゾ抵抗体が結晶層を含む低
抵抗の第２のｐ形シリコン薄膜、結晶層を含む高抵抗の
第２のｎ形シリコン薄膜、第２の電極層を順次積層して
構成されて成ることを特徴とするので、製造コストが安
く且つ簡単な工程で第１、第２の薄膜ピエゾ抵抗体を同
時に形成でき、前記ブリッジ回路に定電圧を印加して圧
力センサとして用いた場合、第１の薄膜ピエゾ抵抗体へ
の電流は第１のｐ形シリコン薄膜中を流れ、第２の薄膜
ピエゾ抵抗体への電流は第２のｎ形シリコン中を流れる
ので、圧力によりダイアフラム部が歪むと第１の薄膜ピ
エゾ抵抗体と第２の薄膜ピエゾ抵抗体では夫々の抵抗値
の増減方向が異なるので圧力変化の検出感度が高い。
【０００８】請求項３の発明は、支持基板の下面に設け
られた第１、第２の凹所と、前記第１の凹所の天井部を
形成し且つ前記支持基板によって支持される第１のダイ
アフラムと、前記第２の凹所の天井部を形成し且つ前記
支持基板によって支持される第２のダイアフラムと、前
記第１のダイアフラムの上面に形成された第１の電極
層、結晶層を含む低抵抗の第１のｐ形シリコン薄膜、結
晶層を含む高抵抗の第１のｎ形シリコン薄膜を順次積層
して構成した薄膜発熱体と、前記第１のダイアフラムの
上面に形成された結晶層を含む低抵抗の第２のｐ形シリ
コン薄膜、結晶層を含む高抵抗の第２のｎ形シリコン薄
膜、第２の電極層を順次積層して構成した薄膜測温抵抗
体と、前記第２のダイアフラムの上面にブリッジ回路を
構成するように配線して形成された２つの第１の薄膜ピ
エゾ抵抗体および２つの第２の薄膜ピエゾ抵抗体とを有
し、前記ブリッジ回路の対辺に位置する２つの第１の薄
膜ピエゾ抵抗体が第３の電極層、結晶層を含む第３のｐ
形シリコン薄膜、結晶層を含む第３のｎ形シリコン薄膜
を順次積層して構成され、前記ブリッジ回路の別の対辺
に位置する２つの第２の薄膜ピエゾ抵抗体が結晶層を含
む低抵抗の第４のｐ形シリコン薄膜、結晶層を含む高抵
抗の第４のｎ形シリコン薄膜、第４の電極層を順次積層
して構成されて成ることを特徴とするので、薄膜発熱体
および薄膜測温抵抗体を有する流量センサと、ブリッジ
回路を構成する薄膜ピエゾ抵抗体とを同一基板に簡単な
工程且つ低コストで製造できる。
られた第１、第２の凹所と、前記第１の凹所の天井部を
形成し且つ前記支持基板によって支持される第１のダイ
アフラムと、前記第２の凹所の天井部を形成し且つ前記
支持基板によって支持される第２のダイアフラムと、前
記第１のダイアフラムの上面に形成された第１の電極
層、結晶層を含む低抵抗の第１のｐ形シリコン薄膜、結
晶層を含む高抵抗の第１のｎ形シリコン薄膜を順次積層
して構成した薄膜発熱体と、前記第１のダイアフラムの
上面に形成された結晶層を含む低抵抗の第２のｐ形シリ
コン薄膜、結晶層を含む高抵抗の第２のｎ形シリコン薄
膜、第２の電極層を順次積層して構成した薄膜測温抵抗
体と、前記第２のダイアフラムの上面にブリッジ回路を
構成するように配線して形成された２つの第１の薄膜ピ
エゾ抵抗体および２つの第２の薄膜ピエゾ抵抗体とを有
し、前記ブリッジ回路の対辺に位置する２つの第１の薄
膜ピエゾ抵抗体が第３の電極層、結晶層を含む第３のｐ
形シリコン薄膜、結晶層を含む第３のｎ形シリコン薄膜
を順次積層して構成され、前記ブリッジ回路の別の対辺
に位置する２つの第２の薄膜ピエゾ抵抗体が結晶層を含
む低抵抗の第４のｐ形シリコン薄膜、結晶層を含む高抵
抗の第４のｎ形シリコン薄膜、第４の電極層を順次積層
して構成されて成ることを特徴とするので、薄膜発熱体
および薄膜測温抵抗体を有する流量センサと、ブリッジ
回路を構成する薄膜ピエゾ抵抗体とを同一基板に簡単な
工程且つ低コストで製造できる。
【０００９】
【発明の実施の形態】以下、本発明を実施の形態により
説明する。 （実施の形態１）本実施の形態は請求項１の発明に対応
するものであり、以下、図１乃至図３により説明する。
説明する。 （実施の形態１）本実施の形態は請求項１の発明に対応
するものであり、以下、図１乃至図３により説明する。
【００１０】本実施の形態の半導体装置は、図１に示す
ように、支持基板としてのシリコン基板１上のシリコン
酸化膜２の下面に凹所１０を設けることによりシリコン
酸化膜２からなるダイアフラム部２ａを形成している。
更に、ダイアフラム部２ａの上面にヒータ８とサーミス
タ９とを形成し、ダイアフラム部２ａ以外のシリコン酸
化膜２上に標準抵抗１０を形成し、サーミスタ９と標準
抵抗１０とを第２の電極層７により直列接続することに
よって流量センサ要素を構成している。ここで、ヒータ
８は、第１の電極層３、結晶層を含む低抵抗の第１のｐ
形シリコン薄膜４ａ、結晶層を含む高抵抗んぼ第１のｎ
形シリコン薄膜５ａを順次積層して構成される。また、
サーミスタ９は、結晶層を含む低抵抗の第２のｐ形シリ
コン薄膜４ｂ、結晶層を含む高抵抗の第２のｎ形シリコ
ン薄膜５ｂ、第２の電極層７を順次積層して構成され
る。また、標準抵抗２０は、サーミスタ９と同じ構成で
ある。
ように、支持基板としてのシリコン基板１上のシリコン
酸化膜２の下面に凹所１０を設けることによりシリコン
酸化膜２からなるダイアフラム部２ａを形成している。
更に、ダイアフラム部２ａの上面にヒータ８とサーミス
タ９とを形成し、ダイアフラム部２ａ以外のシリコン酸
化膜２上に標準抵抗１０を形成し、サーミスタ９と標準
抵抗１０とを第２の電極層７により直列接続することに
よって流量センサ要素を構成している。ここで、ヒータ
８は、第１の電極層３、結晶層を含む低抵抗の第１のｐ
形シリコン薄膜４ａ、結晶層を含む高抵抗んぼ第１のｎ
形シリコン薄膜５ａを順次積層して構成される。また、
サーミスタ９は、結晶層を含む低抵抗の第２のｐ形シリ
コン薄膜４ｂ、結晶層を含む高抵抗の第２のｎ形シリコ
ン薄膜５ｂ、第２の電極層７を順次積層して構成され
る。また、標準抵抗２０は、サーミスタ９と同じ構成で
ある。
【００１１】ところで、ヒータ８の発熱効率を上げるた
めには抵抗率が小さい方が良い。一方、サーミスタ９は
抵抗率が大きい方が感度が高い（例えば抵抗率が１０2
Ωｃｍ以下であると抵抗温度係数が小さく測温には使い
にくい）。このため、本半導体装置では、第１、第２の
ｐ形シリコン薄膜４ａ、４ｂの抵抗率を第１、第２のｎ
形シリコン薄膜５ａ、５ｂの抵抗率と比べて充分小さく
している。このため、ヒータ８への電流はほとんど低抵
抗の第１のｐ形シリコン薄膜４ａを流れる。また、サー
ミスタ９では、第２の電極層７が高抵抗の第２のｎ形シ
リコン薄膜５ｂに設けられているが第２のｐ形シリコン
薄膜４ｂはｐｎ接合の逆バイアス方向になるため第２の
ｐ形シリコン薄膜４ｂには電流が流れず、第２のｎ形シ
リコン薄膜５ｂに電流が流れる。したがって、ヒータ８
の発熱効率は第１のｐ形シリコン薄膜４ａの抵抗率によ
り最適化でき、また、サーミスタ９の測温感度は第２の
ｎ形シリコン薄膜５ｂの抵抗率により最適化できる。
めには抵抗率が小さい方が良い。一方、サーミスタ９は
抵抗率が大きい方が感度が高い（例えば抵抗率が１０2
Ωｃｍ以下であると抵抗温度係数が小さく測温には使い
にくい）。このため、本半導体装置では、第１、第２の
ｐ形シリコン薄膜４ａ、４ｂの抵抗率を第１、第２のｎ
形シリコン薄膜５ａ、５ｂの抵抗率と比べて充分小さく
している。このため、ヒータ８への電流はほとんど低抵
抗の第１のｐ形シリコン薄膜４ａを流れる。また、サー
ミスタ９では、第２の電極層７が高抵抗の第２のｎ形シ
リコン薄膜５ｂに設けられているが第２のｐ形シリコン
薄膜４ｂはｐｎ接合の逆バイアス方向になるため第２の
ｐ形シリコン薄膜４ｂには電流が流れず、第２のｎ形シ
リコン薄膜５ｂに電流が流れる。したがって、ヒータ８
の発熱効率は第１のｐ形シリコン薄膜４ａの抵抗率によ
り最適化でき、また、サーミスタ９の測温感度は第２の
ｎ形シリコン薄膜５ｂの抵抗率により最適化できる。
【００１２】以下、上記半導体装置の製造方法を図１に
基づいて簡単に説明する。まず、支持基板であるシリコ
ン基板１上にシリコン酸化膜２を形成する。その後、シ
リコン基板１の裏面にダイアフラム形成用のマスクを設
けシリコン基板１を裏面からシリコン酸化膜２の下面が
露出するまでエッチングすることにより第２のシリコン
酸化膜２よりなるダイアフラム部２ａと凹所１０とを形
成する。次に、シリコン酸化膜２よりなるダイアフラム
部２ａ上にヒータ用電極である第１の電極層３を所定の
形状に形成する。次に、プラズマＣＶＤ法などにより結
晶層を含む低抵抗のｐ形シリコン薄膜（例えば、ｐ形ア
モルファスシリコン薄膜）、結晶層を含む高抵抗のｎ形
シリコン薄膜（例えば、ｎ形アモルファスシリコン薄
膜）を連続して成膜する。その後、前記ｐ形シリコン薄
膜、ｎ形シリコン薄膜をヒータ８用、サーミスタ９用、
標準抵抗２０用の形状に加工する。次に、第２の電極層
７を第２のｎ形シリコン薄膜５ｂ上、第３のｎ形シリコ
ン薄膜５ｃ上および所定領域に形成することにより図１
に示す構造が得られる。
基づいて簡単に説明する。まず、支持基板であるシリコ
ン基板１上にシリコン酸化膜２を形成する。その後、シ
リコン基板１の裏面にダイアフラム形成用のマスクを設
けシリコン基板１を裏面からシリコン酸化膜２の下面が
露出するまでエッチングすることにより第２のシリコン
酸化膜２よりなるダイアフラム部２ａと凹所１０とを形
成する。次に、シリコン酸化膜２よりなるダイアフラム
部２ａ上にヒータ用電極である第１の電極層３を所定の
形状に形成する。次に、プラズマＣＶＤ法などにより結
晶層を含む低抵抗のｐ形シリコン薄膜（例えば、ｐ形ア
モルファスシリコン薄膜）、結晶層を含む高抵抗のｎ形
シリコン薄膜（例えば、ｎ形アモルファスシリコン薄
膜）を連続して成膜する。その後、前記ｐ形シリコン薄
膜、ｎ形シリコン薄膜をヒータ８用、サーミスタ９用、
標準抵抗２０用の形状に加工する。次に、第２の電極層
７を第２のｎ形シリコン薄膜５ｂ上、第３のｎ形シリコ
ン薄膜５ｃ上および所定領域に形成することにより図１
に示す構造が得られる。
【００１３】上記構成およびその製造方法では、ヒータ
８とサーミスタ９とを別々に形成する必要がなく、同時
に形成することができる。なお、本実施の形態では、第
２の電極層７とｐ形シリコン薄膜４ｂとの短絡を防ぐた
めに、第２の電極層７とｐ形シリコン薄膜４ｂとの間に
中間絶縁層６を設けてある。
８とサーミスタ９とを別々に形成する必要がなく、同時
に形成することができる。なお、本実施の形態では、第
２の電極層７とｐ形シリコン薄膜４ｂとの短絡を防ぐた
めに、第２の電極層７とｐ形シリコン薄膜４ｂとの間に
中間絶縁層６を設けてある。
【００１４】上記半導体装置の構成およびその製造方法
では、ヒータ８とサーミスタ９とを別々に形成する必要
がなく、同時に形成することができる。次に、上記半導
体装置を流量センサとして用いる場合の動作を図２に示
す図１の等価回路により以下に説明する。図２の等価回
路において、サーミスタ９と標準抵抗２０とが直列接続
されたその両端の端子Ｉ1 ，Ｉ2 間に一定電圧Ｅを印加
すると共にヒータ８を発熱させ（ヒータ８に電流を流
す）、サーミスタ９と標準抵抗２０との接続点Ｔ4 の電
位を測定する。ここで、流量が変化すると、ヒータ８の
熱の逃げが変化するので、サーミスタ９の温度が変化
し、サーミスタ９の抵抗が変化して接続点Ｔ4 の電位が
変化する。ところで、本半導体装置では、ヒータ８の発
熱効率およびサーミスタ９の測温感度は上述のように最
適化されているので流量変化に対する感度が高い。
では、ヒータ８とサーミスタ９とを別々に形成する必要
がなく、同時に形成することができる。次に、上記半導
体装置を流量センサとして用いる場合の動作を図２に示
す図１の等価回路により以下に説明する。図２の等価回
路において、サーミスタ９と標準抵抗２０とが直列接続
されたその両端の端子Ｉ1 ，Ｉ2 間に一定電圧Ｅを印加
すると共にヒータ８を発熱させ（ヒータ８に電流を流
す）、サーミスタ９と標準抵抗２０との接続点Ｔ4 の電
位を測定する。ここで、流量が変化すると、ヒータ８の
熱の逃げが変化するので、サーミスタ９の温度が変化
し、サーミスタ９の抵抗が変化して接続点Ｔ4 の電位が
変化する。ところで、本半導体装置では、ヒータ８の発
熱効率およびサーミスタ９の測温感度は上述のように最
適化されているので流量変化に対する感度が高い。
【００１５】また、図３に示すようなブリッジ回路を構
成すれば、サーミスタ９のわずかな抵抗変化が接続点Ｔ
3 ，Ｔ6 間の電圧ＶOUT の電圧変化として出力されるの
で上記半導体装置より高感度に流量変化を測定すること
ができる。本実施の形態では、シリコン薄膜としてアモ
ルファスシリコンを用いたが、微結晶シリコンを用いて
も良いことは勿論である。
成すれば、サーミスタ９のわずかな抵抗変化が接続点Ｔ
3 ，Ｔ6 間の電圧ＶOUT の電圧変化として出力されるの
で上記半導体装置より高感度に流量変化を測定すること
ができる。本実施の形態では、シリコン薄膜としてアモ
ルファスシリコンを用いたが、微結晶シリコンを用いて
も良いことは勿論である。
【００１６】なお、アモルファスシリコンの代わりに、
アモルファス炭化シリコンを用いても良い。 （実施の形態２）本実施の形態は請求項２および請求項
３の発明に対応するものであり、以下、図４乃至図６に
より説明する。
アモルファス炭化シリコンを用いても良い。 （実施の形態２）本実施の形態は請求項２および請求項
３の発明に対応するものであり、以下、図４乃至図６に
より説明する。
【００１７】本実施の形態の半導体装置は、図４に示す
ように、支持基板としてのシリコン基板１上のシリコン
酸化膜２の下面に凹所１０を設けることによりシリコン
酸化膜２ａおよび薄いシリコン基板１ａからなるダイア
フラム部を形成している。更に、ダイアフラム部の上面
に第１の薄膜ピエゾ抵抗体１１、１３および第２の薄膜
ピエゾ抵抗体１２、１４および第１の電極層３、第２の
電極層７からなるブリッジ回路（図５に等価回路を示
す）を形成して圧力センサ要素を構成している。ここ
で、第１の薄膜ピエゾ抵抗体１１、１３は、第１の電極
層３、結晶層を含む低抵抗の第１のｐ形シリコン薄膜４
ａ、結晶層を含む高抵抗の第１のｎ形シリコン薄膜５ａ
を順次積層して構成される。また、第２の薄膜ピエゾ抵
抗体１２、１４は、結晶層を含む低抵抗の第２のｐ形シ
リコン薄膜４ｂ、結晶層を含む高抵抗の第２のｎ形シリ
コン薄膜５ｂ、第２の電極層７を順次積層して構成され
る。
ように、支持基板としてのシリコン基板１上のシリコン
酸化膜２の下面に凹所１０を設けることによりシリコン
酸化膜２ａおよび薄いシリコン基板１ａからなるダイア
フラム部を形成している。更に、ダイアフラム部の上面
に第１の薄膜ピエゾ抵抗体１１、１３および第２の薄膜
ピエゾ抵抗体１２、１４および第１の電極層３、第２の
電極層７からなるブリッジ回路（図５に等価回路を示
す）を形成して圧力センサ要素を構成している。ここ
で、第１の薄膜ピエゾ抵抗体１１、１３は、第１の電極
層３、結晶層を含む低抵抗の第１のｐ形シリコン薄膜４
ａ、結晶層を含む高抵抗の第１のｎ形シリコン薄膜５ａ
を順次積層して構成される。また、第２の薄膜ピエゾ抵
抗体１２、１４は、結晶層を含む低抵抗の第２のｐ形シ
リコン薄膜４ｂ、結晶層を含む高抵抗の第２のｎ形シリ
コン薄膜５ｂ、第２の電極層７を順次積層して構成され
る。
【００１８】以下、上記半導体装置の製造方法を図４に
基づいて簡単に説明する。まず、支持基板であるシリコ
ン基板１上にシリコン酸化膜２を形成する。その後、シ
リコン基板１の裏面にダイアフラム形成用のマスクを設
けシリコン基板１を裏面から所定厚さだけエッチングす
ることにより薄いシリコン基板１および第２のシリコン
酸化膜２ａよりなるダイアフラム部と凹所１０とを形成
する。次に、ダイアフラム部のシリコン酸化膜２ａ上に
第１の薄膜ピエゾ抵抗体１１、１３用電極である第１の
電極層３を所定の形状に形成する。次に、プラズマＣＶ
Ｄ法などにより結晶層を含む低抵抗のｐ形シリコン薄膜
（例えば、ｐ形アモルファスシリコン薄膜）、結晶層を
含む高抵抗のｎ形シリコン薄膜（例えば、ｎ形アモルフ
ァスシリコン薄膜）を連続して成膜する。その後、前記
ｐ形シリコン薄膜、ｎ形シリコン薄膜を第１、第２の薄
膜ピエゾ抵抗体１１、１３、１２、１４用の形状に加工
する。次に、第２の電極層７を第２のｎ形シリコン薄膜
５ｂ上および所定領域に形成することにより図４に示す
構造が得られる。
基づいて簡単に説明する。まず、支持基板であるシリコ
ン基板１上にシリコン酸化膜２を形成する。その後、シ
リコン基板１の裏面にダイアフラム形成用のマスクを設
けシリコン基板１を裏面から所定厚さだけエッチングす
ることにより薄いシリコン基板１および第２のシリコン
酸化膜２ａよりなるダイアフラム部と凹所１０とを形成
する。次に、ダイアフラム部のシリコン酸化膜２ａ上に
第１の薄膜ピエゾ抵抗体１１、１３用電極である第１の
電極層３を所定の形状に形成する。次に、プラズマＣＶ
Ｄ法などにより結晶層を含む低抵抗のｐ形シリコン薄膜
（例えば、ｐ形アモルファスシリコン薄膜）、結晶層を
含む高抵抗のｎ形シリコン薄膜（例えば、ｎ形アモルフ
ァスシリコン薄膜）を連続して成膜する。その後、前記
ｐ形シリコン薄膜、ｎ形シリコン薄膜を第１、第２の薄
膜ピエゾ抵抗体１１、１３、１２、１４用の形状に加工
する。次に、第２の電極層７を第２のｎ形シリコン薄膜
５ｂ上および所定領域に形成することにより図４に示す
構造が得られる。
【００１９】次に、上記半導体装置を圧力センサとして
用いる場合の動作を図５に示す図４の等価回路により以
下に説明する。ここで、第１の薄膜ピエゾ抵抗体１１、
１３は第１のｐ形シリコン薄膜４ａに第１の電極層３が
設けられているので第１の薄膜ピエゾ抵抗体１１、１３
の抵抗は第１のｐ形シリコン薄膜４ａの抵抗に略等し
い。また、第２の薄膜ピエゾ抵抗体１２、１４は第２の
ｎ形シリコン薄膜５ｂに第２の電極層７が設けられてい
るので第２の薄膜ピエゾ抵抗体１２、１４の抵抗は第２
のｎ形シリコン薄膜５ｂの抵抗に略等しい。
用いる場合の動作を図５に示す図４の等価回路により以
下に説明する。ここで、第１の薄膜ピエゾ抵抗体１１、
１３は第１のｐ形シリコン薄膜４ａに第１の電極層３が
設けられているので第１の薄膜ピエゾ抵抗体１１、１３
の抵抗は第１のｐ形シリコン薄膜４ａの抵抗に略等し
い。また、第２の薄膜ピエゾ抵抗体１２、１４は第２の
ｎ形シリコン薄膜５ｂに第２の電極層７が設けられてい
るので第２の薄膜ピエゾ抵抗体１２、１４の抵抗は第２
のｎ形シリコン薄膜５ｂの抵抗に略等しい。
【００２０】第１、第２の薄膜ピエゾ抵抗体１１、１
３、１２、１４を同じ歪み方向（引っ張り方向または圧
縮方向）となるような位置に配置して第１、第２の薄膜
ピエゾ抵抗体１１、１３、１２、１４でブリッジ回路が
構成されている。このため、ダイアフラム部に圧力が加
わった場合、第１の薄膜ピエゾ抵抗体１１、１３と第２
の薄膜ピエゾ抵抗体１２、１４とでは抵抗値の変化する
方向（増減方向）が異なるので、図５に示すＯ1 ，Ｏ2
間の電位ＶOUT の変化が大きく（２倍とれるので）圧力
の検出感度が高い。
３、１２、１４を同じ歪み方向（引っ張り方向または圧
縮方向）となるような位置に配置して第１、第２の薄膜
ピエゾ抵抗体１１、１３、１２、１４でブリッジ回路が
構成されている。このため、ダイアフラム部に圧力が加
わった場合、第１の薄膜ピエゾ抵抗体１１、１３と第２
の薄膜ピエゾ抵抗体１２、１４とでは抵抗値の変化する
方向（増減方向）が異なるので、図５に示すＯ1 ，Ｏ2
間の電位ＶOUT の変化が大きく（２倍とれるので）圧力
の検出感度が高い。
【００２１】また、実施の形態１の流量センサ要素と、
上記圧力センサ要素とは全く同一プロセスで製造が可能
なので、図６に示すように、流量センサ要素と、圧力セ
ンサ要素とを同一基板上に形成した複合センサも簡単な
工程で製造することができる。本実施の形態では、シリ
コン薄膜としてアモルファスシリコンを用いたが、微結
晶シリコンを用いても良いことは勿論である。
上記圧力センサ要素とは全く同一プロセスで製造が可能
なので、図６に示すように、流量センサ要素と、圧力セ
ンサ要素とを同一基板上に形成した複合センサも簡単な
工程で製造することができる。本実施の形態では、シリ
コン薄膜としてアモルファスシリコンを用いたが、微結
晶シリコンを用いても良いことは勿論である。
【００２２】なお、アモルファスシリコンの代わりに、
アモルファス炭化シリコンを用いても良い。
アモルファス炭化シリコンを用いても良い。
【００２３】
【発明の効果】請求項１の発明は、ダイアフラムの上面
に形成された第１の電極層、結晶層を含む低抵抗の第１
のｐ形シリコン薄膜、結晶層を含む高抵抗の第１のｎ形
シリコン薄膜を順次積層して構成した薄膜発熱体と、前
記ダイアフラムの上面に形成された結晶層を含む低抵抗
の第２のｐ形シリコン薄膜、結晶層を含む高抵抗の第２
のｎ形シリコン薄膜、第２の電極層を順次積層して構成
した薄膜測温抵抗体とを有するので、製造コストが安く
且つ簡単な工程で薄膜発熱体および薄膜測温抵抗体を同
時に形成でき、薄膜発熱体への電流は低抵抗の第１のｐ
形シリコン薄膜中を流れ、薄膜測温抵抗体への電流は高
抵抗の第２のｎ形シリコン薄膜中を流れるので、薄膜発
熱体の発熱効率が高くでき且つ薄膜測温抵抗体の測温感
度を高くすることができるという効果がある。
に形成された第１の電極層、結晶層を含む低抵抗の第１
のｐ形シリコン薄膜、結晶層を含む高抵抗の第１のｎ形
シリコン薄膜を順次積層して構成した薄膜発熱体と、前
記ダイアフラムの上面に形成された結晶層を含む低抵抗
の第２のｐ形シリコン薄膜、結晶層を含む高抵抗の第２
のｎ形シリコン薄膜、第２の電極層を順次積層して構成
した薄膜測温抵抗体とを有するので、製造コストが安く
且つ簡単な工程で薄膜発熱体および薄膜測温抵抗体を同
時に形成でき、薄膜発熱体への電流は低抵抗の第１のｐ
形シリコン薄膜中を流れ、薄膜測温抵抗体への電流は高
抵抗の第２のｎ形シリコン薄膜中を流れるので、薄膜発
熱体の発熱効率が高くでき且つ薄膜測温抵抗体の測温感
度を高くすることができるという効果がある。
【００２４】請求項２の発明は、ダイアフラムの上面に
ブリッジ回路を構成するように配線して形成された２つ
の第１の薄膜ピエゾ抵抗体および２つの第２の薄膜ピエ
ゾ抵抗体とを有する半導体装置において、前記ブリッジ
回路の対辺に位置する２つの第１の薄膜ピエゾ抵抗体が
第１の電極層、結晶層を含む第１のｐ形シリコン薄膜、
結晶層を含む第１のｎ形シリコン薄膜を順次積層して構
成され、前記ブリッジ回路の別の対辺に位置する２つの
第２の薄膜ピエゾ抵抗体が結晶層を含む低抵抗の第２の
ｐ形シリコン薄膜、結晶層を含む高抵抗の第２のｎ形シ
リコン薄膜、第２の電極層を順次積層して構成されてい
るので製造コストが安く且つ簡単な工程で第１、第２の
薄膜ピエゾ抵抗体を同時に形成でき、前記ブリッジ回路
に定電圧を印加して圧力センサとして用いた場合、第１
の薄膜ピエゾ抵抗体への電流は第１のｐ形シリコン薄膜
中を流れ、第２の薄膜ピエゾ抵抗体への電流は第２のｎ
形シリコン中を流れるので、圧力によりダイアフラム部
が歪むと第１の薄膜ピエゾ抵抗体と第２の薄膜ピエゾ抵
抗体では夫々の抵抗値の増減方向が異なるので圧力変化
の検出感度が高いという効果がある。
ブリッジ回路を構成するように配線して形成された２つ
の第１の薄膜ピエゾ抵抗体および２つの第２の薄膜ピエ
ゾ抵抗体とを有する半導体装置において、前記ブリッジ
回路の対辺に位置する２つの第１の薄膜ピエゾ抵抗体が
第１の電極層、結晶層を含む第１のｐ形シリコン薄膜、
結晶層を含む第１のｎ形シリコン薄膜を順次積層して構
成され、前記ブリッジ回路の別の対辺に位置する２つの
第２の薄膜ピエゾ抵抗体が結晶層を含む低抵抗の第２の
ｐ形シリコン薄膜、結晶層を含む高抵抗の第２のｎ形シ
リコン薄膜、第２の電極層を順次積層して構成されてい
るので製造コストが安く且つ簡単な工程で第１、第２の
薄膜ピエゾ抵抗体を同時に形成でき、前記ブリッジ回路
に定電圧を印加して圧力センサとして用いた場合、第１
の薄膜ピエゾ抵抗体への電流は第１のｐ形シリコン薄膜
中を流れ、第２の薄膜ピエゾ抵抗体への電流は第２のｎ
形シリコン中を流れるので、圧力によりダイアフラム部
が歪むと第１の薄膜ピエゾ抵抗体と第２の薄膜ピエゾ抵
抗体では夫々の抵抗値の増減方向が異なるので圧力変化
の検出感度が高いという効果がある。
【００２５】請求項３の発明は、第１のダイアフラムの
上面に形成された第１の電極層、結晶層を含む低抵抗の
第１のｐ形シリコン薄膜、結晶層を含む高抵抗の第１の
ｎ形シリコン薄膜を順次積層して構成した薄膜発熱体
と、前記第１のダイアフラムの上面に形成された結晶層
を含む低抵抗の第２のｐ形シリコン薄膜、結晶層を含む
高抵抗の第２のｎ形シリコン薄膜、第２の電極層を順次
積層して構成した薄膜測温抵抗体と、第２のダイアフラ
ムの上面にブリッジ回路を構成するように配線して形成
された２つの第１の薄膜ピエゾ抵抗体および２つの第２
の薄膜ピエゾ抵抗体とを有し、前記ブリッジ回路の対辺
に位置する２つの第１の薄膜ピエゾ抵抗体が第３の電極
層、結晶層を含む第３のｐ形シリコン薄膜、結晶層を含
む第３のｎ形シリコン薄膜を順次積層して構成され、前
記ブリッジ回路の別の対辺に位置する２つの第２の薄膜
ピエゾ抵抗体が結晶層を含む低抵抗の第４のｐ形シリコ
ン薄膜、結晶層を含む高抵抗の第４のｎ形シリコン薄
膜、第４の電極層を順次積層して構成されているので、
薄膜発熱体および薄膜測温抵抗体を有する流量センサ
と、ブリッジ回路を構成する薄膜ピエゾ抵抗体とを同一
基板に簡単な工程且つ低コストで製造できるという効果
がある。
上面に形成された第１の電極層、結晶層を含む低抵抗の
第１のｐ形シリコン薄膜、結晶層を含む高抵抗の第１の
ｎ形シリコン薄膜を順次積層して構成した薄膜発熱体
と、前記第１のダイアフラムの上面に形成された結晶層
を含む低抵抗の第２のｐ形シリコン薄膜、結晶層を含む
高抵抗の第２のｎ形シリコン薄膜、第２の電極層を順次
積層して構成した薄膜測温抵抗体と、第２のダイアフラ
ムの上面にブリッジ回路を構成するように配線して形成
された２つの第１の薄膜ピエゾ抵抗体および２つの第２
の薄膜ピエゾ抵抗体とを有し、前記ブリッジ回路の対辺
に位置する２つの第１の薄膜ピエゾ抵抗体が第３の電極
層、結晶層を含む第３のｐ形シリコン薄膜、結晶層を含
む第３のｎ形シリコン薄膜を順次積層して構成され、前
記ブリッジ回路の別の対辺に位置する２つの第２の薄膜
ピエゾ抵抗体が結晶層を含む低抵抗の第４のｐ形シリコ
ン薄膜、結晶層を含む高抵抗の第４のｎ形シリコン薄
膜、第４の電極層を順次積層して構成されているので、
薄膜発熱体および薄膜測温抵抗体を有する流量センサ
と、ブリッジ回路を構成する薄膜ピエゾ抵抗体とを同一
基板に簡単な工程且つ低コストで製造できるという効果
がある。
【図１】（ａ）は実施の形態１の上面図である。（ｂ）
は同上のＡ−Ａ’断面図である。
は同上のＡ−Ａ’断面図である。
【図２】実施の形態１の等価回路図である。
【図３】本発明による流量センサの別の回路図である。
【図４】（ａ）は実施の形態２の上面図である。（ｂ）
は同上のＢ−Ｂ’断面図である。
は同上のＢ−Ｂ’断面図である。
【図５】実施の形態２の等価回路図である。
【図６】流量センサと圧力センサとの複合センサの概略
構成上面図である。
構成上面図である。
１ シリコン基板 ２ シリコン酸化膜 ２ａ ダイアフラム部 ３ 第１の電極層 ４ａ 第１のｐ形シリコン薄膜 ４ｂ 第２のｐ形シリコン薄膜 ５ａ 第１のｎ形シリコン薄膜 ５ｂ 第２のｎ形シリコン薄膜 ５ｃ 第３のｎ形シリコン薄膜 ６ 中間絶縁層 ７ 第２の電極層 ８ ヒータ ９ サーミスタ １０ 凹所 ２０ 標準抵抗
Claims (3)
- 【請求項１】 支持基板の下面に設けられた凹所と、前
記凹所の天井部を形成し且つ前記支持基板によって支持
されるダイアフラムと、前記ダイアフラムの上面に形成
された第１の電極層、結晶層を含む低抵抗の第１のｐ形
シリコン薄膜、結晶層を含む高抵抗の第１のｎ形シリコ
ン薄膜を順次積層して構成した薄膜発熱体と、前記ダイ
アフラムの上面に形成された結晶層を含む低抵抗の第２
のｐ形シリコン薄膜、結晶層を含む高抵抗の第２のｎ形
シリコン薄膜、第２の電極層を順次積層して構成した薄
膜測温抵抗体とを備えて成ることを特徴とする半導体装
置。 - 【請求項２】 支持基板の下面に設けられた凹所と、前
記凹所の天井部を形成し且つ前記支持基板によって支持
されるダイアフラムと、前記ダイアフラムの上面にブリ
ッジ回路を構成するように配線して形成された２つの第
１の薄膜ピエゾ抵抗体および２つの第２の薄膜ピエゾ抵
抗体とを有する半導体装置において、前記ブリッジ回路
の対辺に位置する２つの第１の薄膜ピエゾ抵抗体が第１
の電極層、結晶層を含む第１のｐ形シリコン薄膜、結晶
層を含む第１のｎ形シリコン薄膜を順次積層して構成さ
れ、前記ブリッジ回路の別の対辺に位置する２つの第２
の薄膜ピエゾ抵抗体が結晶層を含む低抵抗の第２のｐ形
シリコン薄膜、結晶層を含む高抵抗の第２のｎ形シリコ
ン薄膜、第２の電極層を順次積層して構成されて成るこ
とを特徴とする半導体装置。 - 【請求項３】 支持基板の下面に設けられた第１、第２
の凹所と、前記第１の凹所の天井部を形成し且つ前記支
持基板によって支持される第１のダイアフラムと、前記
第２の凹所の天井部を形成し且つ前記支持基板によって
支持される第２のダイアフラムと、前記第１のダイアフ
ラムの上面に形成された第１の電極層、結晶層を含む低
抵抗の第１のｐ形シリコン薄膜、結晶層を含む高抵抗の
第１のｎ形シリコン薄膜を順次積層して構成した薄膜発
熱体と、前記第１のダイアフラムの上面に形成された結
晶層を含む低抵抗の第２のｐ形シリコン薄膜、結晶層を
含む高抵抗の第２のｎ形シリコン薄膜、第２の電極層を
順次積層して構成した薄膜測温抵抗体と、前記第２のダ
イアフラムの上面にブリッジ回路を構成するように配線
して形成された２つの第１の薄膜ピエゾ抵抗体および２
つの第２の薄膜ピエゾ抵抗体とを有し、前記ブリッジ回
路の対辺に位置する２つの第１の薄膜ピエゾ抵抗体が第
３の電極層、結晶層を含む第３のｐ形シリコン薄膜、結
晶層を含む第３のｎ形シリコン薄膜を順次積層して構成
され、前記ブリッジ回路の別の対辺に位置する２つの第
２の薄膜ピエゾ抵抗体が結晶層を含む低抵抗の第４のｐ
形シリコン薄膜、結晶層を含む高抵抗の第４のｎ形シリ
コン薄膜、第４の電極層を順次積層して構成されて成る
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24811295A JPH0992845A (ja) | 1995-09-26 | 1995-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24811295A JPH0992845A (ja) | 1995-09-26 | 1995-09-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992845A true JPH0992845A (ja) | 1997-04-04 |
Family
ID=17173416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24811295A Withdrawn JPH0992845A (ja) | 1995-09-26 | 1995-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992845A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0992778A3 (de) * | 1998-10-02 | 2000-04-19 | Grundfos A/S | Sensor und Verfahren zu seiner Herstellung |
-
1995
- 1995-09-26 JP JP24811295A patent/JPH0992845A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0992778A3 (de) * | 1998-10-02 | 2000-04-19 | Grundfos A/S | Sensor und Verfahren zu seiner Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733559A (en) | Thermal fluid flow sensing method and apparatus for sensing flow over a wide range of flow rates | |
| US4633578A (en) | Miniature thermal fluid flow sensors and batch methods of making same | |
| KR100728314B1 (ko) | 열식 공기유량센서, 이에 사용되는 검출소자 및 내연 기관용 제어 시스템 | |
| EP0696725B1 (en) | Thermal micro flow sensor and production method thereof | |
| JPWO2002075262A1 (ja) | 赤外線検出素子およびその製造方法並びに温度測定装置 | |
| JP3315730B2 (ja) | ピエゾ抵抗半導体センサ・ゲージ及びこれを作る方法 | |
| JPS63243885A (ja) | 流速検知装置 | |
| JPH0862011A (ja) | 熱伝播時間計測型フローセンサとその製造方法 | |
| CN113049053B (zh) | 一种高性能mems流量传感器及其制备方法 | |
| JP4497165B2 (ja) | 半導体装置の製造方法 | |
| WO2013020275A1 (zh) | 一种mems压阻式拉压力芯片及传感器的制作方法 | |
| EP3184970B1 (en) | Sensor device | |
| JP5224089B2 (ja) | 熱式センサ | |
| JP2568292B2 (ja) | サーモ・パイル形赤外線センサ | |
| JPH0992845A (ja) | 半導体装置 | |
| US20030015034A1 (en) | Flow sensor | |
| JPH0712658A (ja) | 珪素からなる組合せセンサ | |
| JPH05307045A (ja) | 流速センサ | |
| JPH0964404A (ja) | 薄膜半導体素子 | |
| KR970006040B1 (ko) | 체감센서의 제조방법 | |
| JPH04218777A (ja) | マイクロフローセンサおよびその製造方法 | |
| JP2001183202A (ja) | フローセンサおよびその製造方法 | |
| JPH0786618A (ja) | 半導体圧力センサ | |
| JP6158156B2 (ja) | 熱式流体センサの製造方法 | |
| JP2002156279A (ja) | サーモパイル型赤外線センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |