JPH098702A

JPH098702A - スペクトラム拡散方式受信機

Info

Publication number: JPH098702A
Application number: JP7157399A
Authority: JP
Inventors: Norio Kubo; 徳郎久保; Satoshi Nakamura; 中村　　聡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-06-23
Filing date: 1995-06-23
Publication date: 1997-01-10

Abstract

(57)【要約】【目的】電圧制御発振器を用い、マスタークロックの発
振器に要求される精度の軽減を可能とするスペクトラム
拡散方式受信機を提供する。【構成】ディジタル信号に周期的な疑似雑音符号信号が
作用されたスペクトラム拡散信号を受信し、疑似雑音符
号信号と同じ符号の信号を該受信されたスペクトラム拡
散信号に作用させてディジタル信号の帯域に戻すスペク
トラム拡散方式受信機において、疑似雑音符号と該同じ
符号の信号との相関を得る相関器と、相関器により先に
検出される相関のタイミングと、次に検出される相関の
タイミングとのチップ差又は時間差を求める回路と、こ
の回路により求められるチップ差又は時間差に応じて、
該同じ符号の信号の周波数を制御する回路を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スペクトラム拡散通信
（以下ＳＳ通信という）を行う受信装置に関し、特に拡
散符号の同期を取得するスライディング相関器を有し、
そのマスタークロックの周波数同期を行うスペクトラム
拡散方式受信装置に関する。

【０００２】

【従来の技術】ＳＳ通信は、次世代の移動体通信として
有力視されている。ここでＳＳ通信とは情報信号のスペ
クトルを本来の情報帯域に比し、十分広い帯域に拡散し
て伝送する通信である。

【０００３】送信信号を十分広い帯域に拡散する方法と
して、情報信号に十分広い帯域の周期的な疑似雑音（Ｐ
Ｎ）信号を作用させることにより行われる。更に、具体
的な拡散の方法は、拡散に用いるＰＮ信号の系列の種類
により異なり、直接拡散（ＤＳ：Direct Sequence)方式
や、周波数ホッピング（ＦＨ：Frequency Hopping ）方
式がある。

【０００４】ＤＳ方式は、図８により説明される。図８
において、Ｔｘは送信側、Ｒｘは受信側の信号のタイム
チャートである。送信側Ｔｘにおいて（ａ）は送信され
るディジタル情報信号である。（ｂ）・・・（ｂ）’
は、複数のＰＮ信号であり、特に複数の回線の各々に対
応して符号化された周期性を有する疑似雑音符号信号で
ある。この疑似雑音符号信号を情報信号に作用させ、十
分に広い帯域の送信信号を得る。

【０００５】この十分に広い帯域の信号が送信側Ｒｘで
受信される。更に、受信側Ｒｘにおいて、送信側で作用
させた疑似雑音符号信号と同じ系列の疑似雑音符号信号
〔図８：Ｒｘ（ｂ）〕を受信信号に作用させて逆拡散を
行う。これにより、疑似雑音符号信号（ｂ）が作用され
た回線の情報信号のみについて、元の情報信号スペクト
ルに対し抽出可能となる。

【０００６】かかるＳＳ方式における受信装置の代表的
な構成が図９に示される。図９において、アンテナ１で
受信されたＲＦ信号は受信増幅器２を通してダウンコン
バータ３に導かれる。ダウンコンバータ３において、ロ
ーカル発振器４からの変調周波数信号と乗算されて、受
信信号はＢＢ（ベース・バンド）信号に変換される。

【０００７】このＢＢ信号は、逆拡散回路８により、再
生疑似雑音符号信号と作用されることにより、先に説明
したように、送信側で疑似雑音符号信号により作用され
た回線の情報信号が抽出される。次いで、この情報信号
を識別器９で識別することに再生データが得られる。

【０００８】したがって、再生疑似雑音符号信号は、送
信された疑似雑音符号信号と同期していることが必要で
ある。このためにスライディング相関器５は、ＢＢ信号
に含まれる拡散符号である疑似雑音符号信号との初期同
期を行う。その後ディレイロックループ回路７に同期タ
イミングが入力され、同期追従がディレイロックループ
回路７により行われる。

【０００９】この際にスライディング相関器５に入力さ
れるマスタークロックを発生するマスタークロック発振
器６は安定な周波数発振動作を行うことが必要である。

【００１０】その様子を図１０を参照して説明する。図
において、１００、１０１、１０２はスライディング相
関器５によって捕らえられる受信信号に於ける疑似雑音
符号信号の同期タイミングである。スライディング相関
器５において、マスタークロックに基づき発生される受
信側の同期タイミングと同期タイミングが一致したとき
相関波形（Ａ）が出力される。

【００１１】（Ｂ）は、スライディング相関器５におい
て、最初の同期タイミングの一致時点を基準にマスター
クロック発振器６からのマスタークロックが計数される
カウンター値である。図１０（ａ）は、マスタークロッ
ク周波数が正確な時である。

【００１２】今、疑似雑音符号信号の発生器としてのシ
フトレジスタの段数が１０段であると考えると、ＰＮシ
フトレジスタが１０段の時は、１周期が１０２３である
ので、最初に表れた大きな相関値出力１００のタイミン
グをカウンター値（Ｂ）で１とすると、次に表れる相関
値出力は１０２４となる〔図１０（ａ）参照〕。

【００１３】次に、マスタークロック周波数が小さい時
は、周波数が早い為に本来カウンター値が１０２４の時
に相関出力があるべきであるが、１０２４よりも小さい
カウンター値〔例えば、１０２２：図１０（Ｂ）参照〕
に相関出力が表れている。

【００１４】図１０（Ｃ）は、反対に周波数が大きい時
の様子を示しており、カウンター値が１０２４よりも大
きいところ（例えば、１０２６）で相関出力が得られて
いる。

【００１５】このようにマスタークロック発振器６の精
度が正しくないと、相関出力のタイミングがずれ、した
がって正しいタイミングで再生疑似雑音符号信号を得る
ことが出来なくなる。又、得られる相関値も本来得るこ
とができる値よりも小さくなってしまう。

【００１６】更に、数的にマスタークロック発振器６に
要求される精度について、以下に考察する。

【００１７】今、以下の条件におけるスライディング相
関器５に入力されるマスタークロック発振器６のマスタ
ークロックの安定度を計算する。

【００１８】チップレート：１０Ｍｃｐｓ疑似雑音符号信号発生器：シフトレジスタ１０段２¹⁰−１＝１０２３（疑似雑音符号信号周期）２倍オーバーサンプル１Δ型−ＤＬＬ方式従って、初期同期にかかる時間＝１０２３×１０２３×２×１／１０ＭＨｚ＝２０９．３０５８ｍｓｅｃである。

【００１９】更に、２０９．３０５８ｍｓｅｃ後にスラ
イディング相関器５により求めた同期タイミングをディ
レイロックループ回路７にプリセットを行う。ここで、
１Δ型−ＤＬＬ方式を用いる場合には、プリセットする
タイミングは３チップ以内の誤差に納める必要がある。
（３チップ以内にプリセットされれば、ディレイロック
ループ回路７は正しいタイミングに収束するが、３チッ
プをはずすと収束不能となる。）ここで３チップは、３００ｎｓｅｃ（３×１／１０ＭＨ
ｚ）となり、よって、２０９．３０５８ｍｓｅｃ期間の
ずれは、±１５０ｎｓｅｃ以内にしないとスライディン
グ相関器５からディレイロックループ回路７へのプリセ
ットは失敗する。

【００２０】この際にスライディング相関器５へのマス
タークロックの安定度は、以下の精度が必要である。

【００２１】ｆ⁺＝1023×1023×2 ÷（0.2093058 - 0.00000015）＝10,000,007.1666 Hz Δｆ＝＋7.1666 Hz ｆ^-＝1023×1023×2 ÷（0.2093058 + 0.00000015）＝9,999,992.8334 Hz Δｆ＝−7.1666 Hz よって、±０．７１６６６ｐｐｍ以下の安定度がスライ
ディング相関器５のマスタークロック発振器６に要求さ
れる。

【００２２】

【発明が解決しようとする課題】前記のように高安定な
マスタークロック発振器６の使用は、その大きさ、価格
等において不利であるばかりか、温度変動及び経年変化
等による劣化を考慮すると現実的はでない。

【００２３】したがって、本発明の目的は、かかるマス
タークロック発振器６に要求される精度の軽減を可能と
するスペクトラム拡散方式受信機を提供することにあ
る。

【００２４】更に、本発明の目的は、特に電圧制御発振
器を用い、マスタークロック発振器６に要求される精度
の軽減を可能とするスペクトラム拡散方式受信機を提供
することにある。

【００２５】

【課題を解決するための手段及び作用】上記課題を達成
する本発明にしたがうスペクトラム拡散方式受信機であ
って、請求項１に記載の発明の構成は、ディジタル信号
に周期的な疑似雑音符号信号が作用されたスペクトラム
拡散信号を受信し、疑似雑音符号信号と同じ符号の信号
を該受信されたスペクトラム拡散信号に作用させて該デ
ィジタル信号の帯域に戻すスペクトラム拡散方式受信機
において、前記疑似雑音符号と同じ符号の信号との相関
を得る相関器と、相関器により先に検出される相関のタ
イミングと、次に検出される相関のタイミングとのチッ
プ差又は時間差を求める回路と、この回路により求めら
れるチップ差又は時間差に応じて、前記同じ符号の信号
の周波数を制御する回路を有する。

【００２６】また、請求項２に記載の発明は、前記にお
いて、電圧制御発振器を有し、前記同じ符号の信号の周
波数を制御する回路は、前記チップ差又は時間差を求め
る回路により検出されるチップ差又は時間差分だけ該電
圧制御発振器の発振周波数を増減するように制御する。

【００２７】更に、請求項３に記載の発明は、請求項１
に記載の構成において、更に、電圧制御発振器を有し、
且つ前記同じ符号の信号の周波数を制御する回路はアッ
プダウンカウンターで構成され、前記チップ差又は時間
差が正か、負かにより、アップダウンカウンターのカウ
ントの方向を制御する。

【００２８】かかる請求項１乃至つつ３の構成により、
本発明は、先に検出される相関のタイミングと、次に検
出される相関のタイミングとのチップ差又は時間差によ
り前記同じ符号の信号の周波数を制御するようにし、特
に同じ符号の信号の周波数の発振器として電圧制御発振
器を用いているので、容易に周波数同期が可能であり、
高精度の発振器が不要である。

【００２９】また請求項４に記載の発明は、請求項１、
２又は３に記載の構成において、前記相関器により複数
の相関値が得られる時、複数の相関値の内で最大の相関
値を前記タイミングの基準とする。

【００３０】また、請求項５に記載の発明は、請求項４
に記載の構成において、前記複数の相関値の大きさが等
しい時は、検出される相関値の順位により特定の相関値
を前記タイミングの基準とする。

【００３１】請求項６に記載の発明は、請求項１、２又
は３に記載の構成において、更に、前記相関値のレベル
を所定の閾値と比較する比較器を有し、比較器により相
関値のレベルが該所定の閾値以下であると判定する時、
前記同じ符号の信号の周波数を制御する回路は、電圧制
御発振器の発振周波数の制御を停止し、先の制御状態に
保持する。

【００３２】更に請求項４乃至６の構成により、マルチ
パスに起因して遅延波がある場合、あるいは、移動通信
体の移動により電界強度が下がる場合であっても、複数
の相関値間で最も確からしい相関値を選択し、あるい
は、所定の閾値との比較により周波数制御のタイミング
を変えることが可能であり、より正しく周波数同期が可
能、したがってより早い引き込み動作が可能である。

【００３３】

【実施例】以下、本発明の実施例を図面にしたがい説明
する。尚、図において同一または類似のものには同一の
参照番号及び記号を付して説明する。

【００３４】図１は本発明の第１の実施例を説明する図
である。特に、遅延波が無く、受信信号のレベル変動も
無い場合（静止時）に対応出来る実施例である。

【００３５】図１（ａ）おいて、図１０で説明したと同
様に（Ａ）は相関波形、（Ｂ）はカウンター値を示す。
図１（ｂ）、（ｃ）は、それぞれ本発明にしたがうスラ
イディング相関器５とマスタークロックの発振器構成例
を示す図である。

【００３６】図１（ａ）において、先にスライディング
相関器５が捕まえた疑似雑音符号信号の同期タイミング
をＴ１とし、この時カウンターの値を１にセットする。
次の周期に取得したタイミングをＴ２としてこのカウン
ター値を読み出す。

【００３７】ここで、マスタークロックの周波数が正確
であればタイミングＴ２におけるカウンター値が１０２
４である。これに対し、図１（ｂ）、図１（ｃ）の差検
出回路５０により、読み出した値が１０２４からどれだ
けずれているかΔＴｃを検出する。ここで、このずれ量
ΔＴｃは、先の周期に検出される相関のタイミングと、
次の周期に検出される相関のタイミングとのチップ差又
は時間差に相当する。

【００３８】次いで、このずれ量ΔＴｃに相当する制御
電圧を電圧制御型の周波数発振器６０に加算もしくは減
算する。

【００３９】ここでずれ量ΔＴｃに相当する制御電圧を
電圧制御型の周波数発振器６０に加算もしくは減算する
方法として、具体的には、図１（ｂ）、図１（ｃ）で
は、Ｔ２とＴ１との差ΔＴを演算する第一の演算回路５
０と、この第一の演算回路５０の出力値ΔＴを基準カン
ウター値１０２３（＝２¹⁰−１）から引き算し、その差
ΔＴｃを演算する第二の演算回路５１を有する。

【００４０】更に、図１（ｂ）では第二の演算回路５１
の出力ΔＴｃは、結局クロック数を意味するので、この
クロック数ΔＴｃの大きさを対応するデイジタル値に変
換する変換回路であるＶＣＯ制御電圧制御回路６２に入
力される。

【００４１】ＶＣＯ制御電圧制御回路６２からクロック
数ΔＴｃの大きさを対応するデイジタル値を出力し、こ
れがアナログ／ディジタル（Ａ／Ｄ）変換回路６１に入
力される。Ａ／Ｄ変換回路６１はデイジタル値に対応す
るアナログ電圧を出力し、電圧制御発振器６０に入力さ
れる。

【００４２】電圧制御発振器６０は、このアナログ電圧
の大きさに比例する周波数のマスタークロック信号を出
力し、スライディング相関器５に入力される。スライデ
ィング相関器５におけるマスタークロック信号と入力受
信信号との相関を得る機能は、先に図９のＳＳ方式受信
器構成に関連して説明した通りである。

【００４３】この構成によると、電圧制御発振器６０を
用いているので、拡散符号再生を行うスライディング相
関器５に対するマスタークロック信号の発生のために高
精度な発振器を使用する必要が無くなる。

【００４４】図１（ｃ）は、図１（ｂ）の構成に比し、
ＶＣＯ制御電圧制御回路６２に代えて、アップ／ダウン
カウンタ６３を用いる例である。第二の演算回路５１の
出力であるクロック数ΔＴｃに基づき、対応するクロッ
ク数分だけカウンタ値を増減するものである。

【００４５】したがって、アップ／ダウンカウンタ６３
からのカウント値に対応する大きさのアナログ信号がＡ
／Ｄ変換回路６１から得られ、これによりスライディン
グ相関器５が上記図１（ｂ）と同様に制御される。

【００４６】図２は、図１（ａ）に対応する具体的構成
例ブロック図である。図２において、第一の演算回路５
０は、カウンター５０１とデータラッチ回路５０２を有
して構成される。即ち、スライディング相関器５は、図
３に示す図１０に相応する相関値出力タイミングを説明
する図において、第一の相関ピークＴ１が得られる時、
カウンター５０１を１からスタートするプリセットパル
スＰＰを出力する。

【００４７】更に、スライディング相関器５は、第二の
相関ピークＴ２が得られる時、カウンター５０１のカウ
ンタ値をラッチ回路５０２にラッチするラッチパルスＬ
Ｐを出力する。図３において（ａ）は、マスタークロッ
クと受信信号クロックの間に周波数誤差が無い時の図で
あり、ラッチ回路５０２には、１０段のシフトレジスタ
の計数値分の大きさ（１０¹⁰−１）＝１０２３がラッチ
される。

【００４８】（ｂ）は、マスタークロックと受信信号ク
ロックの間の周波数誤差が小さい時の図であり、ラッチ
回路５０２には、１０段のシフトレジスタの計数値分の
大きさ（１０¹⁰−１）＝１０２３より小さい値１０２２
がラッチされる。

【００４９】更に、（ｃ）は、マスタークロックと受信
信号クロックの間の周波数誤差が大きい時であり、ラッ
チ回路５０２には、１０段のシフトレジスタの計数値分
の大きさ（１０¹⁰−１）＝１０２３より大きい値１０２
４がラッチされる。

【００５０】次いで、ラッチ回路５０２からラッチした
値が第二の演算回路５１に入力される。第二の演算回路
５１は、１０段のシフトレジスタの計数値分の大きさ１
０２３と入力されるラッチ回路５０２の出力との差の大
きさを求める。即ち、周波数誤差が無い時は、“０”、
受信信号クロックの周波数が大きい時はその差の大きさ
の数値“＋○○”、受信信号クロックの周波数が小さい
時はその差の大きさの数値“−○○”を出力する。

【００５１】更に図２において、図１のＶＣＯ制御電圧
制御回路６２は、変換テーブル６２１と加減算回路６２
２を有して構成される。変換テーブル６２１は、第二の
演算回路５１からの“０”を含む周波数差に対応する数
値を入力し、これをアドレス信号として、予め記憶され
ているテーブルを参照し、対応する周波数誤差に対応す
る大きさの信号を出力する。

【００５２】変換テーブル６２１の出力は、加減算回路
６２２に入力され、そこで変換テーブル６２１の出力に
対応する分だけ加算、又は減算される。加減算回路６２
２の出力は、次いでＤ／Ａ変換器６１に入力される。加
減算回路６２２の出力に対応するアナログ信号を電圧制
御発振器６０に対する制御電圧として出力する。

【００５３】電圧制御発振器６０は、制御電圧に比例す
る周波数の補正が行われたマスタークロックを出力し、
スライディング相関器５に入力する。

【００５４】図４は、図１（ｃ）に対応する具体的構成
例ブロック図である。図１（ｂ）及び図２の構成と相違
して、アップダウンカウンター６３が使用されているの
で、第二の演算回路５１の機能が図２の場合と相違す
る。即ち、図４において、第二の演算回路５１は、比較
回路の機能を有し１０段のシフトレジスタの計数値分の
大きさ１０２３と入力されるラッチ回路５０２の出力と
の比較を行う。

【００５５】この比較の結果、周波数誤差が無い時は、
“０”、受信信号クロックの周波数が大きい時は正の信
号、受信信号クロックの周波数が小さい時は負の信号を
出力する。

【００５６】アップダウンカウンター６３は、第二の演
算回路５１の出力に応じ、正の信号出力の時カウンタ値
を上げ、負の出力信号の時カウンタ値を下げるように制
御される。

【００５７】この時のカウンター６３のカウンタ値が、
Ｄ／Ａ変換器６１によりアナログ電圧に変換され、電圧
制御発振器６０に入力される。電圧制御発振器６０はカ
ウンタ値に対応する大きさの周波数のマスタークロック
を出力し、スライディング相関器５に入力する。

【００５８】ここで、図２と図４の構成を比較すると、
図４の方が、構成が簡易である。しかし、図２の構成で
は、直接に受信信号のクロックとマスタークロックとの
差を求め、この差を“０”とするように電圧制御発振器
６０に対する制御電圧を発生する。

【００５９】これに対し、図４の構成では、受信信号の
クロックとマスタークロックとの大小関係のみを判定
し、順次大小関係が“０”に収束するように電圧制御発
振器６０に対する制御電圧を発生する。したがって、図
４の構成では、図２の構成に比し、初期状態において引
き込みに時間を要するという難点がある。

【００６０】次にマルチパス等に起因して生じる遅延波
が有り、受信信号のレベル変動が無い場合に適用される
構成例が本発明の第２の実施例として図５に示される。

【００６１】遅延波が有り、受信信号のレベル変動が無
い場合は、図５（ａ）に示されるように、複数の相関値
Ｐ0 、Ｐ1 、Ｐ2 が検出される。この場合、スライディ
ング相関器５により検出される複数の相関値の内、一番
レベルの大きい信号波Ｐ0 を検出する。

【００６２】これは、“相関値が大きい信号＝信号レベ
ルが大きい信号”である為に最も確からしい周波数誤差
の推定が可能となるためである。同レベル相関値となっ
た場合には、時間的な順番により信号を選ぶ検出する。

【００６３】以上の方法により検出された信号により、
第１の実施例と同様にΔＴの検出を行い、ΔＴに相当す
る制御電圧の加算もしくは減算を行う。このために本実
施例においては、図５（ｂ）、図５（ｃ）に示すよう
に、最大値検出器６４を設けている。

【００６４】即ち、初めの相関値のタイミング近傍Ｔ
１、Ｔ１’、Ｔ１”で遅延波による相関値を含む複数の
相関値Ｐ0 、Ｐ1 、Ｐ2 が検出される。これら検出され
た相関値Ｐ0 、Ｐ1 、Ｐ2 は、最大値検出器６４に入力
され、最大レベルである相関値Ｐ0 のタイミングＴ１’
が出力される。

【００６５】更に、次の相関値のタイミング近傍Ｔ２、
Ｔ２’、Ｔ２”で遅延波による相関値を含む複数の相関
値Ｐ0 、Ｐ1 、Ｐ2 が検出される。同様に検出された相
関値Ｐ0 、Ｐ1 、Ｐ2 が最大値検出器６４に入力され、
最大レベルである相関値Ｐ0のタイミングＴ２’が出力
される。

【００６６】したがって、タイミングＴ２’とタイミン
グＴ１’との差が第一の演算回路５０により求められ
る。以下の動作は、図１〜図４において説明したと同様
である。即ち、最大値検出器６４を有する他は、図５
（ｂ）、図５（ｃ）はそれぞれ図１（ｂ）、図１（ｃ）
に対応する。

【００６７】図６は、更に本発明の第３の実施例を説明
する図であり、遅延波が無く、受信信号のレベル変動が
ある場合に適用する例である。

【００６８】ここで、受信側もしくは送信側が移動局で
ある場合には、移動場所の環境により受信レベルが変動
する。よって受信場所が電界強度の弱い場所等において
は相関値出力が小さくなり、相関値出力の正しいタイミ
ングの取得が行われない場合が考えられる。

【００６９】このような受信電界強度が弱く十分な相関
値が得られない状況において周波数の制御が正しく動作
しない場合がありうる。第３の実施例はしたがって、ス
ライデング相関器５において相関値に対するスレッシュ
ホールド回路６５を設け、受信レベルが小さいと判断し
た場合には、制御をストップさせマスタークロックの制
御電圧をホールド状態にさせ、再び受信レベルが大きく
なったと判断した時から再び制御を行うようにしてい
る。

【００７０】このために図１（ｂ）、図１（ｃ）の構成
に対応する図６（ｂ）、図６（ｃ）において、比較器６
５を備えている。比較器６５には、各周期における初め
のタイミングＴ１の相関値レベルと次のタイミングＴ２
の相関値レベルが入力される。ここで、このタイミング
Ｔ１、Ｔ２との差が一定となるように、マスタークロッ
クの発振器６０が制御されることは先に説明した実施例
と同様である。

【００７１】図６の実施例では、更に比較器６５におい
て、タイミングＴ１、Ｔ２のそれぞれの相関値レベルと
スレッシュホールド（閾値）ＴＬとが比較される。この
比較において、相関値レベルがスレッシュホールド（閾
値）ＴＬより小さい時は、ホールド信号を出力する。

【００７２】このホールド信号により図６（ｂ）の構成
では、ＶＣＯ制御電圧制御回路６２の動作を停止し、先
の値に保持される。次いで、相関値レベルがスレッシュ
ホールド（閾値）ＴＬを越える場合は、再びＶＣＯ制御
電圧制御回路６２を再開し、図１（ａ）と同様の動作を
継続する。

【００７３】また、図６（ｃ）の構成では、相関値レベ
ルがスレッシュホールド（閾値）ＴＬ以下の場合は、ア
ップ／ダウンカウンター６３の計数動作を停止する。そ
して、相関値レベルがスレッシュホールド（閾値）ＴＬ
を越える場合は、再びアップ／ダウンカウンター６３の
計数の方向を示す第二の演算回路５１からの出力信号に
基づき、カウントを再開する。

【００７４】図７は、更に本発明の第４の実施例であ
り、マルチパスによる遅延波が有り、更に、例えば移動
局が移動時であって、受信信号のレベルが変動する場合
の実施例である。

【００７５】そして、かかる実施例の構成は、図５及び
図６の実施例構成を複合したものである。したがって、
図７（ｂ）及び図７（ｃ）において、スライディング相
関器５と第一の演算回路５０との間に最大値検出器６４
が備えられている。更にこの最大値検出器６４で検出さ
れたマルチパスによる遅延波による相関値を含む複数の
相関値の内最大の相関値のタイミングが検出されて、入
力される比較器６５を有している。

【００７６】かかる最大値検出器６４及び比較器６５の
それぞれ動作は、図５及び図６において説明したと同様
である。

【００７７】例えば、図７（ａ）において、第３周期の
複数の相関値Ｐ03、Ｐ13、Ｐ23の内、最大の相関値Ｐ03
のタイミングＴ１’（Ｔ２’）が検出され、第一の演算
回路５０に入力される。同時に、相関値Ｐ03のレベルが
比較器６５においてスレシュホールドレベルＴＬと比較
される。この比較の結果、相関値Ｐ03のレベルがスレシ
ュホールドレベルＴＬより小さいことが検出される。

【００７８】この時、ホールド信号が出力され、ＶＣＯ
制御電圧制御回路６２〔図７（ｂ）〕、アップダウンカ
ウンター６３〔図７（ｃ）〕の動作が停止され、次の周
期に相関値がスレシュホールドレベルＴＬを越えるま
で、それ以前の周期の制御状態に保留される。

【００７９】

【発明の効果】以上説明したように、本発明により拡散
符号再生を行うスライディング相関器に対するマスター
クロックに高精度な発振器を使用する必要がなくなる。
これにより安価でなおかつ小型の発振器の使用できるス
ペクトラム拡散方式受信機が提供可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明する図である。

【図２】図１（ｂ）の構成に対応する具体例ブロック図
である。

【図３】図２の動作を説明するタイムチャートを示す図
である。

【図４】図１（ｃ）の構成に対応する具体例ブロック図
である。

【図５】本発明の第２の実施例を説明する図である。

【図６】本発明の第３の実施例を説明する図である。

【図７】本発明の第４の実施例を説明する図である。

【図８】ＳＳ方式受信機の動作を説明する図である。

【図９】ＳＳ方式受信機の構成例ブロック図である。

【図１０】相関値出力タイミングを説明する図である。

【符号の説明】

５スライディング相関器５０第一の演算回路５１第二の演算回路６マスタークロック発振器６０電圧制御発振器６１Ｄ／Ａ変換器６２ＶＣＯ制御電圧制御回路６３アップダウンカウンター５０１カウンター５０２ラッチ回路６２１変換テーブル６２２加減算回路

Claims

【特許請求の範囲】

【請求項１】ディジタル信号に周期的な疑似雑音符号信
号が作用されたスペクトラム拡散信号を受信し、該疑似
雑音符号信号と同じ符号の信号を該受信されたスペクト
ラム拡散信号に作用させて該ディジタル信号の帯域に戻
すスペクトラム拡散方式受信機において、該疑似雑音符号と該同じ符号の信号との相関を得る相関
器と、該相関器により先に検出される相関のタイミングと、次
に検出される相関のタイミングとのチップ差又は時間差
を求める回路と、該回路により求められる該チップ差又は時間差に応じ
て、該同じ符号の信号の周波数を制御する回路を有する
ことを特徴とするスペクトラム拡散方式受信機。
【請求項２】請求項１において、電圧制御発振器を有し、前記同じ符号の信号の周波数を
制御する回路は、前記チップ差又は時間差を求める回路
により検出されるチップ差又は時間差分だけ該電圧制御
発振器の発振周波数を増減するように制御することを特
徴とするスペクトラム拡散方式受信機。
【請求項３】請求項１において、電圧制御発振器を有し、且つ前記同じ符号の信号の周波
数を制御する回路はアップダウンカウンターで構成さ
れ、前記チップ差又は時間差が正か、負かにより、該ア
ップダウンカウンターのカウントの方向を制御すること
を特徴とするスペクトラム拡散方式受信機。
【請求項４】請求項１、２又は３において、前記相関器により複数の相関値が得られる時、該複数の
相関値の内で最大の相関値を前記タイミングの基準とす
ることを特徴とするスペクトラム拡散方式受信機。
【請求項５】請求項４において、前記複数の相関値の大きさが等しい時は、検出される相
関値の順位により特定の相関値を前記タイミングの基準
とすることを特徴とするスペクトラム拡散方式受信機。
【請求項６】請求項１、２又は３において、更に、前記相関値のレベルを所定の閾値と比較する比較器を有
し、該比較器により該相関値のレベルが該所定の閾値以下で
あると判定する時、前記同じ符号の信号の周波数を制御する回路は、電圧制
御発振器の発振周波数の制御を停止し、先の制御状態に
保持することを特徴とするスペクトラム拡散方式受信
機。