JPH0984352A - フライバック形およびフォワード形スイッチング電源装置 - Google Patents
フライバック形およびフォワード形スイッチング電源装置Info
- Publication number
- JPH0984352A JPH0984352A JP23302495A JP23302495A JPH0984352A JP H0984352 A JPH0984352 A JP H0984352A JP 23302495 A JP23302495 A JP 23302495A JP 23302495 A JP23302495 A JP 23302495A JP H0984352 A JPH0984352 A JP H0984352A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- switching
- circuit
- voltage
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 高調波を抑制する。
【解決手段】 制御回路１１３によりスイッチ素子１０
４がオンされたとき、整流回路１０２により得られた非
安定な直流電圧がインダクタ１０３に接続され、インダ
クタ１０３にエネルギーが蓄えられる。このエネルギー
はスイッチ素子１０４がオフされたとき、コンデンサ１
０６に蓄えられる。このコンデンサ１０６の電圧はスイ
ッチ素子１０４がオンしたときダイオード１０８を介し
て１次巻線１０７ｆに接続される。次に、スイッチ素子
１０４がオフしたとき、フライバック電圧が２次巻線１
０７ｓに発生する。２次巻線１０７ｓに現れた電圧はダ
イオード１１０およびコンデンサ１１１により整流・平
滑される。
４がオンされたとき、整流回路１０２により得られた非
安定な直流電圧がインダクタ１０３に接続され、インダ
クタ１０３にエネルギーが蓄えられる。このエネルギー
はスイッチ素子１０４がオフされたとき、コンデンサ１
０６に蓄えられる。このコンデンサ１０６の電圧はスイ
ッチ素子１０４がオンしたときダイオード１０８を介し
て１次巻線１０７ｆに接続される。次に、スイッチ素子
１０４がオフしたとき、フライバック電圧が２次巻線１
０７ｓに発生する。２次巻線１０７ｓに現れた電圧はダ
イオード１１０およびコンデンサ１１１により整流・平
滑される。
Description
【０００１】
【発明の属する技術分野】本発明は、フライバック形お
よびフォワード形スイッチング電源装置に関する。
よびフォワード形スイッチング電源装置に関する。
【０００２】
【従来の技術】従来から、スイッチング電源装置の主な
回路方式として、フライバック方式が知られている。フ
ライバック方式のスイッチング電源装置の一例を図１４
に示す。ＡＣ電源２１の電圧はダイオードブリッジ２０
２およびコンデンサ２０６により整流・平滑し、非安定
な直流電圧に直される。この非安定な直流電圧は、フラ
イバック・トランス２０７の１次巻線２０７ｆとスイッ
チ素子２０４の直列回路に接続される。スイッチ素子２
０４を所定の信号に従ってスイッチング動作させ、スイ
ッチ素子２０４がオン時に、フライバック・トランス２
０７の１次巻線２０７ｆを励磁してエネルギーを蓄積し
ておき、スイッチ素子２０４がオフ時にフライバック電
圧を発生させ、ダイオード２１０を通してコンデンサ２
１１を充電し直流電圧を出力する。そして、以上の動作
をスイッチ素子２０４のオン・オフごとに繰り返す。
回路方式として、フライバック方式が知られている。フ
ライバック方式のスイッチング電源装置の一例を図１４
に示す。ＡＣ電源２１の電圧はダイオードブリッジ２０
２およびコンデンサ２０６により整流・平滑し、非安定
な直流電圧に直される。この非安定な直流電圧は、フラ
イバック・トランス２０７の１次巻線２０７ｆとスイッ
チ素子２０４の直列回路に接続される。スイッチ素子２
０４を所定の信号に従ってスイッチング動作させ、スイ
ッチ素子２０４がオン時に、フライバック・トランス２
０７の１次巻線２０７ｆを励磁してエネルギーを蓄積し
ておき、スイッチ素子２０４がオフ時にフライバック電
圧を発生させ、ダイオード２１０を通してコンデンサ２
１１を充電し直流電圧を出力する。そして、以上の動作
をスイッチ素子２０４のオン・オフごとに繰り返す。
【０００３】スイッチ素子２０４がオンしたとき、フラ
イバック・トランス２０７の１次巻線２０７ｆに蓄積さ
れるエネルギーＱ１は、Ｌ１をトランス２０７の１次巻
線２０７ｆのインダクタンスとし、Ｉ１を１次巻線２０
７ｆを流れる電流とすると、
イバック・トランス２０７の１次巻線２０７ｆに蓄積さ
れるエネルギーＱ１は、Ｌ１をトランス２０７の１次巻
線２０７ｆのインダクタンスとし、Ｉ１を１次巻線２０
７ｆを流れる電流とすると、
【０００４】
【数１】Ｑ１＝（１／２）Ｌ１×Ｉ１ と表わされる。
【０００５】
【発明が解決しようとする課題】しかし、ダイオードブ
リッジ２０２に直接コンデンサ２０６が接続されている
（コンデンサ入力形整流回路と呼ばれる）ので、電源ラ
インから見た入力電流は図１５に示すように高調波を多
く含み、力率も悪く、近年大きな問題になっている。
リッジ２０２に直接コンデンサ２０６が接続されている
（コンデンサ入力形整流回路と呼ばれる）ので、電源ラ
インから見た入力電流は図１５に示すように高調波を多
く含み、力率も悪く、近年大きな問題になっている。
【０００６】また、電源投入時に、急激にコンデンサ２
０６を充電するため、定格電圧の数１０倍の突入電流が
流れ、電源供給ラインに多くの悪影響を与えるという問
題があった。
０６を充電するため、定格電圧の数１０倍の突入電流が
流れ、電源供給ラインに多くの悪影響を与えるという問
題があった。
【０００７】電源投入直後は、図１６に示すように、ス
イッチング素子２０４がオンの時にフライバック・トラ
ンス２０７の１次巻線２０７ｆに流れた電流を、オフ時
にリセットする電圧がなく、次のオン時は前回の１次巻
線２０７ｆに流れていた電流を引き継いで電流を増やし
ていき、スイッチ素子２０４にかなりのストレスを与
え、最悪時はスイッチ素子２０４が破壊することがあっ
た。
イッチング素子２０４がオンの時にフライバック・トラ
ンス２０７の１次巻線２０７ｆに流れた電流を、オフ時
にリセットする電圧がなく、次のオン時は前回の１次巻
線２０７ｆに流れていた電流を引き継いで電流を増やし
ていき、スイッチ素子２０４にかなりのストレスを与
え、最悪時はスイッチ素子２０４が破壊することがあっ
た。
【０００８】本発明の目的は、上記のような問題点を解
決し、高調波を抑制することができ、電源投入時の平滑
コンデンサへの突入電流を抑制することができるフライ
バック形およびフォワード形スイッチング電源装置を提
供することにある。
決し、高調波を抑制することができ、電源投入時の平滑
コンデンサへの突入電流を抑制することができるフライ
バック形およびフォワード形スイッチング電源装置を提
供することにある。
【０００９】
１）本発明に係るフライバック形スイッチング電源装置
は、交流電源電圧を整流する整流回路と、インダクタと
スイッチ素子の直列回路であって、該スイッチ素子がス
イッチングによりオンしたとき、前記整流回路により得
られた非安定な直流電圧を前記インダクタに接続させ、
該インダクタにエネルギーを蓄えるための回路と、コン
デンサと第１ダイオードの直列回路であって前記インダ
クタに並列に接続してあり、スイッチングにより前記ス
イッチ素子がオフしたとき、前記インダクタのエネルギ
ーを前記コンデンサに蓄えるための回路と、前記スイッ
チ素子がスイッチングによりオンしたとき、前記コンデ
ンサの電圧を第２ダイオードを介して１次巻線に接続
し、前記コンデンサのエネルギーを１次巻線に蓄え、前
記スイッチ素子がスイッチングによりオフしたとき、フ
ライバック電圧を２次巻線に発生させるためのフライバ
ックトランスと、該フライバックトランスの前記２次巻
線に現れる電圧を整流・平滑する整流・平滑回路と、該
整流・平滑回路により得られた直流電圧に基づき前記ス
イッチ素子のスイッチングを行う制御回路とを備えたこ
とを特徴とする。
は、交流電源電圧を整流する整流回路と、インダクタと
スイッチ素子の直列回路であって、該スイッチ素子がス
イッチングによりオンしたとき、前記整流回路により得
られた非安定な直流電圧を前記インダクタに接続させ、
該インダクタにエネルギーを蓄えるための回路と、コン
デンサと第１ダイオードの直列回路であって前記インダ
クタに並列に接続してあり、スイッチングにより前記ス
イッチ素子がオフしたとき、前記インダクタのエネルギ
ーを前記コンデンサに蓄えるための回路と、前記スイッ
チ素子がスイッチングによりオンしたとき、前記コンデ
ンサの電圧を第２ダイオードを介して１次巻線に接続
し、前記コンデンサのエネルギーを１次巻線に蓄え、前
記スイッチ素子がスイッチングによりオフしたとき、フ
ライバック電圧を２次巻線に発生させるためのフライバ
ックトランスと、該フライバックトランスの前記２次巻
線に現れる電圧を整流・平滑する整流・平滑回路と、該
整流・平滑回路により得られた直流電圧に基づき前記ス
イッチ素子のスイッチングを行う制御回路とを備えたこ
とを特徴とする。
【００１０】このように構成したので、制御回路により
スイッチ素子がオンされたとき、整流回路により得られ
た非安定な直流電圧がインダクタに接続され、インダク
タにエネルギーが蓄えられ、このエネルギーはスイッチ
素子がオフされたとき、コンデンサに蓄えられ、このコ
ンデンサの電圧はスイッチ素子がオンしたとき第２ダイ
オードを介して１次巻線に接続され、次に、スイッチ素
子がオフしたとき、フライバック電圧が２次巻線に発生
する。２次巻線に現れた電圧は整流・平滑回路により整
流・平滑される。
スイッチ素子がオンされたとき、整流回路により得られ
た非安定な直流電圧がインダクタに接続され、インダク
タにエネルギーが蓄えられ、このエネルギーはスイッチ
素子がオフされたとき、コンデンサに蓄えられ、このコ
ンデンサの電圧はスイッチ素子がオンしたとき第２ダイ
オードを介して１次巻線に接続され、次に、スイッチ素
子がオフしたとき、フライバック電圧が２次巻線に発生
する。２次巻線に現れた電圧は整流・平滑回路により整
流・平滑される。
【００１１】２）上記１）に記載のフライバック形スイ
ッチング電源装置において、前記第２ダイオードに並列
に接続した抵抗であって、前記インダクタと、前記コン
デンサと、前記１次巻線とともにソフトスタート回路を
構成する抵抗と、交流電源投入時に、前記スイッチ素子
のオフ状態を維持し、交流電源投入時から、前記抵抗の
抵抗値と前記コンデンサのキャパシタにより決定される
時定数より大きい所定の時間が経過した時点で、前記制
御回路による前記スイッチ素子のスイッチングを開始す
るスイッチ素子駆動制御回路とを備えたことを特徴とす
る。
ッチング電源装置において、前記第２ダイオードに並列
に接続した抵抗であって、前記インダクタと、前記コン
デンサと、前記１次巻線とともにソフトスタート回路を
構成する抵抗と、交流電源投入時に、前記スイッチ素子
のオフ状態を維持し、交流電源投入時から、前記抵抗の
抵抗値と前記コンデンサのキャパシタにより決定される
時定数より大きい所定の時間が経過した時点で、前記制
御回路による前記スイッチ素子のスイッチングを開始す
るスイッチ素子駆動制御回路とを備えたことを特徴とす
る。
【００１２】スイッチ素子をオフ状態にしたまま、交流
電源を投入すると、電流が、インダクタ、コンデンサ、
１次巻線、抵抗の経路を流れ、コンデンサはコンデンサ
と抵抗により決定される時定数で充電され、そして、所
定の時間が経過した時点で、スイッチ素子駆動制御回路
によりスイッチ素子のスイッチングを開始する。
電源を投入すると、電流が、インダクタ、コンデンサ、
１次巻線、抵抗の経路を流れ、コンデンサはコンデンサ
と抵抗により決定される時定数で充電され、そして、所
定の時間が経過した時点で、スイッチ素子駆動制御回路
によりスイッチ素子のスイッチングを開始する。
【００１３】３）上記１）に記載のフライバック形スイ
ッチング電源装置において、パルス発生器と、電源ライ
ンの電流が予め定めた電流設定値より小さいときにの
み、前記パルス発生器の出力を前記スイッチ素子に出力
して前記スイッチ素子をオンさせるパルス制御回路と、
前記フライバックトランスの２次側の直流電圧が予め定
めた電圧になったとき、前記パルス制御回路の制御を停
止させ、前記制御回路による前記スイッチ素子のスイッ
チングを開始させる第１駆動制御回路とを備えたことを
特徴とする。
ッチング電源装置において、パルス発生器と、電源ライ
ンの電流が予め定めた電流設定値より小さいときにの
み、前記パルス発生器の出力を前記スイッチ素子に出力
して前記スイッチ素子をオンさせるパルス制御回路と、
前記フライバックトランスの２次側の直流電圧が予め定
めた電圧になったとき、前記パルス制御回路の制御を停
止させ、前記制御回路による前記スイッチ素子のスイッ
チングを開始させる第１駆動制御回路とを備えたことを
特徴とする。
【００１４】電源ラインの電流が予め定めた電流設定値
より小さいときにのみ、パルス制御回路により、パルス
発生器の出力をスイッチ素子に出力してスイッチ素子を
オンさせ、フライバックトランスの２次側の直流電圧が
予め定めた電圧になったとき、第１駆動制御回路によ
り、パルス制御回路の制御を停止させるとともに、スイ
ッチ素子のスイッチングを開始させる。
より小さいときにのみ、パルス制御回路により、パルス
発生器の出力をスイッチ素子に出力してスイッチ素子を
オンさせ、フライバックトランスの２次側の直流電圧が
予め定めた電圧になったとき、第１駆動制御回路によ
り、パルス制御回路の制御を停止させるとともに、スイ
ッチ素子のスイッチングを開始させる。
【００１５】４）上記１）に記載のフライバック形スイ
ッチング電源装置において、前記整流回路により得られ
た非安定な直流電圧を分圧する分圧回路と、パルス発生
器と、電源ラインの電流検出値が前記分圧回路により得
られる電流設定値より小さいときにのみ、前記パルス発
生器の出力を前記スイッチ素子に出力して前記スイッチ
素子をオンさせるパルス制御回路と、前記フライバック
トランスの２次側の直流電圧が予め定めた電圧になった
とき、前記パルス制御回路による制御を停止させ、前記
制御回路による前記スイッチ素子のスイッチングを開始
させる第２駆動制御回路とを備えたことを特徴とする。
ッチング電源装置において、前記整流回路により得られ
た非安定な直流電圧を分圧する分圧回路と、パルス発生
器と、電源ラインの電流検出値が前記分圧回路により得
られる電流設定値より小さいときにのみ、前記パルス発
生器の出力を前記スイッチ素子に出力して前記スイッチ
素子をオンさせるパルス制御回路と、前記フライバック
トランスの２次側の直流電圧が予め定めた電圧になった
とき、前記パルス制御回路による制御を停止させ、前記
制御回路による前記スイッチ素子のスイッチングを開始
させる第２駆動制御回路とを備えたことを特徴とする。
【００１６】電源ラインの電流検出値が分圧回路により
得られる電流設定値より小さいときにのみ、パルス制御
回路により、パルス発生器の出力をスイッチ素子に出力
してスイッチ素子をオンさせ、トランスの２次側の直流
電圧が予め定めた電圧になったとき、第２駆動制御回路
により、パルス制御回路による制御を停止させるととも
に、制御回路によるスイッチ素子のスイッチングを開始
させる。
得られる電流設定値より小さいときにのみ、パルス制御
回路により、パルス発生器の出力をスイッチ素子に出力
してスイッチ素子をオンさせ、トランスの２次側の直流
電圧が予め定めた電圧になったとき、第２駆動制御回路
により、パルス制御回路による制御を停止させるととも
に、制御回路によるスイッチ素子のスイッチングを開始
させる。
【００１７】５）本発明に係るフォワード形スイッチン
グ電源装置は、交流電源電圧を整流する整流回路と、イ
ンダクタとスイッチ素子の直列回路であって、該スイッ
チ素子がスイッチングによりオンしたとき、前記整流回
路により得られた非安定な直流電圧を前記インダクタに
接続させ、該インダクタにエネルギーを蓄えるための回
路と、コンデンサと第１ダイオードの直列回路であって
前記インダクタに並列に接続してあり、スイッチングに
より前記スイッチ素子がオフしたとき、前記インダクタ
のエネルギーを前記コンデンサに蓄えるための回路と、
スイッチングにより前記スイッチ素子がオンしたとき、
前記コンデンサの電圧を第２ダイオードを介して１次巻
線に接続し２次巻線にエネルギーを供給するためのトラ
ンスと、該トランスの２次巻線に現れた電圧を整流・平
滑する整流平滑回路と、該整流平滑回路により得られた
直流電圧に基づき前記スイッチ素子のスイッチングを行
う制御回路とを備えたことを特徴とする。
グ電源装置は、交流電源電圧を整流する整流回路と、イ
ンダクタとスイッチ素子の直列回路であって、該スイッ
チ素子がスイッチングによりオンしたとき、前記整流回
路により得られた非安定な直流電圧を前記インダクタに
接続させ、該インダクタにエネルギーを蓄えるための回
路と、コンデンサと第１ダイオードの直列回路であって
前記インダクタに並列に接続してあり、スイッチングに
より前記スイッチ素子がオフしたとき、前記インダクタ
のエネルギーを前記コンデンサに蓄えるための回路と、
スイッチングにより前記スイッチ素子がオンしたとき、
前記コンデンサの電圧を第２ダイオードを介して１次巻
線に接続し２次巻線にエネルギーを供給するためのトラ
ンスと、該トランスの２次巻線に現れた電圧を整流・平
滑する整流平滑回路と、該整流平滑回路により得られた
直流電圧に基づき前記スイッチ素子のスイッチングを行
う制御回路とを備えたことを特徴とする。
【００１８】このように構成したので、制御回路により
スイッチ素子がオンされたとき、整流回路により得られ
た非安定な直流電圧がインダクタに接続され、インダク
タにエネルギーが蓄えられ、このエネルギーはスイッチ
素子がオフされたとき、コンデンサに蓄えられ、このコ
ンデンサの電圧はスイッチ素子がオンしたとき第２ダイ
オードを介して１次巻線に接続されて、２次巻線にエネ
ルギーが供給される。２次巻線に現れた電圧は整流・平
滑回路により整流・平滑される。
スイッチ素子がオンされたとき、整流回路により得られ
た非安定な直流電圧がインダクタに接続され、インダク
タにエネルギーが蓄えられ、このエネルギーはスイッチ
素子がオフされたとき、コンデンサに蓄えられ、このコ
ンデンサの電圧はスイッチ素子がオンしたとき第２ダイ
オードを介して１次巻線に接続されて、２次巻線にエネ
ルギーが供給される。２次巻線に現れた電圧は整流・平
滑回路により整流・平滑される。
【００１９】６）上記５）に記載のフォワード形スイッ
チング電源装置において、前記第２ダイオードに並列に
接続した抵抗であって、前記インダクタと、前記コンデ
ンサと、前記１次巻線とともにソフトスタート回路を構
成する抵抗と、交流電源投入時に、前記スイッチ素子を
オフにし、交流電源投入時から、前記抵抗の抵抗値と前
記コンデンサのキャパシタにより決定される時定数より
大きい所定の時間が経過した時点で、前記制御回路によ
る前記スイッチ素子のスイッチングを開始するスイッチ
素子駆動制御回路とを備えたことを特徴とする。
チング電源装置において、前記第２ダイオードに並列に
接続した抵抗であって、前記インダクタと、前記コンデ
ンサと、前記１次巻線とともにソフトスタート回路を構
成する抵抗と、交流電源投入時に、前記スイッチ素子を
オフにし、交流電源投入時から、前記抵抗の抵抗値と前
記コンデンサのキャパシタにより決定される時定数より
大きい所定の時間が経過した時点で、前記制御回路によ
る前記スイッチ素子のスイッチングを開始するスイッチ
素子駆動制御回路とを備えたことを特徴とする。
【００２０】スイッチ素子をオフ状態にしたまま、交流
電源を投入すると、電流が、インダクタ、コンデンサ、
１次巻線、抵抗の経路を流れ、コンデンサはコンデンサ
と抵抗により決定される時定数で充電され、そして、所
定の時間が経過した時点で、スイッチ素子駆動制御回路
によりスイッチ素子のスイッチングを開始する。
電源を投入すると、電流が、インダクタ、コンデンサ、
１次巻線、抵抗の経路を流れ、コンデンサはコンデンサ
と抵抗により決定される時定数で充電され、そして、所
定の時間が経過した時点で、スイッチ素子駆動制御回路
によりスイッチ素子のスイッチングを開始する。
【００２１】７）上記５）に記載のフォワード形スイッ
チング電源装置において、パルス発生器と、該パルス発
生器の出力を、電源ラインの電流が予め定めた電流設定
値より小さいときにのみ前記スイッチ素子に出力して前
記スイッチ素子をオンさせるパルス制御回路と、前記前
記トランスの２次側の直流電圧が予め定めた電圧になっ
たとき、前記パルス制御回路の制御を停止させ、前記制
御回路による前記スイッチ素子のスイッチングを開始さ
せる第１駆動制御回路とを備えたことを特徴とする。
チング電源装置において、パルス発生器と、該パルス発
生器の出力を、電源ラインの電流が予め定めた電流設定
値より小さいときにのみ前記スイッチ素子に出力して前
記スイッチ素子をオンさせるパルス制御回路と、前記前
記トランスの２次側の直流電圧が予め定めた電圧になっ
たとき、前記パルス制御回路の制御を停止させ、前記制
御回路による前記スイッチ素子のスイッチングを開始さ
せる第１駆動制御回路とを備えたことを特徴とする。
【００２２】電源ラインの電流が予め定めた電流設定値
より小さいときにのみ、パルス制御回路により、パルス
発生器の出力をスイッチ素子に出力してスイッチ素子を
オンさせ、トランスの２次側の直流電圧が予め定めた電
圧になったとき、第１駆動制御回路により、パルス制御
回路の制御を停止させるとともに、スイッチ素子のスイ
ッチングを開始させる。
より小さいときにのみ、パルス制御回路により、パルス
発生器の出力をスイッチ素子に出力してスイッチ素子を
オンさせ、トランスの２次側の直流電圧が予め定めた電
圧になったとき、第１駆動制御回路により、パルス制御
回路の制御を停止させるとともに、スイッチ素子のスイ
ッチングを開始させる。
【００２３】８）上記５）に記載のフォワード形スイッ
チング電源装置において、前記整流回路により得られた
非安定な直流電圧を分圧する分圧回路と、パルス発生器
と、該パルス発生器の出力を、電源ラインの電流検出値
が前記分圧回路により得られる電流設定値より小さいと
きにのみ前記スイッチ素子に出力して前記スイッチ素子
をオンさせるパルス制御回路と、前記トランスの２次側
の直流電圧が予め定めた電圧になったとき、前記パルス
制御回路による制御を停止させ、前記制御回路による前
記スイッチ素子のスイッチングを開始させる第２駆動制
御回路とを備えたことを特徴とする。
チング電源装置において、前記整流回路により得られた
非安定な直流電圧を分圧する分圧回路と、パルス発生器
と、該パルス発生器の出力を、電源ラインの電流検出値
が前記分圧回路により得られる電流設定値より小さいと
きにのみ前記スイッチ素子に出力して前記スイッチ素子
をオンさせるパルス制御回路と、前記トランスの２次側
の直流電圧が予め定めた電圧になったとき、前記パルス
制御回路による制御を停止させ、前記制御回路による前
記スイッチ素子のスイッチングを開始させる第２駆動制
御回路とを備えたことを特徴とする。
【００２４】電源ラインの電流検出値が分圧回路により
得られる電流設定値より小さいときにのみ、パルス制御
回路により、パルス発生器の出力をスイッチ素子に出力
してスイッチ素子をオンさせ、トランスの２次側の直流
電圧が予め定めた電圧になったとき、第２駆動制御回路
により、パルス制御回路による制御を停止させるととも
に、制御回路によるスイッチ素子のスイッチングを開始
させる。
得られる電流設定値より小さいときにのみ、パルス制御
回路により、パルス発生器の出力をスイッチ素子に出力
してスイッチ素子をオンさせ、トランスの２次側の直流
電圧が予め定めた電圧になったとき、第２駆動制御回路
により、パルス制御回路による制御を停止させるととも
に、制御回路によるスイッチ素子のスイッチングを開始
させる。
【００２５】
＜第１の実施の形態＞図１は本発明の第１の実施の形態
を示す。これはフライバック形スイッチング電源装置の
例である。図１において、１０１は交流電源である。１
０２は全波整流用のダイオードブリッジであり、交流電
源の電圧を全波整流するものである。１０３はインダク
タ、１０４はスイッチ素子であり、スイッチ素子１０４
とインダクタ１０３との直列回路は全波整流により得ら
れた非安定な直流電圧が接続されている。１０５はダイ
オード、１０６はコンデンサであり、ダイオード１０５
のアノードとコンデンサ１０６とを直列接続した直列回
路はインダクタ１０３に並列に接続されている。１０８
はダイオードであり、ダイオード１０８と、フライバッ
ク・トランス１０７の１次巻線との直列回路には、ダイ
オード１０５とコンデンサ１０６との節点の電圧が接続
されている。１０９は抵抗であり、ダイオード１０８に
並列に接続されている。
を示す。これはフライバック形スイッチング電源装置の
例である。図１において、１０１は交流電源である。１
０２は全波整流用のダイオードブリッジであり、交流電
源の電圧を全波整流するものである。１０３はインダク
タ、１０４はスイッチ素子であり、スイッチ素子１０４
とインダクタ１０３との直列回路は全波整流により得ら
れた非安定な直流電圧が接続されている。１０５はダイ
オード、１０６はコンデンサであり、ダイオード１０５
のアノードとコンデンサ１０６とを直列接続した直列回
路はインダクタ１０３に並列に接続されている。１０８
はダイオードであり、ダイオード１０８と、フライバッ
ク・トランス１０７の１次巻線との直列回路には、ダイ
オード１０５とコンデンサ１０６との節点の電圧が接続
されている。１０９は抵抗であり、ダイオード１０８に
並列に接続されている。
【００２６】１１０はダイオード、１１１はコンデンサ
であり、フライバック・トランス１０７の２次側の電圧
を整流・平滑するものである。１１２は負荷抵抗であ
る。１１３は制御回路であり、得られた直流電圧の変化
分をパルス幅に変えてスイッチ素子１０４をスイッチン
グするものである。１１４はタイマであり、タイマ時間
は交流電源オンからフライバック・トランス１０７の１
次側が予め定めた電圧になるまでの時間が設定されてお
り、交流電源１０１のオンにより起動するようになって
いる。
であり、フライバック・トランス１０７の２次側の電圧
を整流・平滑するものである。１１２は負荷抵抗であ
る。１１３は制御回路であり、得られた直流電圧の変化
分をパルス幅に変えてスイッチ素子１０４をスイッチン
グするものである。１１４はタイマであり、タイマ時間
は交流電源オンからフライバック・トランス１０７の１
次側が予め定めた電圧になるまでの時間が設定されてお
り、交流電源１０１のオンにより起動するようになって
いる。
【００２７】図１を参照して交流電源投入時の動作を説
明する。スイッチ素子１０４をオフにした状態で、交流
電源１０１を投入すると、タイマ１１４が起動し、電流
が、インダクタ１０３→コンデンサ１０６→フライバッ
ク・トランス１０７の１次巻線→抵抗１０９の経路を流
れ、コンデンサ１０６を充電する。この充電は、インダ
クタ１０３と、フライバック・トランス１０７の１次巻
線のインダクタンスが小さいので、ほぼコンデンサ１０
６のキャパシタンスと抵抗１０９の抵抗値の時定数で行
われる。そして、タイマ１１４がタイムアップすると、
制御回路１１３によりスイッチ素子１０４のスイッチン
グが開始される。このように、電源投入時の突入電流が
抑制され、電源系統を乱すことがない。スイッチ素子１
０４にはストレスを与えることなく、スイッチ素子１０
４のスイッチング動作開始時には、ほぼ定常運転時の動
作となる。抵抗１０９として充分大きな値のものを選定
することにより、効率の低下を招くことなく突入電流を
防止することができる。
明する。スイッチ素子１０４をオフにした状態で、交流
電源１０１を投入すると、タイマ１１４が起動し、電流
が、インダクタ１０３→コンデンサ１０６→フライバッ
ク・トランス１０７の１次巻線→抵抗１０９の経路を流
れ、コンデンサ１０６を充電する。この充電は、インダ
クタ１０３と、フライバック・トランス１０７の１次巻
線のインダクタンスが小さいので、ほぼコンデンサ１０
６のキャパシタンスと抵抗１０９の抵抗値の時定数で行
われる。そして、タイマ１１４がタイムアップすると、
制御回路１１３によりスイッチ素子１０４のスイッチン
グが開始される。このように、電源投入時の突入電流が
抑制され、電源系統を乱すことがない。スイッチ素子１
０４にはストレスを与えることなく、スイッチ素子１０
４のスイッチング動作開始時には、ほぼ定常運転時の動
作となる。抵抗１０９として充分大きな値のものを選定
することにより、効率の低下を招くことなく突入電流を
防止することができる。
【００２８】次に、図２および図３を参照して、スイッ
チング動作開始後の動作を説明する。
チング動作開始後の動作を説明する。
【００２９】図２は図１と同一の電気回路であり、図３
は図２の各部のタイミングを示すタイムチャートであ
る。ダイオードブリッジ１０２の出力電圧がＥＯの場
合、スイッチ素子１０４がＴ１の期間オンすると、イン
ダクタ１０３に電流が流れる。インダクタ１０３に流れ
る電流Ｉ１は、Ｌ１をインダクタ１０３のインダクタン
スとすると、
は図２の各部のタイミングを示すタイムチャートであ
る。ダイオードブリッジ１０２の出力電圧がＥＯの場
合、スイッチ素子１０４がＴ１の期間オンすると、イン
ダクタ１０３に電流が流れる。インダクタ１０３に流れ
る電流Ｉ１は、Ｌ１をインダクタ１０３のインダクタン
スとすると、
【００３０】
【数２】 Ｉ１= （Ｅ０／Ｌ１）Ｔ１ …(1) となり、インダクタ１０３には、エネルギーＱ１、すな
わち、
わち、
【００３１】
【数３】 Ｑ１= （１／２）×Ｌ１×Ｉ１2 …(2) が蓄えられる。
【００３２】コンデンサ１０６には、Ｔ１の期間の直前
のＴ２の期間に、インダクタ１０３のエネルギーＱ１が
蓄えられているので、このＴ１の期間に、スイッチ素子
がオンすると、コンデンサ１０６の電圧がフライバック
・トランス１０７の１次巻線１０７ｆにかかり、ダイオ
ード１０８を介して１次巻線１０７ｆに電流Ｉ２が流れ
る。電流Ｉ２は、Ｌ２を１次巻線１０７ｆのインダクタ
ンスとすると、
のＴ２の期間に、インダクタ１０３のエネルギーＱ１が
蓄えられているので、このＴ１の期間に、スイッチ素子
がオンすると、コンデンサ１０６の電圧がフライバック
・トランス１０７の１次巻線１０７ｆにかかり、ダイオ
ード１０８を介して１次巻線１０７ｆに電流Ｉ２が流れ
る。電流Ｉ２は、Ｌ２を１次巻線１０７ｆのインダクタ
ンスとすると、
【００３３】
【数４】 Ｉ２＝（１／２）Ｌ２×Ｉ２2 …(3) となり、１次巻線１０７ｆには、エネルギーＱ２、すな
わち、
わち、
【００３４】
【数５】 Ｑ２＝（１／２）Ｌ２×Ｉ２2 …(4) が蓄えられる。
【００３５】そして、スイッチ素子１０４がオフする
と、インダクタ１０３のエネルギーＱ１が、
と、インダクタ１０３のエネルギーＱ１が、
【００３６】
【数６】 Ｔ２＝（Ｉ１／Ｅ１）Ｌ１ …(5) の期間でリセットされ、コンデンサ１０６に蓄えられ
る。また、フライバック・トランス１０７の１次巻線１
０７ｆに流れていた電流Ｉ２が遮断され、エネルギーＱ
２が２次側に伝達され、フライバック電圧が発生する。
２次側には電流Ｉ３が流れる。電流Ｉ３は、Ｌ３を２次
巻線１０７ｓのインダクタンスとすると、
る。また、フライバック・トランス１０７の１次巻線１
０７ｆに流れていた電流Ｉ２が遮断され、エネルギーＱ
２が２次側に伝達され、フライバック電圧が発生する。
２次側には電流Ｉ３が流れる。電流Ｉ３は、Ｌ３を２次
巻線１０７ｓのインダクタンスとすると、
【００３７】
【数７】
【００３８】となり、コンデンサ１１１が充電される。
【００３９】エネルギーＱ１，Ｑ２，Ｑ３は、平衡時、
Ｑ１＝Ｑ２＝Ｑ３の関係があるので、
Ｑ１＝Ｑ２＝Ｑ３の関係があるので、
【００４０】
【数８】
【００４１】となる。
【００４２】図２に示す交流入力時（実効値電圧Ｅｅｆ
ｆ、実効値電流Ｉｅｆｆ）には、入力電圧ｅが
ｆ、実効値電流Ｉｅｆｆ）には、入力電圧ｅが
【００４３】
【数９】
【００４４】の時、
【００４５】
【数１０】
【００４６】であり、
【００４７】
【数１１】
【００４８】となる。
【００４９】供給電源に流れる電流は、図４に示すよう
に、ほぼ基本波成分とスイッチングの周波数成分以上の
高調波成分だけとなり、例えば、スイッチング周波数を
基本波成分のＮ倍とした場合、入力電流に含まれる高調
波成分はＮ次以上となる。この高調波は、高い周波数成
分を取除くだけの簡単なフィルタで除去することがで
き、電流波形は入力電圧波形と相似な正弦波状になる。
このように、高調波電流ひずみを抑制して力率の改善を
図ることができる。
に、ほぼ基本波成分とスイッチングの周波数成分以上の
高調波成分だけとなり、例えば、スイッチング周波数を
基本波成分のＮ倍とした場合、入力電流に含まれる高調
波成分はＮ次以上となる。この高調波は、高い周波数成
分を取除くだけの簡単なフィルタで除去することがで
き、電流波形は入力電圧波形と相似な正弦波状になる。
このように、高調波電流ひずみを抑制して力率の改善を
図ることができる。
【００５０】＜第２の実施の形態＞図５は本発明の第２
の実施の形態を示す。本実施の形態は第１の実施の形態
との比較でいえば、突入電流防止方法が相違する。本実
施の形態では、電流検出・パルス制御回路５１４によ
り、スイッチ素子１０４を流れる電流を検出し、検出さ
れた電流値が、予め定めた電流設定値（例えば、定格時
のピーク電流の１．５倍の値や、式（１０）で示す値の
最大値より大きな値（Ｉｍａｘ）) を超えたとき、スイ
ッチ素子をオフさせるようにした。制御回路５１３は得
られた直流電圧の変化分をパルス幅に変えてスイッチ素
子１０４をスイッチングし、直流電圧が一度所定の電圧
になると、起動するとともに、電流検出・パルス制御回
路５１４の動作を停止させるものである。
の実施の形態を示す。本実施の形態は第１の実施の形態
との比較でいえば、突入電流防止方法が相違する。本実
施の形態では、電流検出・パルス制御回路５１４によ
り、スイッチ素子１０４を流れる電流を検出し、検出さ
れた電流値が、予め定めた電流設定値（例えば、定格時
のピーク電流の１．５倍の値や、式（１０）で示す値の
最大値より大きな値（Ｉｍａｘ）) を超えたとき、スイ
ッチ素子をオフさせるようにした。制御回路５１３は得
られた直流電圧の変化分をパルス幅に変えてスイッチ素
子１０４をスイッチングし、直流電圧が一度所定の電圧
になると、起動するとともに、電流検出・パルス制御回
路５１４の動作を停止させるものである。
【００５１】電流検出・パルス制御回路５１４の構成を
示す図６を参照して突入電流防止方法をさらに詳しく説
明する。交流電源１０１が投入されると、パルス発生器
６０１からの１つのパルスがＡＮＤゲート６０５の一方
の入力端子と、フリップフロップ６０４のＲ端子に供給
される（図７（ａ）参照）。スイッチ素子１０４が電源
投入直後は、検出された電流値が電流設定値より小さい
ので（図７（ｂ），（ｃ）参照）、フリップフロップ６
０４はリセットされたままであり（図７（ｄ）参照）、
ＡＮＤゲート６０５の一方の入力端子のレベルがＨレベ
ルになる。よって、パルス発生器６０１からのパルスが
ＡＮＤゲート６０５を介して出力され、スイッチ素子１
０４がオンされる（図７（ｅ）参照）。スイッチ素子１
０４がオンしたとき（図８（ｂ）参照）、インダクタ１
０３およびスイッチ素子１０４を通じて流れる電流ΔＩ
１は、
示す図６を参照して突入電流防止方法をさらに詳しく説
明する。交流電源１０１が投入されると、パルス発生器
６０１からの１つのパルスがＡＮＤゲート６０５の一方
の入力端子と、フリップフロップ６０４のＲ端子に供給
される（図７（ａ）参照）。スイッチ素子１０４が電源
投入直後は、検出された電流値が電流設定値より小さい
ので（図７（ｂ），（ｃ）参照）、フリップフロップ６
０４はリセットされたままであり（図７（ｄ）参照）、
ＡＮＤゲート６０５の一方の入力端子のレベルがＨレベ
ルになる。よって、パルス発生器６０１からのパルスが
ＡＮＤゲート６０５を介して出力され、スイッチ素子１
０４がオンされる（図７（ｅ）参照）。スイッチ素子１
０４がオンしたとき（図８（ｂ）参照）、インダクタ１
０３およびスイッチ素子１０４を通じて流れる電流ΔＩ
１は、
【００５２】
【数１２】 ΔＩ１＝（Ｅ０／Ｌ１）ｔ …(13) となり、時間ｔに比例して増加する（図８（ａ）参
照）。そして、検出された電流が電流設定値より大きく
なると（図７（ｂ），（ｃ）参照）、フリップフロップ
６０４がセットされ（図７（ｄ））、ＡＮＤゲート６０
５の一方の入力端子のレベルがＬレベルになり、スイッ
チ素子１０４がオフされる（図７（ｅ）参照）。する
と、電流ΔＩ１は、
照）。そして、検出された電流が電流設定値より大きく
なると（図７（ｂ），（ｃ）参照）、フリップフロップ
６０４がセットされ（図７（ｄ））、ＡＮＤゲート６０
５の一方の入力端子のレベルがＬレベルになり、スイッ
チ素子１０４がオフされる（図７（ｅ）参照）。する
と、電流ΔＩ１は、
【００５３】
【数１３】 ΔＩ１＝−（Ｅ１／Ｌ１）ｔ …(14) となり、時間ｔに比例して減少していく（図８（ａ），
（ｂ）参照）。その後、パルス発生器６０１からのパル
スがＨレベルからＬレベルになる（図７（ｄ）参照）。
以後、このサイクルが繰り返えされる。
（ｂ）参照）。その後、パルス発生器６０１からのパル
スがＨレベルからＬレベルになる（図７（ｄ）参照）。
以後、このサイクルが繰り返えされる。
【００５４】図８（ａ），（ｂ），（ｃ）に示すよう
に、Ｅ１が充分充電されていない間は、電流がＩｍａｘ
に達したときに、スイッチ素子１０４をオフすることに
より、突入電流をＩｍａｘ以下に押さえることができ
る。定格運転時にはパルス制御は働かず定常運転にな
る。
に、Ｅ１が充分充電されていない間は、電流がＩｍａｘ
に達したときに、スイッチ素子１０４をオフすることに
より、突入電流をＩｍａｘ以下に押さえることができ
る。定格運転時にはパルス制御は働かず定常運転にな
る。
【００５５】＜第３の実施の形態＞図９は本発明の第３
の実施の形態を示す。本実施の形態は第２の実施の形態
との比較でいえば、電流検出・パルス制御回路に設定さ
れる電流設定値が相違する。本実施の形態では、電流検
出・パルス制御回路９１４の電流設定値を、ブリッジダ
イオード１０２による全波整流で得られた非安定な直流
電圧を抵抗９１５，９１６により分圧して得られた値と
した。よって、電流設定値は入力電圧値に比例すること
になり、入力電流は、図１０に示すように、電源投入直
後から、正弦波とすることができる。
の実施の形態を示す。本実施の形態は第２の実施の形態
との比較でいえば、電流検出・パルス制御回路に設定さ
れる電流設定値が相違する。本実施の形態では、電流検
出・パルス制御回路９１４の電流設定値を、ブリッジダ
イオード１０２による全波整流で得られた非安定な直流
電圧を抵抗９１５，９１６により分圧して得られた値と
した。よって、電流設定値は入力電圧値に比例すること
になり、入力電流は、図１０に示すように、電源投入直
後から、正弦波とすることができる。
【００５６】＜第４の実施の形態＞図１１は本発明の第
４の実施の形態を示す。これはフォワード形スイッチン
グ電源装置の例である。図１１において、１０１〜１０
６、１０８，１０９、１１３，１１４は図１と同一部分
を示す。１１０７はトランスである。トランスの２次側
電圧は、ダイオード１１１１、１１１３により整流さ
れ、インダクタ１１１２およびコンデンサ１１１４によ
り平滑される。１１１５は負荷抵抗である。
４の実施の形態を示す。これはフォワード形スイッチン
グ電源装置の例である。図１１において、１０１〜１０
６、１０８，１０９、１１３，１１４は図１と同一部分
を示す。１１０７はトランスである。トランスの２次側
電圧は、ダイオード１１１１、１１１３により整流さ
れ、インダクタ１１１２およびコンデンサ１１１４によ
り平滑される。１１１５は負荷抵抗である。
【００５７】本実施の形態での交流電源投入時の動作
は、第１の実施の形態での交流電源投入時の動作と本質
的に同一であるので説明は省略する。
は、第１の実施の形態での交流電源投入時の動作と本質
的に同一であるので説明は省略する。
【００５８】次に、スイッチング動作開始後の動作を説
明する。スイッチ素子１０４がオンすると、インダンク
タ１０３に電流が流れ、エネルギーが蓄えられる。コン
デンサ１０６には、直前のスイッチ素子１０４のオフ時
に、インダクタ１０３のエネルギーＱ１が蓄えられてい
るので、このスイッチ素子１０４オンのとき、コンデン
サ１０６の電圧がトランス１１０７の１次巻線にかか
る。すると、トランス１１０７の２次側に電圧が現れ、
電流Ｉ３がダイオード１１１１を介してインダクタ１１
１２に流れ、インダクタ１１１２にエネルギーが蓄えら
れる。ついで、スイッチ素子１０４がオフすると、イン
ダクタ１０３のエネルギーがコンデンサ１０６に蓄えら
れる。トランス１１０７の１次巻線には電流は流れな
い。よって、インダクタ１１１２に蓄えられていたエネ
ルギーがコンデンサ１１１４に蓄えられる。本実施の形
態では、このように構成したので、第１の実施の形態と
同様に高調波電流ひずみを抑制することができる。
明する。スイッチ素子１０４がオンすると、インダンク
タ１０３に電流が流れ、エネルギーが蓄えられる。コン
デンサ１０６には、直前のスイッチ素子１０４のオフ時
に、インダクタ１０３のエネルギーＱ１が蓄えられてい
るので、このスイッチ素子１０４オンのとき、コンデン
サ１０６の電圧がトランス１１０７の１次巻線にかか
る。すると、トランス１１０７の２次側に電圧が現れ、
電流Ｉ３がダイオード１１１１を介してインダクタ１１
１２に流れ、インダクタ１１１２にエネルギーが蓄えら
れる。ついで、スイッチ素子１０４がオフすると、イン
ダクタ１０３のエネルギーがコンデンサ１０６に蓄えら
れる。トランス１１０７の１次巻線には電流は流れな
い。よって、インダクタ１１１２に蓄えられていたエネ
ルギーがコンデンサ１１１４に蓄えられる。本実施の形
態では、このように構成したので、第１の実施の形態と
同様に高調波電流ひずみを抑制することができる。
【００５９】＜第５の実施の形態＞図１２は本発明の第
５の実施の形態を示す。本実施の形態は、第４の実施の
形態との比較でいえば、突入電流防止方法が相違する。
すなわち、本実施の形態では、第２の実施の形態と同様
に電流検出・パルス制御回路５１４を採用した。本実施
の形態での交流電源投入時の動作は、第２の実施の形態
と本質的に同一であるので説明は省略する。
５の実施の形態を示す。本実施の形態は、第４の実施の
形態との比較でいえば、突入電流防止方法が相違する。
すなわち、本実施の形態では、第２の実施の形態と同様
に電流検出・パルス制御回路５１４を採用した。本実施
の形態での交流電源投入時の動作は、第２の実施の形態
と本質的に同一であるので説明は省略する。
【００６０】＜第６の実施の形態＞図１３は本発明の第
６の実施の形態を示す。本実施の形態は、第５の実施の
形態との比較でいえば、電流検出・パルス制御回路に設
定される電流設定値が相違する。本実施の形態では、第
３の実施の形態と同様に、電流検出・パルス制御回路９
１４の電流設定値を、ブリッジダイオード１０２による
全波整流で得られた非安定な直流電圧を抵抗９１５，９
１６により分圧して得られた値とした。本実施の形態で
の交流電源投入時の動作は、第３の実施の形態での交流
電源投入時の動作と本質的に同一であるので説明は省略
する。
６の実施の形態を示す。本実施の形態は、第５の実施の
形態との比較でいえば、電流検出・パルス制御回路に設
定される電流設定値が相違する。本実施の形態では、第
３の実施の形態と同様に、電流検出・パルス制御回路９
１４の電流設定値を、ブリッジダイオード１０２による
全波整流で得られた非安定な直流電圧を抵抗９１５，９
１６により分圧して得られた値とした。本実施の形態で
の交流電源投入時の動作は、第３の実施の形態での交流
電源投入時の動作と本質的に同一であるので説明は省略
する。
【００６１】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、高調波を抑制することがで
き、電源投入時の平滑コンデンサへの突入電流を抑制す
ることができる。
上記のように構成したので、高調波を抑制することがで
き、電源投入時の平滑コンデンサへの突入電流を抑制す
ることができる。
【図１】本発明の第１の実施の形態を示す電気回路図で
ある。
ある。
【図２】第１の実施の形態に係るスイッチング電源装置
の動作を説明するための電気回路図である。
の動作を説明するための電気回路図である。
【図３】図２に示す各部のタイミングの一例を示すタイ
ムチャートである。
ムチャートである。
【図４】電源ラインの波形の一例を示す波形図である。
【図５】本発明の第２の実施の形態を示す電気回路図で
ある。
ある。
【図６】図５に示す電流検出・パルス制御回路５１４の
構成を示すブロック図である。
構成を示すブロック図である。
【図７】図６に示す各部のタイミングの一例を示すタイ
ムチャートである。
ムチャートである。
【図８】スイッチ素子のオン・オフと、電流ΔＩ１およ
び電圧Ｅ１との関係を説明するためのタイムチャートで
ある。
び電圧Ｅ１との関係を説明するためのタイムチャートで
ある。
【図９】本発明の第３の実施の形態を示す電気回路図で
ある。
ある。
【図１０】図９に示す電流検出・パルス制御回路９１４
に設定される電流設定値と電流波形の一例を示す波形図
である。
に設定される電流設定値と電流波形の一例を示す波形図
である。
【図１１】本発明の第４の実施の形態を示す電気回路図
である。
である。
【図１２】本発明の第５の実施の形態を示す電気回路図
である。
である。
【図１３】本発明の第６の実施の形態を示す電気回路図
である。
である。
【図１４】従来のフライバック式スイッチング電源装置
の一例を示す電気回路図である。
の一例を示す電気回路図である。
【図１５】図１４に示す装置の入力電流波形と入力電圧
波形の一例を示す波形図である。
波形の一例を示す波形図である。
【図１６】図１４に示す装置の電流投入直後の電流波形
を示す波形図である。
を示す波形図である。
１０１ 交流電源 １０２ ダイオードブリッジ １０３ インダクタ １０４ スイッチ素子 １０５，１０８，１１０ ダイオード １０６，１１１ コンデンサ １０７ トランス １０７ｆ １次巻線 １０７ｓ ２次巻線 １０９ 抵抗 １１２ 負荷抵抗 １１３ 制御回路 １１４ タイマ
Claims (8)
- 【請求項１】 交流電源電圧を整流する整流回路と、 インダクタとスイッチ素子の直列回路であって、該スイ
ッチ素子がスイッチングによりオンしたとき、前記整流
回路により得られた非安定な直流電圧を前記インダクタ
に接続させ、該インダクタにエネルギーを蓄えるための
回路と、 コンデンサと第１ダイオードの直列回路であって前記イ
ンダクタに並列に接続してあり、スイッチングにより前
記スイッチ素子がオフしたとき、前記インダクタのエネ
ルギーを前記コンデンサに蓄えるための回路と、 前記スイッチ素子がスイッチングによりオンしたとき、
前記コンデンサの電圧を第２ダイオードを介して１次巻
線に接続し、前記コンデンサのエネルギーを１次巻線に
蓄え、前記スイッチ素子がスイッチングによりオフした
とき、フライバック電圧を２次巻線に発生させるための
フライバックトランスと、 該フライバックトランスの前記２次巻線に現れる電圧を
整流・平滑する整流・平滑回路と、 該整流・平滑回路により得られた直流電圧に基づき前記
スイッチ素子のスイッチングを行う制御回路とを備えた
ことを特徴とするフライバック形スイッチング電源装
置。 - 【請求項２】 請求項１において、 前記第２ダイオードに並列に接続した抵抗であって、前
記インダクタと、前記コンデンサと、前記１次巻線とと
もにソフトスタート回路を構成する抵抗と、 交流電源投入時に、前記スイッチ素子のオフ状態を維持
し、交流電源投入時から、前記抵抗の抵抗値と前記コン
デンサのキャパシタにより決定される時定数より大きい
所定の時間が経過した時点で、前記制御回路による前記
スイッチ素子のスイッチングを開始するスイッチ素子駆
動制御回路とを備えたことを特徴とするフライバック形
スイッチング電源装置。 - 【請求項３】 請求項１において、 パルス発生器と、 電源ラインの電流が予め定めた電流設定値より小さいと
きにのみ、前記パルス発生器の出力を前記スイッチ素子
に出力して前記スイッチ素子をオンさせるパルス制御回
路と、 前記フライバックトランスの２次側の直流電圧が予め定
めた電圧になったとき、前記パルス制御回路の制御を停
止させ、前記制御回路による前記スイッチ素子のスイッ
チングを開始させる第１駆動制御回路とを備えたことを
特徴とするフライバック形スイッチング電源装置。 - 【請求項４】 請求項１において、 前記整流回路により得られた非安定な直流電圧を分圧す
る分圧回路と、 パルス発生器と、 電源ラインの電流検出値が前記分圧回路により得られる
電流設定値より小さいときにのみ、前記パルス発生器の
出力を前記スイッチ素子に出力して前記スイッチ素子を
オンさせるパルス制御回路と、 前記フライバックトランスの２次側の直流電圧が予め定
めた電圧になったとき、前記パルス制御回路による制御
を停止させ、前記制御回路による前記スイッチ素子のス
イッチングを開始させる第２駆動制御回路とを備えたこ
とを特徴とするフライバック形スイッチング電源装置。 - 【請求項５】 交流電源電圧を整流する整流回路と、 インダクタとスイッチ素子の直列回路であって、該スイ
ッチ素子がスイッチングによりオンしたとき、前記整流
回路により得られた非安定な直流電圧を前記インダクタ
に接続させ、該インダクタにエネルギーを蓄えるための
回路と、 コンデンサと第１ダイオードの直列回路であって前記イ
ンダクタに並列に接続してあり、スイッチングにより前
記スイッチ素子がオフしたとき、前記インダクタのエネ
ルギーを前記コンデンサに蓄えるための回路と、 スイッチングにより前記スイッチ素子がオンしたとき、
前記コンデンサの電圧を第２ダイオードを介して１次巻
線に接続し２次巻線にエネルギーを供給するためのトラ
ンスと、 該トランスの２次巻線に現れた電圧を整流・平滑する整
流平滑回路と、 該整流平滑回路により得られた直流電圧に基づき前記ス
イッチ素子のスイッチングを行う制御回路とを備えたこ
とを特徴とするフォワード形スイッチング電源装置。 - 【請求項６】 請求項５において、 前記第２ダイオードに並列に接続した抵抗であって、前
記インダクタと、前記コンデンサと、前記１次巻線とと
もにソフトスタート回路を構成する抵抗と、 交流電源投入時に、前記スイッチ素子のオフ状態を維持
し、交流電源投入時から、前記抵抗の抵抗値と前記コン
デンサのキャパシタにより決定される時定数より大きい
所定の時間が経過した時点で、前記制御回路による前記
スイッチ素子のスイッチングを開始するスイッチ素子駆
動制御回路とを備えたことを特徴とするフォワード形ス
イッチング電源装置。 - 【請求項７】 請求項５において、 パルス発生器と、 該パルス発生器の出力を、電源ラインの電流が予め定め
た電流設定値より小さいときにのみ前記スイッチ素子に
出力して前記スイッチ素子をオンさせるパルス制御回路
と、 前記前記トランスの２次側の直流電圧が予め定めた電圧
になったとき、前記パルス制御回路の制御を停止させ、
前記制御回路による前記スイッチ素子のスイッチングを
開始させる第１駆動制御回路とを備えたことを特徴とす
るフォワード形スイッチング電源装置。 - 【請求項８】 請求項５において、 前記整流回路により得られた非安定な直流電圧を分圧す
る分圧回路と、 パルス発生器と、 該パルス発生器の出力を、電源ラインの電流検出値が前
記分圧回路により得られる電流設定値より小さいときに
のみ前記スイッチ素子に出力して前記スイッチ素子をオ
ンさせるパルス制御回路と、 前記トランスの２次側の直流電圧が予め定めた電圧にな
ったとき、前記パルス制御回路による制御を停止させ、
前記制御回路による前記スイッチ素子のスイッチングを
開始させる第２駆動制御回路とを備えたことを特徴とす
るフォワード形スイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23302495A JP3522405B2 (ja) | 1995-09-11 | 1995-09-11 | フライバック形およびフォワード形スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23302495A JP3522405B2 (ja) | 1995-09-11 | 1995-09-11 | フライバック形およびフォワード形スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0984352A true JPH0984352A (ja) | 1997-03-28 |
| JP3522405B2 JP3522405B2 (ja) | 2004-04-26 |
Family
ID=16948615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23302495A Expired - Fee Related JP3522405B2 (ja) | 1995-09-11 | 1995-09-11 | フライバック形およびフォワード形スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3522405B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388016B1 (ko) * | 2000-12-08 | 2003-06-18 | 삼성전기주식회사 | 페일없는 플라이백 트랜스포머 |
| WO2009039305A3 (en) * | 2007-09-18 | 2009-06-25 | Flyback Energy Inc | Current waveform construction to generate ac power with low harmonic distortion from localized energy sources |
| US7898229B2 (en) | 2005-12-28 | 2011-03-01 | Flyback Energy, Inc. | Supply architecture for inductive loads |
| US8638074B2 (en) | 2009-12-28 | 2014-01-28 | Flyback Energy, Inc. | Controllable universal supply with reactive power management |
-
1995
- 1995-09-11 JP JP23302495A patent/JP3522405B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388016B1 (ko) * | 2000-12-08 | 2003-06-18 | 삼성전기주식회사 | 페일없는 플라이백 트랜스포머 |
| US7898229B2 (en) | 2005-12-28 | 2011-03-01 | Flyback Energy, Inc. | Supply architecture for inductive loads |
| US8729842B2 (en) | 2005-12-28 | 2014-05-20 | Flyback Energy, Inc. | Supply architecture for inductive loads |
| WO2009039305A3 (en) * | 2007-09-18 | 2009-06-25 | Flyback Energy Inc | Current waveform construction to generate ac power with low harmonic distortion from localized energy sources |
| CN101919150A (zh) * | 2007-09-18 | 2010-12-15 | 菲莱贝克能源公司 | 从局部能源产生具有低谐波畸变的交流功率的电流波形结构 |
| US7957160B2 (en) | 2007-09-18 | 2011-06-07 | Flyback Energy, Inc. | Current waveform construction to generate AC power with low harmonic distortion from localized energy sources |
| AU2008302264B2 (en) * | 2007-09-18 | 2013-10-03 | Flyback Energy, Inc. | Current waveform construction to generate AC power with low harmonic distortion from localized energy sources |
| US8638074B2 (en) | 2009-12-28 | 2014-01-28 | Flyback Energy, Inc. | Controllable universal supply with reactive power management |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3522405B2 (ja) | 2004-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3749579B2 (ja) | 複結合一次巻線を備える入力高調波電流補正ａｃ−ｄｃ変換器 | |
| JP3236587B2 (ja) | スイッチング電源装置 | |
| JPH06205546A (ja) | 無停電性スイッチングレギュレータ | |
| JPH05304772A (ja) | 電源回路 | |
| JP3522405B2 (ja) | フライバック形およびフォワード形スイッチング電源装置 | |
| JPH11164555A (ja) | スイッチング電源 | |
| JPH09168281A (ja) | 直流電源装置 | |
| JP3027284B2 (ja) | スイッチング電源 | |
| JP2551190B2 (ja) | スイッチング電源回路 | |
| JPH03872Y2 (ja) | ||
| JP3475415B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3215273B2 (ja) | スイッチング電源 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JPS5842994B2 (ja) | 水平発振回路の電源装置 | |
| JP3081417B2 (ja) | スイッチング電源 | |
| JPH07170776A (ja) | インバータの主回路電荷放電方法 | |
| JPH0919139A (ja) | スイッチング電源 | |
| JPH0715967A (ja) | スイッチング電源 | |
| JP4080574B2 (ja) | 直流アーク溶接用電源装置 | |
| JPH06284713A (ja) | スイッチング電源回路 | |
| JPH07222447A (ja) | スイッチング電源装置 | |
| JP3886608B2 (ja) | 直流アーク溶接用電源装置 | |
| JP3257014B2 (ja) | 電源装置 | |
| JPH0644308Y2 (ja) | 直流電源装置の平滑回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040123 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040204 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090220 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090220 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100220 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120220 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120220 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20130220 |
|
| LAPS | Cancellation because of no payment of annual fees |