JPH0982847A - 樹脂封止型半導体装置及びその製造方法 - Google Patents
樹脂封止型半導体装置及びその製造方法Info
- Publication number
- JPH0982847A JPH0982847A JP7260942A JP26094295A JPH0982847A JP H0982847 A JPH0982847 A JP H0982847A JP 7260942 A JP7260942 A JP 7260942A JP 26094295 A JP26094295 A JP 26094295A JP H0982847 A JPH0982847 A JP H0982847A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- inner lead
- lead
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 リードフレームのインナーリードを半導体チ
ップに直接接続するＬＯＣ構造の樹脂封止型半導体装置
の改善した構造及び接続方法を提供する。 【解決手段】 複数の接続電極１０が主面に形成された
半導体基板１と、インナーリードとアウターリードとを
有し、このインナーリード先端が前記接続電極に接続さ
れる複数のリード３と、前記接続電極の上に載置され、
前記インナーリード先端と前記接続電極とを接続する導
電膜２０と、前記半導体基板、前記インナーリード、前
記導電膜を樹脂封止する樹脂封止体２とを備え、前記導
電膜は、前記インナーリードの直下にのみ配置されてい
る。
ップに直接接続するＬＯＣ構造の樹脂封止型半導体装置
の改善した構造及び接続方法を提供する。 【解決手段】 複数の接続電極１０が主面に形成された
半導体基板１と、インナーリードとアウターリードとを
有し、このインナーリード先端が前記接続電極に接続さ
れる複数のリード３と、前記接続電極の上に載置され、
前記インナーリード先端と前記接続電極とを接続する導
電膜２０と、前記半導体基板、前記インナーリード、前
記導電膜を樹脂封止する樹脂封止体２とを備え、前記導
電膜は、前記インナーリードの直下にのみ配置されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置に関し、とくに、ボンディングワイヤを用いないＬ
ＯＣ（Lead On Chip) 構造の半導体装置に使用されるも
のである。
装置に関し、とくに、ボンディングワイヤを用いないＬ
ＯＣ（Lead On Chip) 構造の半導体装置に使用されるも
のである。
【０００２】
【従来の技術】従来、多ピンもしくは多端子を有するＩ
ＣやＬＳＩなどの半導体装置において半導体素子（半導
体チップ）と外部リードとの間を電気的に接続する手段
としてはワイヤボンディング法とワイヤレスボンディン
グ法が知られている。ワイヤボンディング法は、半導体
チップに形成されたボンディングパッドなどの接続電極
と外部リードとの間をアルミニウム、金などの金属細線
により接続する方法である。接合手段としては熱圧着
法、超音波ボンディング法及びその両方を併用する方法
がある。一方、ワイヤレスボンディング法は、半導体チ
ップ上の全接続電極を特定のバンプや金属リードによっ
て外部端子に１度に接続する方法であり、テープキャリ
ア方式、フリップ半導体チップ方式、ビームリード方式
などが知られている。
ＣやＬＳＩなどの半導体装置において半導体素子（半導
体チップ）と外部リードとの間を電気的に接続する手段
としてはワイヤボンディング法とワイヤレスボンディン
グ法が知られている。ワイヤボンディング法は、半導体
チップに形成されたボンディングパッドなどの接続電極
と外部リードとの間をアルミニウム、金などの金属細線
により接続する方法である。接合手段としては熱圧着
法、超音波ボンディング法及びその両方を併用する方法
がある。一方、ワイヤレスボンディング法は、半導体チ
ップ上の全接続電極を特定のバンプや金属リードによっ
て外部端子に１度に接続する方法であり、テープキャリ
ア方式、フリップ半導体チップ方式、ビームリード方式
などが知られている。
【０００３】図１２は、従来のワイヤボンディングによ
り形成された半導体装置であって樹脂封止体により保護
されている。このワイヤボンディング法による樹脂封止
型半導体装置は、半導体素子（半導体チップ）をリード
フレームに搭載し、ボンディングワイヤで両者を電気的
に接続し、これらを樹脂封止して構成されている。Ｆｅ
−４２Ｎｉ合金やＣｕなど金属製のリードフレーム３
は、ダイパッド５、インナーリード７及びアウターリー
ド６とを一体に有する。ダイパッド５上にシリコン半導
体などの半導体チップ１は、ダイパッド５に導電性接着
剤８などで接着される。インナーリード７の先端は、半
導体チップ１と対向しており、半導体チップ１とインナ
ーリード７とはボンディングワイヤ４により接続され
る。ボンディングワイヤ４は半導体チップ１の主面に形
成されたパッド電極などの接続電極（図示せず）に接続
される。半導体チップ１、ボンディングワイヤ４、ダイ
パッド５及びインナーリード７は、エポキシ樹脂などの
樹脂封止体２によって封止されている。
り形成された半導体装置であって樹脂封止体により保護
されている。このワイヤボンディング法による樹脂封止
型半導体装置は、半導体素子（半導体チップ）をリード
フレームに搭載し、ボンディングワイヤで両者を電気的
に接続し、これらを樹脂封止して構成されている。Ｆｅ
−４２Ｎｉ合金やＣｕなど金属製のリードフレーム３
は、ダイパッド５、インナーリード７及びアウターリー
ド６とを一体に有する。ダイパッド５上にシリコン半導
体などの半導体チップ１は、ダイパッド５に導電性接着
剤８などで接着される。インナーリード７の先端は、半
導体チップ１と対向しており、半導体チップ１とインナ
ーリード７とはボンディングワイヤ４により接続され
る。ボンディングワイヤ４は半導体チップ１の主面に形
成されたパッド電極などの接続電極（図示せず）に接続
される。半導体チップ１、ボンディングワイヤ４、ダイ
パッド５及びインナーリード７は、エポキシ樹脂などの
樹脂封止体２によって封止されている。
【０００４】図１２に示すように樹脂封止体内の半導体
チップの接続電極とリードフレームを構成するインナー
リード先端とは所定の距離で隔てられている。したがっ
て、樹脂封止体はその距離の分だけ無駄な空間を有して
いることになり、この無駄な空間が半導体装置の小形化
の妨げになっている。そこでインナーリードの先端を半
導体チップの接続電極が形成されている主面上に載せて
その無駄な空間を無くし、その分半導体チップのサイズ
を大きくできる方法が行われるようになった。これがＬ
ＯＣ構造の半導体装置である。図１３及び図１４を参照
して従来技術を用いたＬＯＣ構造の樹脂封止型半導体装
置を説明する。図１３は、樹脂封止型半導体装置の透視
平面図、図１４は、図１３のＡ−Ａ′線に沿う部分の断
面図である。半導体チップ１は、アウターリード６とイ
ンナーリード７とを備えたリードフレーム３と接着剤層
９によって接続されている。この接着剤層９は、インナ
ーリード７の先端を半導体チップ１の主面に固着してい
る。接着剤層９には、例えば、ポリイミドテープなどの
電気的に絶縁性を有する高分子材料が用いられる。半導
体チップ１の表面には、半導体チップ１の内部に形成さ
れた集積回路と外部回路とを電気的に接合する接続電極
（パッド電極）１０が形成されている。
チップの接続電極とリードフレームを構成するインナー
リード先端とは所定の距離で隔てられている。したがっ
て、樹脂封止体はその距離の分だけ無駄な空間を有して
いることになり、この無駄な空間が半導体装置の小形化
の妨げになっている。そこでインナーリードの先端を半
導体チップの接続電極が形成されている主面上に載せて
その無駄な空間を無くし、その分半導体チップのサイズ
を大きくできる方法が行われるようになった。これがＬ
ＯＣ構造の半導体装置である。図１３及び図１４を参照
して従来技術を用いたＬＯＣ構造の樹脂封止型半導体装
置を説明する。図１３は、樹脂封止型半導体装置の透視
平面図、図１４は、図１３のＡ−Ａ′線に沿う部分の断
面図である。半導体チップ１は、アウターリード６とイ
ンナーリード７とを備えたリードフレーム３と接着剤層
９によって接続されている。この接着剤層９は、インナ
ーリード７の先端を半導体チップ１の主面に固着してい
る。接着剤層９には、例えば、ポリイミドテープなどの
電気的に絶縁性を有する高分子材料が用いられる。半導
体チップ１の表面には、半導体チップ１の内部に形成さ
れた集積回路と外部回路とを電気的に接合する接続電極
（パッド電極）１０が形成されている。
【０００５】リードフレーム３のインナーリード７と半
導体チップ１のパッド電極１０とは、その用途により所
望の形でボンディングワイヤ４によって電気的に接続さ
れている。その後、半導体チップ１、インナーリード
７、ボンディングワイヤ４、接着剤層９などは、樹脂封
止体２により封止され保護されている。図１４によれ
ば、半導体チップ１上には多数のリードフレーム３のイ
ンナーリード７が配置されており、そのインナーリード
７を半導体チップ１に接合する接着剤層９は、並列して
いる多数本のインナーリード７を一括して接合してい
る。半導体チップ１にリードフレーム３を接着剤層９で
接合する場合、半導体チップ１を加熱された金属製のブ
ロックに設置し、次に、既に接着剤層９が貼り付けられ
たリードフレーム３を数ミクロンの非常に微細な間隙を
もって重ね合わせた後、リードフレーム３の上方から加
熱された金属製ブロックにより加圧し、圧着する方法が
一般的にとられる。このように従来リードフレームと半
導体チップとの接続方法は、ＬＯＣ構造の樹脂封止型半
導体装置においては、リードフレーム３が半導体チップ
１上に外部と接続させる目的で配置された露出したパッ
ド電極１０から所定の距離だけ離れて載置され、リード
フレーム３とパッド電極１０をボンディングワイヤ４に
よって接続していた。
導体チップ１のパッド電極１０とは、その用途により所
望の形でボンディングワイヤ４によって電気的に接続さ
れている。その後、半導体チップ１、インナーリード
７、ボンディングワイヤ４、接着剤層９などは、樹脂封
止体２により封止され保護されている。図１４によれ
ば、半導体チップ１上には多数のリードフレーム３のイ
ンナーリード７が配置されており、そのインナーリード
７を半導体チップ１に接合する接着剤層９は、並列して
いる多数本のインナーリード７を一括して接合してい
る。半導体チップ１にリードフレーム３を接着剤層９で
接合する場合、半導体チップ１を加熱された金属製のブ
ロックに設置し、次に、既に接着剤層９が貼り付けられ
たリードフレーム３を数ミクロンの非常に微細な間隙を
もって重ね合わせた後、リードフレーム３の上方から加
熱された金属製ブロックにより加圧し、圧着する方法が
一般的にとられる。このように従来リードフレームと半
導体チップとの接続方法は、ＬＯＣ構造の樹脂封止型半
導体装置においては、リードフレーム３が半導体チップ
１上に外部と接続させる目的で配置された露出したパッ
ド電極１０から所定の距離だけ離れて載置され、リード
フレーム３とパッド電極１０をボンディングワイヤ４に
よって接続していた。
【０００６】図１５及び図１６は、従来のＬＯＣ構造で
あり、かつワイヤレスボンディング法による半導体装置
を説明する。図１５は樹脂封止型半導体装置の平面図、
図１６は図１５のＡ−Ａ′線に沿う部分の断面図であ
る。半導体チップ１上に外部回路と接続させるために配
置された露出したパッド電極１０の上にＡｕなどのバン
プ電極１１を形成し、この上にリードフレーム３のイン
ナーリード７の先端を載置し、加熱圧着して両者を接続
する。この構造では、バンプ電極１１とその周辺のＳｉ
Ｏ2 などの絶縁膜からなるパッシベーション膜１２との
高さが異なるために、選択的金属成長等の技術を用いて
形成するバンプ電極１１を用いる必要があった。
あり、かつワイヤレスボンディング法による半導体装置
を説明する。図１５は樹脂封止型半導体装置の平面図、
図１６は図１５のＡ−Ａ′線に沿う部分の断面図であ
る。半導体チップ１上に外部回路と接続させるために配
置された露出したパッド電極１０の上にＡｕなどのバン
プ電極１１を形成し、この上にリードフレーム３のイン
ナーリード７の先端を載置し、加熱圧着して両者を接続
する。この構造では、バンプ電極１１とその周辺のＳｉ
Ｏ2 などの絶縁膜からなるパッシベーション膜１２との
高さが異なるために、選択的金属成長等の技術を用いて
形成するバンプ電極１１を用いる必要があった。
【０００７】
【発明が解決しようとする課題】従来技術における通常
のＬＯＣ構造の樹脂封止型半導体装置においては、リー
ドフレームと半導体チップとの物理的な接合と、このリ
ードフレームと半導体チップ上に内部の集積回路と外部
回路とを接続させるために配置されたＡｌなどからなる
パッド電極との電気的な接合とは別々に行っていた。ま
た、ワイヤボンディング時に前記パッド電極にはボンデ
ィングボールが押し付けられる為に形状の自由度は低
く、正方形の形状が必要であった。また、前記半導体チ
ップ上のパッド電極にボンディングする場合、ボンディ
ングしたリードフレームは帯電しているので、パッド電
極の接続先によっては、接続する順序を十分考慮しない
と、帯電した電荷によって静電破壊される恐れがあり、
したがって、生産性を下げてもＧＮＤリードを先にボン
ディングするなどのボンディング順序を決める必要があ
った。
のＬＯＣ構造の樹脂封止型半導体装置においては、リー
ドフレームと半導体チップとの物理的な接合と、このリ
ードフレームと半導体チップ上に内部の集積回路と外部
回路とを接続させるために配置されたＡｌなどからなる
パッド電極との電気的な接合とは別々に行っていた。ま
た、ワイヤボンディング時に前記パッド電極にはボンデ
ィングボールが押し付けられる為に形状の自由度は低
く、正方形の形状が必要であった。また、前記半導体チ
ップ上のパッド電極にボンディングする場合、ボンディ
ングしたリードフレームは帯電しているので、パッド電
極の接続先によっては、接続する順序を十分考慮しない
と、帯電した電荷によって静電破壊される恐れがあり、
したがって、生産性を下げてもＧＮＤリードを先にボン
ディングするなどのボンディング順序を決める必要があ
った。
【０００８】一方、リードフレームのインナーリードを
半導体チップに直接接続する場合には、半導体チップと
インナーリードとの間にはバンプ電極を介在させなけれ
ばならず、バンプ電極を用いる場合には、接合圧力によ
りバンプが変形し、インナーリードの先端部分の側面か
らはみ出し、ときには隣接するインナーリード間が短絡
する事がある。また、バンプ電極形成には選択的金属成
長等の技術を用いる必要があり、この選択的金属成長法
により半導体装置製造のコストの上昇を招いていた。ま
た、リードフレームと半導体チップとの物理的な接合が
強力に得られないため、これとは別に物理的な接合を施
す必要がある場合もあった。本発明は、このような事情
によりなされたものであり、リードフレームのインナー
リードを半導体チップに直接接続するタイプのＬＯＣ構
造の樹脂封止型半導体装置の改善した構造及び接続方法
を提供する。
半導体チップに直接接続する場合には、半導体チップと
インナーリードとの間にはバンプ電極を介在させなけれ
ばならず、バンプ電極を用いる場合には、接合圧力によ
りバンプが変形し、インナーリードの先端部分の側面か
らはみ出し、ときには隣接するインナーリード間が短絡
する事がある。また、バンプ電極形成には選択的金属成
長等の技術を用いる必要があり、この選択的金属成長法
により半導体装置製造のコストの上昇を招いていた。ま
た、リードフレームと半導体チップとの物理的な接合が
強力に得られないため、これとは別に物理的な接合を施
す必要がある場合もあった。本発明は、このような事情
によりなされたものであり、リードフレームのインナー
リードを半導体チップに直接接続するタイプのＬＯＣ構
造の樹脂封止型半導体装置の改善した構造及び接続方法
を提供する。
【０００９】
【課題を解決するための手段】本発明は、半導体基板と
リードフレームのインナーリードとの接合及び電気的接
続は、半導体基板上でインナーリード直下のみに形成さ
れた導電膜を用いることに特徴がある。請求項１の発明
は、複数の接続電極が主面に形成された半導体基板と、
インナーリードとアウターリードとを有し、このインナ
ーリード先端が前記接続電極に接続される複数のリード
と、前記接続電極の上に載置され、前記インナーリード
先端と前記接続電極とを接続する導電膜と、前記半導体
基板、前記インナーリード、前記導電膜を樹脂封止する
樹脂封止体とを備え、前記導電膜は、前記インナーリー
ドの直下にのみ配置されていることを特徴とする。請求
項２の発明は、請求項１に記載の樹脂封止型半導体装置
において、前記インナーリードの半導体基板に載置され
ている部分の直下には前記導電膜が形成されており、前
記インナーリードと前記接続電極とは前記導電膜を介し
て接続されていることを特徴とする。請求項３の発明
は、請求項１又は請求項２に記載の樹脂封止型半導体装
置において、前記インナーリードは、前記接続電極をマ
スクしていることを特徴とする。
リードフレームのインナーリードとの接合及び電気的接
続は、半導体基板上でインナーリード直下のみに形成さ
れた導電膜を用いることに特徴がある。請求項１の発明
は、複数の接続電極が主面に形成された半導体基板と、
インナーリードとアウターリードとを有し、このインナ
ーリード先端が前記接続電極に接続される複数のリード
と、前記接続電極の上に載置され、前記インナーリード
先端と前記接続電極とを接続する導電膜と、前記半導体
基板、前記インナーリード、前記導電膜を樹脂封止する
樹脂封止体とを備え、前記導電膜は、前記インナーリー
ドの直下にのみ配置されていることを特徴とする。請求
項２の発明は、請求項１に記載の樹脂封止型半導体装置
において、前記インナーリードの半導体基板に載置され
ている部分の直下には前記導電膜が形成されており、前
記インナーリードと前記接続電極とは前記導電膜を介し
て接続されていることを特徴とする。請求項３の発明
は、請求項１又は請求項２に記載の樹脂封止型半導体装
置において、前記インナーリードは、前記接続電極をマ
スクしていることを特徴とする。
【００１０】請求項４の発明は、樹脂封止型半導体装置
の製造方法において、半導体基板主面のパッシベーショ
ン膜とこのパッシベーション膜から露出している接続電
極の全面に導電層を形成する工程と、インナーリードと
アウターリードとを有するリードフレームの前記インナ
ーリード先端を前記導電層を介して前記接続電極上にこ
れを被覆するように載置し、前記導電層と前記インナー
リードとを接合する工程と、前記導電層上に載置されて
いる前記インナーリード先端をマスクにして、この導電
層をエッチングし、前記インナーリードと前記接続電極
とを接続する導電膜を形成する工程と、前記半導体基
板、前記インナーリード、前記導電膜を樹脂封止する樹
脂封止体を形成する工程とを備えていることを特徴とす
る。
の製造方法において、半導体基板主面のパッシベーショ
ン膜とこのパッシベーション膜から露出している接続電
極の全面に導電層を形成する工程と、インナーリードと
アウターリードとを有するリードフレームの前記インナ
ーリード先端を前記導電層を介して前記接続電極上にこ
れを被覆するように載置し、前記導電層と前記インナー
リードとを接合する工程と、前記導電層上に載置されて
いる前記インナーリード先端をマスクにして、この導電
層をエッチングし、前記インナーリードと前記接続電極
とを接続する導電膜を形成する工程と、前記半導体基
板、前記インナーリード、前記導電膜を樹脂封止する樹
脂封止体を形成する工程とを備えていることを特徴とす
る。
【００１１】請求項５の発明は、樹脂封止型半導体装置
の製造方法において、半導体基板主面のパッシベーショ
ン膜とこのパッシベーション膜から露出している接続電
極の全面にＡｇ粉末を含む導電ペーストを塗布して導電
層を形成する工程と、インナーリードとアウターリード
とを有するリードフレームの前記インナーリード先端を
前記導電層を介して前記接続電極上にこれを被覆するよ
うに載置し、この導電層を高温で加熱処理をすることに
より前記インナーリードと前記半導体基板とを接合する
と同時に両者を電気的に接続する工程と、前記導電層上
に載置されている前記インナーリードをマスクにして、
この導電層をエッチングし、前記インナーリードと前記
接続電極とを接続する導電膜を形成する工程と、前記半
導体基板、前記インナーリード、前記導電膜を樹脂封止
する樹脂封止体を形成する工程とを備えていることを特
徴とする。請求項６の発明は、請求項４又は請求項５に
記載の樹脂封止型半導体装置の製造方法において、前記
エッチングは、エッチング溶液を用いたウエットエッチ
ングであることを特徴とする。半導体チップとインナー
リードとの物理的な接合および電気的な接続を一度に実
現し、各リードフレーム間の絶縁は接合の後リードフレ
ームをマスクとしてエッチングを行うことによって実現
される。
の製造方法において、半導体基板主面のパッシベーショ
ン膜とこのパッシベーション膜から露出している接続電
極の全面にＡｇ粉末を含む導電ペーストを塗布して導電
層を形成する工程と、インナーリードとアウターリード
とを有するリードフレームの前記インナーリード先端を
前記導電層を介して前記接続電極上にこれを被覆するよ
うに載置し、この導電層を高温で加熱処理をすることに
より前記インナーリードと前記半導体基板とを接合する
と同時に両者を電気的に接続する工程と、前記導電層上
に載置されている前記インナーリードをマスクにして、
この導電層をエッチングし、前記インナーリードと前記
接続電極とを接続する導電膜を形成する工程と、前記半
導体基板、前記インナーリード、前記導電膜を樹脂封止
する樹脂封止体を形成する工程とを備えていることを特
徴とする。請求項６の発明は、請求項４又は請求項５に
記載の樹脂封止型半導体装置の製造方法において、前記
エッチングは、エッチング溶液を用いたウエットエッチ
ングであることを特徴とする。半導体チップとインナー
リードとの物理的な接合および電気的な接続を一度に実
現し、各リードフレーム間の絶縁は接合の後リードフレ
ームをマスクとしてエッチングを行うことによって実現
される。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。まず、図１及び図２を参照して第
１の実施の形態を説明する。図１は、樹脂封止型半導体
装置の透過平面図、図２は、図１のＡ−Ａ′線に沿う部
分の断面図である。半導体チップ１は、アウターリード
６とインナーリード７とを備えたリードフレーム３と導
電膜２０によって接続されている。この導電膜２０は、
リードフレーム３のリード部の半導体チップ１主面に載
置されている部分、すなわち、インナーリード７をこの
主面に固着している。導電膜２０は、銀粉末に有機溶剤
を含む導電ペーストを塗布し、加熱処理することにより
形成される。導電ペーストを加熱処理して導電膜２０を
形成する際にこの導電膜２０によってインナーリード７
が半導体チップ１の主面に固着される。半導体チップ１
の主面は、ＳｉＯ2 などの絶縁膜からなるパッシベーシ
ョン膜１２によって保護されている。そして、この主面
には、パッシベーション膜１２から露出して半導体チッ
プ１の内部に形成された集積回路と外部回路とを電気的
に接合するＡｌなどからなる接続電極（パッド電極）１
０が形成されている。
施の形態を説明する。まず、図１及び図２を参照して第
１の実施の形態を説明する。図１は、樹脂封止型半導体
装置の透過平面図、図２は、図１のＡ−Ａ′線に沿う部
分の断面図である。半導体チップ１は、アウターリード
６とインナーリード７とを備えたリードフレーム３と導
電膜２０によって接続されている。この導電膜２０は、
リードフレーム３のリード部の半導体チップ１主面に載
置されている部分、すなわち、インナーリード７をこの
主面に固着している。導電膜２０は、銀粉末に有機溶剤
を含む導電ペーストを塗布し、加熱処理することにより
形成される。導電ペーストを加熱処理して導電膜２０を
形成する際にこの導電膜２０によってインナーリード７
が半導体チップ１の主面に固着される。半導体チップ１
の主面は、ＳｉＯ2 などの絶縁膜からなるパッシベーシ
ョン膜１２によって保護されている。そして、この主面
には、パッシベーション膜１２から露出して半導体チッ
プ１の内部に形成された集積回路と外部回路とを電気的
に接合するＡｌなどからなる接続電極（パッド電極）１
０が形成されている。
【００１３】リードフレーム３のインナーリード７と半
導体チップ１のパッド電極１０とは、この導電膜２０を
介して電気的に接続されている。半導体チップ１、イン
ナーリード７、導電膜２０等は、例えば、エポキシ樹脂
などの樹脂封止体２により封止され保護されている。半
導体チップ１上にはリードフレーム３の多数のインナー
リード７が配置されており、その各インナーリード７を
半導体チップ１に接合する接着剤は、複数の導電膜２０
からなり、それぞれのインナーリード７の直下にのみ配
置されている。導電膜２０は、インナーリード７の半導
体チップ１の主面に載置されている部分の全領域に形成
されている。本発明は、以上のような構成により、導電
膜２０は、インナーリードの先端部分の側面からはみ出
しておらず、インナーリードの先端の直下にのみ配置さ
れているので、隣接するインナーリード間の短絡事故が
少なくなる。また、導電膜は、半導体チップ上のインナ
ーリード全面に形成されているので、接続強度が向上す
る。
導体チップ１のパッド電極１０とは、この導電膜２０を
介して電気的に接続されている。半導体チップ１、イン
ナーリード７、導電膜２０等は、例えば、エポキシ樹脂
などの樹脂封止体２により封止され保護されている。半
導体チップ１上にはリードフレーム３の多数のインナー
リード７が配置されており、その各インナーリード７を
半導体チップ１に接合する接着剤は、複数の導電膜２０
からなり、それぞれのインナーリード７の直下にのみ配
置されている。導電膜２０は、インナーリード７の半導
体チップ１の主面に載置されている部分の全領域に形成
されている。本発明は、以上のような構成により、導電
膜２０は、インナーリードの先端部分の側面からはみ出
しておらず、インナーリードの先端の直下にのみ配置さ
れているので、隣接するインナーリード間の短絡事故が
少なくなる。また、導電膜は、半導体チップ上のインナ
ーリード全面に形成されているので、接続強度が向上す
る。
【００１４】次に、図３乃至図８を参照して前記樹脂封
止型半導体装置の製造方法を説明する。図３は、製造工
程を示すフローチャート図、図４は、製造工程断面図、
図５及至図７は、製造工程の平面図及び断面図、図８
は、リードフレームの平面図である。図３に示すよう
に、シリコン半導体などのウェハを準備し、このウェハ
に対してプロービング作業及びダイシング作業を順次施
して半導体チップを製造する（ウェーハ作成工程）。ま
た、これらと平行してＣｕ、Ｃｕ合金、Ｆｅ−４２Ｎｉ
などの金属性素材を準備し、この素材に対してフォトパ
ターン作業、エッチング作業、メッキ作業及びプレス作
業を順次施して、リードフレームを製造する（リードフ
レーム製造工程）。次に、半導体チップ主面全面に導電
膜を形成するための導電層を形成する（導電層形成工
程）。この半導体チップの上に形成された導電層上にリ
ードフレームを載置する（リードフレーム搭載工程）。
次に、この導電層を高温熱処理して導電層にリードフレ
ームのインナーリードを接合する（インナーリードボン
ディング工程）。次に、半導体チップ上のインナーリー
ドをマスクにして、半導体チップ上の導電層を選択的に
エッチングして半導体チップ上のインナーリードの直下
のみにインナーリードと半導体チップのパッド電極とを
電気的に接続し、インナーリードと半導体チップとを接
合する導電膜を形成する（導電層エッチング及び導電膜
形成工程）。
止型半導体装置の製造方法を説明する。図３は、製造工
程を示すフローチャート図、図４は、製造工程断面図、
図５及至図７は、製造工程の平面図及び断面図、図８
は、リードフレームの平面図である。図３に示すよう
に、シリコン半導体などのウェハを準備し、このウェハ
に対してプロービング作業及びダイシング作業を順次施
して半導体チップを製造する（ウェーハ作成工程）。ま
た、これらと平行してＣｕ、Ｃｕ合金、Ｆｅ−４２Ｎｉ
などの金属性素材を準備し、この素材に対してフォトパ
ターン作業、エッチング作業、メッキ作業及びプレス作
業を順次施して、リードフレームを製造する（リードフ
レーム製造工程）。次に、半導体チップ主面全面に導電
膜を形成するための導電層を形成する（導電層形成工
程）。この半導体チップの上に形成された導電層上にリ
ードフレームを載置する（リードフレーム搭載工程）。
次に、この導電層を高温熱処理して導電層にリードフレ
ームのインナーリードを接合する（インナーリードボン
ディング工程）。次に、半導体チップ上のインナーリー
ドをマスクにして、半導体チップ上の導電層を選択的に
エッチングして半導体チップ上のインナーリードの直下
のみにインナーリードと半導体チップのパッド電極とを
電気的に接続し、インナーリードと半導体チップとを接
合する導電膜を形成する（導電層エッチング及び導電膜
形成工程）。
【００１５】その後、半導体チップ、インナーリード、
導電膜等をエポキシ樹脂などの合成樹脂によりトランス
ファモールド法などを用いて樹脂封止する（樹脂封止工
程）。その後、外装処理工程、アウターリードフォーム
工程が順次施され、このようにして図２に示す樹脂封止
型半導体装置が製造される。その後この樹脂封止型半導
体装置に対して製品検査が行われる。次に、図４乃至図
７を参照して、上記製造工程中の導電層形成工程から導
電層エッチング及び導電膜形成工程までを詳細に説明す
る。シリコン半導体などから構成された半導体チップ１
の主面は、ＳｉＯ2 などの絶縁膜からなるパッシベーシ
ョン膜１２によって保護されている。パッシベーション
膜１２は、半導体基板１上に形成され、半導体基板内部
に形成された集積回路（図示せず）と電気的に接続され
ているＡｌなどの金属配線（図示せず）を被覆保護して
いる。金属配線の先端部分には接続電極（パッド電極）
１０が形成されていて、この部分がパッシベーション膜
１２から露出している（図４）。半導体チップ１の前記
主面の全面に、ベットを持つ樹脂封止型半導体装置にお
いてマウントペーストに使用する材料と同様の導電ペー
スト３０を塗布する。このときの導電ペーストの粘度
は、１０〜５０Ｐａ・ｓである。さらにこの導電ペース
トは有機溶剤に銀粉末を混合したものであり、所定の粘
度にして主面全面に塗布する（図５）。導電ペーストの
組成は、体積比で銀粉末３０％、エポキシ樹脂７０％で
ある（重量比でエポキシ樹脂３０％、銀粉末７０％）。
導電膜等をエポキシ樹脂などの合成樹脂によりトランス
ファモールド法などを用いて樹脂封止する（樹脂封止工
程）。その後、外装処理工程、アウターリードフォーム
工程が順次施され、このようにして図２に示す樹脂封止
型半導体装置が製造される。その後この樹脂封止型半導
体装置に対して製品検査が行われる。次に、図４乃至図
７を参照して、上記製造工程中の導電層形成工程から導
電層エッチング及び導電膜形成工程までを詳細に説明す
る。シリコン半導体などから構成された半導体チップ１
の主面は、ＳｉＯ2 などの絶縁膜からなるパッシベーシ
ョン膜１２によって保護されている。パッシベーション
膜１２は、半導体基板１上に形成され、半導体基板内部
に形成された集積回路（図示せず）と電気的に接続され
ているＡｌなどの金属配線（図示せず）を被覆保護して
いる。金属配線の先端部分には接続電極（パッド電極）
１０が形成されていて、この部分がパッシベーション膜
１２から露出している（図４）。半導体チップ１の前記
主面の全面に、ベットを持つ樹脂封止型半導体装置にお
いてマウントペーストに使用する材料と同様の導電ペー
スト３０を塗布する。このときの導電ペーストの粘度
は、１０〜５０Ｐａ・ｓである。さらにこの導電ペース
トは有機溶剤に銀粉末を混合したものであり、所定の粘
度にして主面全面に塗布する（図５）。導電ペーストの
組成は、体積比で銀粉末３０％、エポキシ樹脂７０％で
ある（重量比でエポキシ樹脂３０％、銀粉末７０％）。
【００１６】次に、フレームに支持されたインナーリー
ド７及びアウターリード６を備えたリードフレーム３を
半導体チップ１上の導電層３０に載置する。リードフレ
ーム３は、図８に示すようにＦｅ−４２％Ｎｉ合金など
からなる帯状の金属板から構成されている。リードフレ
ーム３には、インナーリード７とアウターリード６とか
らなるリードを複数備え、リードはフレーム３１に保持
されている。インナーリード７は、インナーリード列が
１対向かい合うように配置され、その対向する部分が半
導体チップの主面に載置されるようになっている。この
ときリードフレーム３は、パッシベーション膜１２から
露出するパッド電極１０をマスクするように載置され
る。その後高温（２００℃、２時間）で熱処理すること
によって半導体チップ１とリードフレーム３とが物理的
に接合され、電気的に接続される（インナーリードボン
ディング工程、図６）。
ド７及びアウターリード６を備えたリードフレーム３を
半導体チップ１上の導電層３０に載置する。リードフレ
ーム３は、図８に示すようにＦｅ−４２％Ｎｉ合金など
からなる帯状の金属板から構成されている。リードフレ
ーム３には、インナーリード７とアウターリード６とか
らなるリードを複数備え、リードはフレーム３１に保持
されている。インナーリード７は、インナーリード列が
１対向かい合うように配置され、その対向する部分が半
導体チップの主面に載置されるようになっている。この
ときリードフレーム３は、パッシベーション膜１２から
露出するパッド電極１０をマスクするように載置され
る。その後高温（２００℃、２時間）で熱処理すること
によって半導体チップ１とリードフレーム３とが物理的
に接合され、電気的に接続される（インナーリードボン
ディング工程、図６）。
【００１７】次に、半導体チップ１とリードフレーム３
が接合されてからインナーリード７をマスクにしてこの
導電層３０を選択的にエッチングする。エッチングは、
例えば、塩酸と硝酸の混合溶液をエッチャントとするウ
エットエッチングで行う。本発明においては、このエッ
チングは、前記ウェットエッチングでも良いし、反応性
イオンエッチング（ＲＩＥ；Reactive Ion Etching）を
利用することもできる。前記混合溶液は、塩酸３＋硝酸
１からなる王水でも良い。また、硫酸３＋過酸化水素水
１からなる混合溶液（ＳＨ液）でも良い。このＳＨ液を
用いると有機物もエッチングできるので、エッチング効
率が向上する。リードフレーム３そのものをマスクとし
てエッチングすることにより、半導体チップ１の表面に
一様に形成載置されていた導電層２０がリードフレーム
３のインナーリード７毎にこの時点で切り離され、外部
回路との接続における端子間のショートが解消され目的
とする配線が得られる。
が接合されてからインナーリード７をマスクにしてこの
導電層３０を選択的にエッチングする。エッチングは、
例えば、塩酸と硝酸の混合溶液をエッチャントとするウ
エットエッチングで行う。本発明においては、このエッ
チングは、前記ウェットエッチングでも良いし、反応性
イオンエッチング（ＲＩＥ；Reactive Ion Etching）を
利用することもできる。前記混合溶液は、塩酸３＋硝酸
１からなる王水でも良い。また、硫酸３＋過酸化水素水
１からなる混合溶液（ＳＨ液）でも良い。このＳＨ液を
用いると有機物もエッチングできるので、エッチング効
率が向上する。リードフレーム３そのものをマスクとし
てエッチングすることにより、半導体チップ１の表面に
一様に形成載置されていた導電層２０がリードフレーム
３のインナーリード７毎にこの時点で切り離され、外部
回路との接続における端子間のショートが解消され目的
とする配線が得られる。
【００１８】次に、図９及び図１０を参照して第２の発
明の実施の形態を説明する。図９は、樹脂樹脂封止型半
導体装置の透過平面図、図１０は、図９のＡ−Ａ′線に
沿う部分の断面図である。前述の発明の第１の実施の形
態では、図８に示すようにインナーリード列が１対向か
い合った形状のリードフレームを用いて、ほぼ２列に配
列されたパッド電極を有する半導体チップに搭載した。
しかし、半導体チップ主面に形成されたパッド電極は、
チップ内部の集積回路の回路設計によってはチップ主面
の任意の位置に配置する必要が生じてくる。また、電源
リードのように複数のパッド電極に接合する場合もあ
る。本発明は、このように配列されたパッド電極に対応
してリードフレームを適宜パターニングすることによ
り、不規則に主面に配列されたパッド電極を有する半導
体チップに適用することができる。
明の実施の形態を説明する。図９は、樹脂樹脂封止型半
導体装置の透過平面図、図１０は、図９のＡ−Ａ′線に
沿う部分の断面図である。前述の発明の第１の実施の形
態では、図８に示すようにインナーリード列が１対向か
い合った形状のリードフレームを用いて、ほぼ２列に配
列されたパッド電極を有する半導体チップに搭載した。
しかし、半導体チップ主面に形成されたパッド電極は、
チップ内部の集積回路の回路設計によってはチップ主面
の任意の位置に配置する必要が生じてくる。また、電源
リードのように複数のパッド電極に接合する場合もあ
る。本発明は、このように配列されたパッド電極に対応
してリードフレームを適宜パターニングすることによ
り、不規則に主面に配列されたパッド電極を有する半導
体チップに適用することができる。
【００１９】半導体チップ１は、アウターリード６とイ
ンナーリード７とを備えたリードフレーム３と導電膜２
０を介して接続されている。この導電膜２０は、リード
フレーム３のリード部の半導体チップ１主面に載置され
ているインナーリード７をこの主面に固着している。ま
た、導電膜２０は、銀粉末に有機溶剤を含む導電ペース
トを塗布し、加熱処理することにより形成される。導電
ペーストを加熱処理して導電膜２０を形成する際にこの
導電膜２０によってインナーリード７が半導体チップ１
の主面に固着される。半導体チップ１の主面は、ＳｉＯ
2 などのパッシベーション膜１２によって保護されてい
る。この主面には、パッシベーション膜１２から露出し
て半導体チップ１の内部に形成された集積回路と外部回
路とを電気的に接合するＡｌなどのパッド電極１０が形
成されている。リードフレーム３のインナーリード７と
半導体チップ１のパッド電極１０とは、この導電膜２０
を介して電気的に接続されている。半導体チップ１、イ
ンナーリード７、導電膜２０等は、エポキシ樹脂などの
樹脂封止体２により封止されている。
ンナーリード７とを備えたリードフレーム３と導電膜２
０を介して接続されている。この導電膜２０は、リード
フレーム３のリード部の半導体チップ１主面に載置され
ているインナーリード７をこの主面に固着している。ま
た、導電膜２０は、銀粉末に有機溶剤を含む導電ペース
トを塗布し、加熱処理することにより形成される。導電
ペーストを加熱処理して導電膜２０を形成する際にこの
導電膜２０によってインナーリード７が半導体チップ１
の主面に固着される。半導体チップ１の主面は、ＳｉＯ
2 などのパッシベーション膜１２によって保護されてい
る。この主面には、パッシベーション膜１２から露出し
て半導体チップ１の内部に形成された集積回路と外部回
路とを電気的に接合するＡｌなどのパッド電極１０が形
成されている。リードフレーム３のインナーリード７と
半導体チップ１のパッド電極１０とは、この導電膜２０
を介して電気的に接続されている。半導体チップ１、イ
ンナーリード７、導電膜２０等は、エポキシ樹脂などの
樹脂封止体２により封止されている。
【００２０】半導体チップ１上にはリードフレーム３の
多数のインナーリード７が配置されており、各インナー
リード７は、それぞれの導電膜２０によって半導体チッ
プ１に接合されている。導電膜２０は、それぞれのイン
ナーリード７の直下にのみ配置されている。また、導電
膜２０は、インナーリード７の半導体チップ１の主面に
載置されている部分の全領域に形成されている。本発明
は、以上のような構成により、導電膜２０は、インナー
リードの先端部分の側面からはみ出しておらず、インナ
ーリードの先端の直下にのみ配置されているので、隣接
するインナーリード間の短絡事故が少なくなる。また、
導電膜は半導体チップ上のインナーリード全面に形成さ
れているので、接続強度が向上する。また、リードフレ
ームを適宜パターニングすることにより、不規則に主面
に配列されたパッド電極を有する半導体チップに適用す
ることができる。導電膜２０でインナーリードと半導体
チップとを接合するには次のように行われる。
多数のインナーリード７が配置されており、各インナー
リード７は、それぞれの導電膜２０によって半導体チッ
プ１に接合されている。導電膜２０は、それぞれのイン
ナーリード７の直下にのみ配置されている。また、導電
膜２０は、インナーリード７の半導体チップ１の主面に
載置されている部分の全領域に形成されている。本発明
は、以上のような構成により、導電膜２０は、インナー
リードの先端部分の側面からはみ出しておらず、インナ
ーリードの先端の直下にのみ配置されているので、隣接
するインナーリード間の短絡事故が少なくなる。また、
導電膜は半導体チップ上のインナーリード全面に形成さ
れているので、接続強度が向上する。また、リードフレ
ームを適宜パターニングすることにより、不規則に主面
に配列されたパッド電極を有する半導体チップに適用す
ることができる。導電膜２０でインナーリードと半導体
チップとを接合するには次のように行われる。
【００２１】パッシベーション膜１２は、半導体基板１
上に形成され、半導体基板内部に形成された集積回路と
電気的に接続されているＡｌなどの金属配線を被覆保護
している。金属配線の先端部分にはパッド電極１０が形
成されていて、この部分がパッシベーション膜１２から
露出している。半導体チップ１の前記主面の全面に導電
ペーストを塗布する。この導電ペーストは、有機溶剤に
銀粉末を混合したものであり、所定の粘度にして主面全
面に塗布される。次に、フレームに支持されたインナー
リード７及びアウターリード６を備え、Ｆｅ−４２％Ｎ
ｉ合金などからなるリードフレーム３を半導体チップ１
上の導電層３０に載置する。このときリードフレーム３
は、パッシベーション膜１２から露出するパッド電極１
０をマスクするように載置される。その後高温で熱処理
することによって半導体チップ１とリードフレーム３と
が物理的に接合され、電気的に接続される。
上に形成され、半導体基板内部に形成された集積回路と
電気的に接続されているＡｌなどの金属配線を被覆保護
している。金属配線の先端部分にはパッド電極１０が形
成されていて、この部分がパッシベーション膜１２から
露出している。半導体チップ１の前記主面の全面に導電
ペーストを塗布する。この導電ペーストは、有機溶剤に
銀粉末を混合したものであり、所定の粘度にして主面全
面に塗布される。次に、フレームに支持されたインナー
リード７及びアウターリード６を備え、Ｆｅ−４２％Ｎ
ｉ合金などからなるリードフレーム３を半導体チップ１
上の導電層３０に載置する。このときリードフレーム３
は、パッシベーション膜１２から露出するパッド電極１
０をマスクするように載置される。その後高温で熱処理
することによって半導体チップ１とリードフレーム３と
が物理的に接合され、電気的に接続される。
【００２２】次に、半導体チップ１とリードフレーム３
が接合されてから、インナーリード７をマスクにしてこ
の導電層３０を選択的にエッチングする。エッチング
は、例えば、塩酸と硝酸の混合溶液をエッチャントとす
るウエットエッチングで行う。リードフレーム３そのも
のをマスクとしてエッチングすることにより、半導体チ
ップ１の表面に一様に形成載置されていた導電層２０が
リードフレーム３のインナーリード７毎にこの時点で切
り離され、外部回路との接続における端子間のショート
が解消され目的とする配線が得られる。また、インナー
リードは、半導体チップの主面の任意の位置に配置する
ことができ、半導体チップのバンプは、前記主面の任意
の位置に形成することができる。この発明の実施の形態
で用いることができるパッシベーション膜の構造につい
て説明する。この発明の実施の形態では、ＳｉＯ2 膜を
用いたが、図１１に示すように多層膜を用いることもで
きる。半導体基板１の上のＡｌなどからなるパッド電極
１０は、パッシベーション膜１２の開口部に配置されて
いる。このパッシベーション膜１２は、パッド電極１０
を直接被覆するＳｉＯ2 膜１２１と、ＳｉＯ2 膜１２１
の上に形成されるＳｉ3 Ｎ4 膜１２２と、Ｓｉ3 Ｎ4 膜
１２２の上に形成されるポリイミド膜１２３から構成さ
れている。
が接合されてから、インナーリード７をマスクにしてこ
の導電層３０を選択的にエッチングする。エッチング
は、例えば、塩酸と硝酸の混合溶液をエッチャントとす
るウエットエッチングで行う。リードフレーム３そのも
のをマスクとしてエッチングすることにより、半導体チ
ップ１の表面に一様に形成載置されていた導電層２０が
リードフレーム３のインナーリード７毎にこの時点で切
り離され、外部回路との接続における端子間のショート
が解消され目的とする配線が得られる。また、インナー
リードは、半導体チップの主面の任意の位置に配置する
ことができ、半導体チップのバンプは、前記主面の任意
の位置に形成することができる。この発明の実施の形態
で用いることができるパッシベーション膜の構造につい
て説明する。この発明の実施の形態では、ＳｉＯ2 膜を
用いたが、図１１に示すように多層膜を用いることもで
きる。半導体基板１の上のＡｌなどからなるパッド電極
１０は、パッシベーション膜１２の開口部に配置されて
いる。このパッシベーション膜１２は、パッド電極１０
を直接被覆するＳｉＯ2 膜１２１と、ＳｉＯ2 膜１２１
の上に形成されるＳｉ3 Ｎ4 膜１２２と、Ｓｉ3 Ｎ4 膜
１２２の上に形成されるポリイミド膜１２３から構成さ
れている。
【００２３】Ｓｉ3 Ｎ4 膜１２２は、Ａｌのスライドを
押さえるために形成され、ポリイミド膜１２３は、樹脂
封止体の樹脂粒子がＳｉ3 Ｎ4 膜１２２を傷付けるのを
防ぐために形成される。本発明では、導電ペーストに混
入される銀（Ａｇ）粉末に代えてＡｇ−Ｐｄ粉末、Ａｕ
粉末、Ｃｕ粉末、カーボン粉末などを用いることもでき
る。導電ペーストの組成は、体積比で銀粉末３０％〜６
０％及び樹脂４０％〜７０％が適当である。また、本発
明では、導電膜は、導電ペーストから形成する方法以外
にも、Ｃｕ膜、Ａｌ膜などを蒸着により形成する方法も
ある。
押さえるために形成され、ポリイミド膜１２３は、樹脂
封止体の樹脂粒子がＳｉ3 Ｎ4 膜１２２を傷付けるのを
防ぐために形成される。本発明では、導電ペーストに混
入される銀（Ａｇ）粉末に代えてＡｇ−Ｐｄ粉末、Ａｕ
粉末、Ｃｕ粉末、カーボン粉末などを用いることもでき
る。導電ペーストの組成は、体積比で銀粉末３０％〜６
０％及び樹脂４０％〜７０％が適当である。また、本発
明では、導電膜は、導電ペーストから形成する方法以外
にも、Ｃｕ膜、Ａｌ膜などを蒸着により形成する方法も
ある。
【００２４】
【発明の効果】本発明は、以上の構成により次のような
効果が得られる。 （１）リードフレームと半導体チップの物理的接合およ
び電気的な接続を安価にしかも同時に達成することがで
きる。 （２）半導体チップ上に外部回路に接続するために配置
されたパッド電極は導電層が載置されることで同時にシ
ョートされ、その後リードフレームとの物理的接合及び
電気的な接続が行われてから導電層のエッチングでショ
ートが解消される。したがって、従来ボンディングの際
に起こる恐れがあった静電破壊の危険性が減少する。 （３）リードフレーム間の絶縁はリードフレームそのも
のをマスクとして接合後にエッチングすることにより安
価かつ容易に達成することができる。 （４）電気的接続に際してボンディングワイヤを使用し
ないため、半導体チップ上に外部と接合される目的で露
出して配置されたパッド電極の形状は、従来の正方形に
比べてデザイン上の自由度は上がり、面積は縮小するこ
とができる。
効果が得られる。 （１）リードフレームと半導体チップの物理的接合およ
び電気的な接続を安価にしかも同時に達成することがで
きる。 （２）半導体チップ上に外部回路に接続するために配置
されたパッド電極は導電層が載置されることで同時にシ
ョートされ、その後リードフレームとの物理的接合及び
電気的な接続が行われてから導電層のエッチングでショ
ートが解消される。したがって、従来ボンディングの際
に起こる恐れがあった静電破壊の危険性が減少する。 （３）リードフレーム間の絶縁はリードフレームそのも
のをマスクとして接合後にエッチングすることにより安
価かつ容易に達成することができる。 （４）電気的接続に際してボンディングワイヤを使用し
ないため、半導体チップ上に外部と接合される目的で露
出して配置されたパッド電極の形状は、従来の正方形に
比べてデザイン上の自由度は上がり、面積は縮小するこ
とができる。
【図１】本発明の樹脂封止型半導体装置の透過平面図。
【図２】図１のＡ−Ａ′線に沿う部分の断面図。
【図３】図１の樹脂封止型半導体装置の製造工程を示す
フローチャート図。
フローチャート図。
【図４】図１の樹脂封止型半導体装置の製造工程を示す
製造工程平面図。
製造工程平面図。
【図５】図１の樹脂封止型半導体装置の製造工程を示す
製造工程平面図及び断面図。
製造工程平面図及び断面図。
【図６】図１の樹脂封止型半導体装置の製造工程を示す
製造工程平面図及び断面図。
製造工程平面図及び断面図。
【図７】図１の樹脂封止型半導体装置の製造工程を示す
製造工程平面図及び断面図。
製造工程平面図及び断面図。
【図８】本発明に用いるリードフレームの平面図。
【図９】本発明の樹脂封止型半導体装置の透過平面図。
【図１０】図９のＡ−Ａ′線に沿う部分の断面図。
【図１１】半導体基板の部分断面図。
【図１２】従来の樹脂封止型半導体装置の断面図。
【図１３】従来の樹脂封止型半導体装置の平面図。
【図１４】従来の樹脂封止型半導体装置の断面図。
【図１５】従来の樹脂封止型半導体装置の平面図。
【図１６】従来の樹脂封止型半導体装置の断面図。
１・・・半導体基板、 ２・・・樹脂封止体、３・・
・リードフレーム、 ４・・・ボンディングワイヤ、
５・・・ダイパッド、 ６・・・アウターリード、７
・・・インナーリード、 ８・・・導電性接着剤、９
・・・接着剤層、 １０・・・パッド電極、 １１
・・・バンプ電極、１２・・・パッシベーション膜、
２０・・・導電膜、３０・・・導電層、 ３１・・
・フレーム、 １２１・・・ＳｉＯ2 膜、１２２・・
・Ｓｉ3 Ｎ4 膜、 １２３・・・ポリイミド膜。
・リードフレーム、 ４・・・ボンディングワイヤ、
５・・・ダイパッド、 ６・・・アウターリード、７
・・・インナーリード、 ８・・・導電性接着剤、９
・・・接着剤層、 １０・・・パッド電極、 １１
・・・バンプ電極、１２・・・パッシベーション膜、
２０・・・導電膜、３０・・・導電層、 ３１・・
・フレーム、 １２１・・・ＳｉＯ2 膜、１２２・・
・Ｓｉ3 Ｎ4 膜、 １２３・・・ポリイミド膜。
Claims (6)
- 【請求項１】 複数の接続電極が主面に形成された半導
体基板と、 インナーリードとアウターリードとを有し、このインナ
ーリードが前記接続電極に接続される複数のリードと、 前記接続電極の上に載置され、前記インナーリードと前
記接続電極とを接続する導電膜と、 前記半導体基板、前記インナーリード、前記導電膜を樹
脂封止する樹脂封止体とを備え、 前記導電膜は、前記インナーリードの直下にのみ配置さ
れていることを特徴とする樹脂封止型半導体装置。 - 【請求項２】 前記インナーリードの半導体基板に載置
されている部分の直下には前記導電膜が形成されてお
り、前記インナーリードと前記接続電極とは前記導電膜
を介して接続されていることを特徴とする請求項１に記
載の樹脂封止型半導体装置。 - 【請求項３】 前記インナーリードは、前記接続電極を
マスクしていることを特徴とする請求項１又は請求項２
に記載の樹脂封止型半導体装置。 - 【請求項４】 半導体基板主面のパッシベーション膜と
このパッシベーション膜から露出している接続電極の全
面に導電層を形成する工程と、 インナーリードとアウターリードとを有するリードフレ
ームの前記インナーリードを前記導電層を介して前記接
続電極上にこれを被覆するように載置し、前記導電層と
前記インナーリードとを接合する工程と、 前記導電層上に載置されている前記インナーリードをマ
スクにして、この導電層をエッチングし、前記インナー
リードと前記接続電極とを接続する導電膜を形成する工
程と、 前記半導体基板、前記インナーリード、前記導電膜を樹
脂封止する樹脂封止体を形成する工程とを備えているこ
とを特徴とする樹脂封止型半導体装置の製造方法。 - 【請求項５】 半導体基板主面のパッシベーション膜と
このパッシベーション膜から露出している接続電極の全
面にＡｇ粉末を含む導電ペーストを塗布して導電層を形
成する工程と、 インナーリードとアウターリードとを有するリードフレ
ームの前記インナーリードを前記導電層を介して前記接
続電極上にこれを被覆するように載置し、この導電層を
高温で加熱処理をすることにより前記インナーリードと
前記半導体基板とを接合すると同時に両者を電気的に接
続する工程と、 前記導電層上に載置されている前記インナーリードをマ
スクにして、この導電層をエッチングし、前記インナー
リードと前記接続電極とを接続する導電膜を形成する工
程と、 前記半導体基板、前記インナーリード、前記導電膜を樹
脂封止する樹脂封止体を形成する工程とを備えているこ
とを特徴とする樹脂封止型半導体装置の製造方法。 - 【請求項６】 前記エッチングは、エッチング溶液を用
いたウエットエッチングであることを特徴とする請求項
４又は請求項５に記載の樹脂封止型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7260942A JPH0982847A (ja) | 1995-09-14 | 1995-09-14 | 樹脂封止型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7260942A JPH0982847A (ja) | 1995-09-14 | 1995-09-14 | 樹脂封止型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982847A true JPH0982847A (ja) | 1997-03-28 |
Family
ID=17354926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7260942A Pending JPH0982847A (ja) | 1995-09-14 | 1995-09-14 | 樹脂封止型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000035014A1 (de) * | 1998-12-09 | 2000-06-15 | Infineon Technologies Ag | Verfahren zur herstellung eines integrierten schaltkreises |
-
1995
- 1995-09-14 JP JP7260942A patent/JPH0982847A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000035014A1 (de) * | 1998-12-09 | 2000-06-15 | Infineon Technologies Ag | Verfahren zur herstellung eines integrierten schaltkreises |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US8154110B2 (en) | Double-faced electrode package and its manufacturing method | |
| JP2003273317A (ja) | 半導体装置及びその製造方法 | |
| JP2005183923A (ja) | 半導体装置およびその製造方法 | |
| JPH0357618B2 (ja) | ||
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| JPH06302653A (ja) | 半導体装置 | |
| JPH08306738A (ja) | 半導体装置およびその製造方法 | |
| US7579680B2 (en) | Packaging system for semiconductor devices | |
| JPH0982847A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07101698B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH04368167A (ja) | 電子装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS61287238A (ja) | 半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP2000200800A (ja) | 半導体装置及びその製造方法 | |
| JP2785441B2 (ja) | 半導体装置とその製造方法 | |
| JPS59208769A (ja) | 半導体装置 | |
| US20020175400A1 (en) | Semiconductor device and method of formation | |
| JP3358697B2 (ja) | 半導体パッケージ |