JPH0980247A - 高比屈折率差を有した石英系ガラス導波路およびその製造方法 - Google Patents
高比屈折率差を有した石英系ガラス導波路およびその製造方法Info
- Publication number
- JPH0980247A JPH0980247A JP24015095A JP24015095A JPH0980247A JP H0980247 A JPH0980247 A JP H0980247A JP 24015095 A JP24015095 A JP 24015095A JP 24015095 A JP24015095 A JP 24015095A JP H0980247 A JPH0980247 A JP H0980247A
- Authority
- JP
- Japan
- Prior art keywords
- refractive index
- sio
- core
- waveguide
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 石英系ガラス導波路の応用範囲を広めて行く
ため、低損失化、小形化、低コスト化を実現する石英系
ガラス導波路およびその製造方法を提供する。 【解決手段】 基板１２，１８上に導波路が形成されて
なる石英系ガラス導波路において、コア１５，２４に比
較的容易に高屈折率が得られるＳｉＯx Ｎy Ｈzを用
い、その周囲をＳｉＯ2 にフッ素を添加することで低屈
折率とした所望の厚さのクラッド層１４，１６，２０，
２５で覆い、さらにその周囲をＳｉＯ2 のクラッド層１
７，３０で覆うことを特徴としている。
ため、低損失化、小形化、低コスト化を実現する石英系
ガラス導波路およびその製造方法を提供する。 【解決手段】 基板１２，１８上に導波路が形成されて
なる石英系ガラス導波路において、コア１５，２４に比
較的容易に高屈折率が得られるＳｉＯx Ｎy Ｈzを用
い、その周囲をＳｉＯ2 にフッ素を添加することで低屈
折率とした所望の厚さのクラッド層１４，１６，２０，
２５で覆い、さらにその周囲をＳｉＯ2 のクラッド層１
７，３０で覆うことを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、光フィルタ，光ス
イッチ，分散補償回路などに利用できる、高比屈折率差
を有した石英系ガラス導波路およびその製造方法に関す
るものである。
イッチ，分散補償回路などに利用できる、高比屈折率差
を有した石英系ガラス導波路およびその製造方法に関す
るものである。
【０００２】
【従来の技術】従来の石英系ガラス導波路の断面図を図
１０に示す。
１０に示す。
【０００３】コア３にはＳｉＯ2 にＧｅＯ2 ，ＴｉＯ2
等の屈折率制御用ドーパントを加えたものを用い、クラ
ッド層２、４はＳｉＯ2 を用いる。コアとクラッドとの
比屈折率差は、コアに添加する屈折率制御用ドーパント
の量で調整している。
等の屈折率制御用ドーパントを加えたものを用い、クラ
ッド層２、４はＳｉＯ2 を用いる。コアとクラッドとの
比屈折率差は、コアに添加する屈折率制御用ドーパント
の量で調整している。
【０００４】次に従来の石英系ガラス導波路の製造方法
として例を図１１，図１２に示す。
として例を図１１，図１２に示す。
【０００５】最初にＳｉＯ2 あるいはＳｉの基板５上
に、ＳｉＯ2 のクラッド層６を、プラズマＣＶＤ法，ス
パッタ法，イオンビーム法等により成膜する（図１１
（ａ））。ついでＳｉＯ2 にＧｅＯ2 ，ＴｉＯ2 などの
屈折率制御用ドーパントを添加し、高屈折率を有した石
英系ガラス材料のコア膜７を、プラズマＣＶＤ法，スパ
ッタ法，イオンビーム法等により成膜する（図１１
（ｂ））。さらにこの上にＷＳｉ膜８をスパッタ法によ
り成膜する（図１１（ｃ））。ついでフォトリソグラブ
イ工程，ドライエッチング工程によりコアとなる場所を
覆うＷＳｉマスクパターン９を形成する（図１１
（ｄ））。
に、ＳｉＯ2 のクラッド層６を、プラズマＣＶＤ法，ス
パッタ法，イオンビーム法等により成膜する（図１１
（ａ））。ついでＳｉＯ2 にＧｅＯ2 ，ＴｉＯ2 などの
屈折率制御用ドーパントを添加し、高屈折率を有した石
英系ガラス材料のコア膜７を、プラズマＣＶＤ法，スパ
ッタ法，イオンビーム法等により成膜する（図１１
（ｂ））。さらにこの上にＷＳｉ膜８をスパッタ法によ
り成膜する（図１１（ｃ））。ついでフォトリソグラブ
イ工程，ドライエッチング工程によりコアとなる場所を
覆うＷＳｉマスクパターン９を形成する（図１１
（ｄ））。
【０００６】ドライエッチング工程により石英系ガラス
材料のコア１０を形成する（図１２（ｅ））。ついでド
ライエッチングによりＷＳｉマスクパターン９を剥離す
る（図１２（ｆ））。最後にＳｉＯ2 のクラッド層１１
で覆うことにより、石英系ガラス導波路ができる（図１
２（ｇ））。
材料のコア１０を形成する（図１２（ｅ））。ついでド
ライエッチングによりＷＳｉマスクパターン９を剥離す
る（図１２（ｆ））。最後にＳｉＯ2 のクラッド層１１
で覆うことにより、石英系ガラス導波路ができる（図１
２（ｇ））。
【０００７】
【発明が解決しようとする課題】石英系ガラス導波路の
応用範囲を広めて行くためには、低損失化、小形化、低
コスト化が求められている。これに対しては導波路のコ
アとクラッドとの比屈折率差を大きくして、コア内への
光の閉じこめを強くすることで対応しようとしている。
応用範囲を広めて行くためには、低損失化、小形化、低
コスト化が求められている。これに対しては導波路のコ
アとクラッドとの比屈折率差を大きくして、コア内への
光の閉じこめを強くすることで対応しようとしている。
【０００８】従来の石英系ガラス導波路の構造および製
造方法では、この比屈折率差を大きくする方法として、
屈折率制御用ドーパントの添加量を多くすることでコア
の屈折率を高くすることが一般的である。しかし、この
方法では、屈折率制御用ドーパントを多量に添加する必
要があり、屈折率制御用ドーパントによる吸収損失の増
大と屈折率制御用ドーパントの不均一分散による散乱損
失の増大によって、導波路の伝送損失の増大が生じてし
まい、石英系ガラス導波路の応用範囲を広めていく上で
は問題となる。
造方法では、この比屈折率差を大きくする方法として、
屈折率制御用ドーパントの添加量を多くすることでコア
の屈折率を高くすることが一般的である。しかし、この
方法では、屈折率制御用ドーパントを多量に添加する必
要があり、屈折率制御用ドーパントによる吸収損失の増
大と屈折率制御用ドーパントの不均一分散による散乱損
失の増大によって、導波路の伝送損失の増大が生じてし
まい、石英系ガラス導波路の応用範囲を広めていく上で
は問題となる。
【０００９】本発明の目的は、上記従来技術の問題点を
解決し、石英系ガラス導波路の応用範囲を広めて行くた
め、低損失化、小形化、低コスト化を実現する石英系ガ
ラス導波路およびその製造方法を提供することにある。
解決し、石英系ガラス導波路の応用範囲を広めて行くた
め、低損失化、小形化、低コスト化を実現する石英系ガ
ラス導波路およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】そこで、請求項１の発明
は、基板上に導波路が形成されてなる石英系ガラス導波
路において、コアに比較的容易に高屈折率が得られるＳ
ｉＯx Ｎy Ｈz を用い、その周囲をＳｉＯ2 にフッ素を
添加することで低屈折率とした所望の厚さのクラッド層
で覆い、さらにその周囲をＳｉＯ2 のクラッド層で覆う
ことを特徴とした、高比屈折率差を有した石英系ガラス
導波路である。
は、基板上に導波路が形成されてなる石英系ガラス導波
路において、コアに比較的容易に高屈折率が得られるＳ
ｉＯx Ｎy Ｈz を用い、その周囲をＳｉＯ2 にフッ素を
添加することで低屈折率とした所望の厚さのクラッド層
で覆い、さらにその周囲をＳｉＯ2 のクラッド層で覆う
ことを特徴とした、高比屈折率差を有した石英系ガラス
導波路である。
【００１１】請求項２の発明は請求項１の高比屈折率差
を有した石英系ガラス導波路を作成する製造方法におい
て、ＳｉＯ2 あるいはＳｉ基坂表面に形成されたＳｉＯ
2 の外部クラッド層の上に、ＳｉＯ2 にフッ素を添加し
た低屈折率の内部クラッド層を形成し、その内部クラッ
ド層上に、高屈折率を有したＳｉＯx Ｎy Ｈz のコアを
形成し、そのコアの周囲を、ＳｉＯ2 にフッ素を添加し
た低屈折率の内部クラッド層で覆い、その内部クラッド
層の周囲をＳｉＯ2 の外部クラッド層で覆うことをこと
を特徴とする高比屈折率差を有した石英系ガラス導波路
の製造方法である。
を有した石英系ガラス導波路を作成する製造方法におい
て、ＳｉＯ2 あるいはＳｉ基坂表面に形成されたＳｉＯ
2 の外部クラッド層の上に、ＳｉＯ2 にフッ素を添加し
た低屈折率の内部クラッド層を形成し、その内部クラッ
ド層上に、高屈折率を有したＳｉＯx Ｎy Ｈz のコアを
形成し、そのコアの周囲を、ＳｉＯ2 にフッ素を添加し
た低屈折率の内部クラッド層で覆い、その内部クラッド
層の周囲をＳｉＯ2 の外部クラッド層で覆うことをこと
を特徴とする高比屈折率差を有した石英系ガラス導波路
の製造方法である。
【００１２】また請求項３の発明は、上記の石英ガラス
導波路を作成するために、ＳｉＯ2 あるいはＳｉ基板表
面に形成されたＳｉＯ2 の外部クラッド層の上に、Ｓｉ
Ｏ2 にフッ素を添加することで低屈折率とした、内部ク
ラッド層を形成する。さらに高屈折率を有したＳｉＯx
Ｎy Ｈz のコア膜を形成する。その上にＷＳｉ膜を形成
後、フォトリソグラフィ工程およびドライエッチング工
程を経て、コアを形成するためのＷＳｉマスクパターン
を形成する。ついでこのＷＳｉマスクパターンを用い
て、ドライエッチング工程によりコアを形成し、その上
に、ＳｉＯ2 にフッ素を添加した、低屈折率の内部クラ
ッド層を成膜する。その上にＷＳｉ膜を成膜し、フォト
リソグラフィ工程およびドライエッチング工程により、
内部クラッド層を矩形にドライエッチングするためのＷ
Ｓｉマスクパターンを作成する。ついでドライエッチン
グ工程により余分な内部クラッド層をエッチングし取り
除くことで、コアの周囲を覆う矩形の内部クラッドを形
成する。そしてこのＷＳｉマスクをドライエッチング工
程により取り除き、最後に上記のエッチングした表面全
体にＳｉＯ2 の外部クラッド層を形成するようにしたも
のである。
導波路を作成するために、ＳｉＯ2 あるいはＳｉ基板表
面に形成されたＳｉＯ2 の外部クラッド層の上に、Ｓｉ
Ｏ2 にフッ素を添加することで低屈折率とした、内部ク
ラッド層を形成する。さらに高屈折率を有したＳｉＯx
Ｎy Ｈz のコア膜を形成する。その上にＷＳｉ膜を形成
後、フォトリソグラフィ工程およびドライエッチング工
程を経て、コアを形成するためのＷＳｉマスクパターン
を形成する。ついでこのＷＳｉマスクパターンを用い
て、ドライエッチング工程によりコアを形成し、その上
に、ＳｉＯ2 にフッ素を添加した、低屈折率の内部クラ
ッド層を成膜する。その上にＷＳｉ膜を成膜し、フォト
リソグラフィ工程およびドライエッチング工程により、
内部クラッド層を矩形にドライエッチングするためのＷ
Ｓｉマスクパターンを作成する。ついでドライエッチン
グ工程により余分な内部クラッド層をエッチングし取り
除くことで、コアの周囲を覆う矩形の内部クラッドを形
成する。そしてこのＷＳｉマスクをドライエッチング工
程により取り除き、最後に上記のエッチングした表面全
体にＳｉＯ2 の外部クラッド層を形成するようにしたも
のである。
【００１３】かかる方法によれば高屈折率のコアの周囲
を低屈折率の内部クラッドで覆うことにより、屈折率制
御用ドーパントによる吸収損失の増大と屈折率制御用ド
ーパントの不均一分散による散乱損失の増大を防ぎなが
ら、コアの屈折率を高くでき、さらに内部クラッドの屈
折率を低くすることで、比屈折率差を大きくすることが
できる。そして光の閉じこめを強くすることで、容易に
石英系ガラス導波路の低損失化、小形化、低コスト化を
実現することができる。
を低屈折率の内部クラッドで覆うことにより、屈折率制
御用ドーパントによる吸収損失の増大と屈折率制御用ド
ーパントの不均一分散による散乱損失の増大を防ぎなが
ら、コアの屈折率を高くでき、さらに内部クラッドの屈
折率を低くすることで、比屈折率差を大きくすることが
できる。そして光の閉じこめを強くすることで、容易に
石英系ガラス導波路の低損失化、小形化、低コスト化を
実現することができる。
【００１４】
【発明の実施の形態】以下、本発明の好適実施の形態を
添付図面に基づいて詳述する。
添付図面に基づいて詳述する。
【００１５】図１に本発明の石英系ガラス導波路の断面
図を示す。
図を示す。
【００１６】基板１２上に導波路が形成されている。導
波路は高屈折率を有したＳｉＯx Ｎy Ｈz のコア１５の
周囲を、ＳｉＯ2 にフッ素を添加することで低屈折率と
した、所望の厚さの内部クラッド層１４、１６で覆い、
さらにその周囲をＳｉＯ2 の外部クラッド層１３、１７
で覆った構造である。
波路は高屈折率を有したＳｉＯx Ｎy Ｈz のコア１５の
周囲を、ＳｉＯ2 にフッ素を添加することで低屈折率と
した、所望の厚さの内部クラッド層１４、１６で覆い、
さらにその周囲をＳｉＯ2 の外部クラッド層１３、１７
で覆った構造である。
【００１７】また図２〜図５に本発明の石英系ガラス導
波路の製造方法を示す。
波路の製造方法を示す。
【００１８】図２（ａ）において、ＳｉＯ2 あるいはＳ
ｉの基坂１８上に、ＳｉＯ2 の外部クラッド層１９を、
プラズマＣＶＤ法，スパッタ法，イオンビーム法等によ
り成膜する。ついでこの上にＳｉＯ2 にフッ素を添加す
ることで低屈折率とした内部クラッド層２Ｏを、プラズ
マＣＶＤ法により、材料ガスにＳｉＨ4 およびＳｉＦ4
とＮ2 ＯあるいはＯ2 を用いて成膜する（図２
（ｂ））。
ｉの基坂１８上に、ＳｉＯ2 の外部クラッド層１９を、
プラズマＣＶＤ法，スパッタ法，イオンビーム法等によ
り成膜する。ついでこの上にＳｉＯ2 にフッ素を添加す
ることで低屈折率とした内部クラッド層２Ｏを、プラズ
マＣＶＤ法により、材料ガスにＳｉＨ4 およびＳｉＦ4
とＮ2 ＯあるいはＯ2 を用いて成膜する（図２
（ｂ））。
【００１９】次にＳｉＯx Ｎy Ｈz の高屈折率を有した
コア膜２１を、プラズマＣＶＤ法，スパッタ法，イオン
ビーム法等により成膜する（図２（ｃ））。ついでこの
上にＷＳｉ膜２２をスパッタ法により成膜する（図２
（ｄ））。次にフォトリソグラフィ工程，ドライエッチ
ング工程により、コアとなる場所を覆うＷＳｉマスクパ
ターン２３を形成する（図３（ｅ））。そしてドライエ
ッチングによりコア２４を形成する（図３（ｆ））。
コア膜２１を、プラズマＣＶＤ法，スパッタ法，イオン
ビーム法等により成膜する（図２（ｃ））。ついでこの
上にＷＳｉ膜２２をスパッタ法により成膜する（図２
（ｄ））。次にフォトリソグラフィ工程，ドライエッチ
ング工程により、コアとなる場所を覆うＷＳｉマスクパ
ターン２３を形成する（図３（ｅ））。そしてドライエ
ッチングによりコア２４を形成する（図３（ｆ））。
【００２０】次にドライエッチング工程によりＷＳｉマ
スクパターン２３を取りリ除く（図３（ｇ））。ついで
この上にＳｉＯ２にフッ素を添加することで低屈折率と
した内部クラッド層２５を、プラズマＣＶＤ法により、
材料ガスにＳｉＨ・およびＳｉＦ4 とＮ2 ＯあるいはＯ
2 を用いて成膜する（図４（ｈ））。そして、この上に
ＷＳｉ膜２６をスパッタ法により成膜する（図４
（ｉ））。次にフォトリソグラフィ工程，ドライエッチ
ング工程により、内部クラッド層２０、２５を矩形にエ
ッチングするためのＷＳｉマスクパターン２７を形成す
る（図４（ｊ））。
スクパターン２３を取りリ除く（図３（ｇ））。ついで
この上にＳｉＯ２にフッ素を添加することで低屈折率と
した内部クラッド層２５を、プラズマＣＶＤ法により、
材料ガスにＳｉＨ・およびＳｉＦ4 とＮ2 ＯあるいはＯ
2 を用いて成膜する（図４（ｈ））。そして、この上に
ＷＳｉ膜２６をスパッタ法により成膜する（図４
（ｉ））。次にフォトリソグラフィ工程，ドライエッチ
ング工程により、内部クラッド層２０、２５を矩形にエ
ッチングするためのＷＳｉマスクパターン２７を形成す
る（図４（ｊ））。
【００２１】そしてドライエッチングにより内部クラッ
ド層２０、２５を矩形に形成し内部クラッド２８、２９
を作成する。（図５（ｋ））。次にドライエッチング工
程によりＷＳｉマスクパターン２７を取り除く（図４
（ｌ））。最後にＳｉＯ２の外部クラッド層３０で覆う
ことにより、高比屈折率差を有した石英系ガラス導波路
ができる（図４（ｍ））。
ド層２０、２５を矩形に形成し内部クラッド２８、２９
を作成する。（図５（ｋ））。次にドライエッチング工
程によりＷＳｉマスクパターン２７を取り除く（図４
（ｌ））。最後にＳｉＯ２の外部クラッド層３０で覆う
ことにより、高比屈折率差を有した石英系ガラス導波路
ができる（図４（ｍ））。
【００２２】次に、上記方法を用い試作した直線導波路
の試作結果について説明する。
の試作結果について説明する。
【００２３】本発明の方法（図１〜５）で試作した石英
系ガラス導波路の断面図を図６に、この石英系ガラス導
波路の屈折率分布を図７に示す。
系ガラス導波路の断面図を図６に、この石英系ガラス導
波路の屈折率分布を図７に示す。
【００２４】コア３４の寸法は、シングルモードとなる
ように幅４μｍ、高さ２．５μｍとした。またコアの周
囲を覆う内部クラッド３３、３５の厚さは２μｍとし
た。これよりも内部クラッドの厚みが薄いと内部クラッ
ドの効果は低減してしまう。外部クラッド層３２、３６
の厚さは８μｍである。さらに導波路長は５０ｍｍであ
る。比屈折率差は、図７に示したようにＳｉＯx Ｎy Ｈ
z を使用し、コアの比屈折率差が＋１．８％となるよう
に調整した。さらにＳｉＯ2 に添加するフッ素の量を調
整することで内部クラッドの比屈折率差を−０．７％と
なるようにし、全体で２．５％となるようにした。
ように幅４μｍ、高さ２．５μｍとした。またコアの周
囲を覆う内部クラッド３３、３５の厚さは２μｍとし
た。これよりも内部クラッドの厚みが薄いと内部クラッ
ドの効果は低減してしまう。外部クラッド層３２、３６
の厚さは８μｍである。さらに導波路長は５０ｍｍであ
る。比屈折率差は、図７に示したようにＳｉＯx Ｎy Ｈ
z を使用し、コアの比屈折率差が＋１．８％となるよう
に調整した。さらにＳｉＯ2 に添加するフッ素の量を調
整することで内部クラッドの比屈折率差を−０．７％と
なるようにし、全体で２．５％となるようにした。
【００２５】
【表１】
【００２６】表１に示したように本発明の方法で石英系
ガラス導波路を作成すると損失は０．１０ｄＢ／ｃｍで
あった。比較として従来方法（図１１，１２）で作成し
た石英系ガラス導波路の損失特性についても述べる。図
１１，図１２の従来方法で作成した石英系ガラス導波路
の断面図を図８に、この石英系ガラス導波路の屈折率分
布を図９に示す。
ガラス導波路を作成すると損失は０．１０ｄＢ／ｃｍで
あった。比較として従来方法（図１１，１２）で作成し
た石英系ガラス導波路の損失特性についても述べる。図
１１，図１２の従来方法で作成した石英系ガラス導波路
の断面図を図８に、この石英系ガラス導波路の屈折率分
布を図９に示す。
【００２７】コア３９の寸法は、シングルモードとなる
よう幅４μｍ、高さ２．５μｍである。クラッド層３
８、４０の厚さは１０μｍである。さらに導波路長は５
０ｍｍである。比屈折率差が２．５％となるようコアに
加えるＧｅＯ2 屈折率制御用ドーパントの量を調整し
た。従来方法で試作した石英系ガラス導波路の損失は、
表１に示したように２．３０ｄＢ／ｃｍであった。これ
は比屈折率が２．５％となるようコアに、屈折率制御用
ドーパントのＧｅＯ2 を、多量に加えたため、屈折率制
御用ドーパントによる吸収損失の増大と、屈折率制御用
ドーパントの不均一分散による散乱損失の増大が生じた
ためである。
よう幅４μｍ、高さ２．５μｍである。クラッド層３
８、４０の厚さは１０μｍである。さらに導波路長は５
０ｍｍである。比屈折率差が２．５％となるようコアに
加えるＧｅＯ2 屈折率制御用ドーパントの量を調整し
た。従来方法で試作した石英系ガラス導波路の損失は、
表１に示したように２．３０ｄＢ／ｃｍであった。これ
は比屈折率が２．５％となるようコアに、屈折率制御用
ドーパントのＧｅＯ2 を、多量に加えたため、屈折率制
御用ドーパントによる吸収損失の増大と、屈折率制御用
ドーパントの不均一分散による散乱損失の増大が生じた
ためである。
【００２８】以上のように、本発明の構造および製造方
法によると、高比屈折率差、低損失な石英系ガラス導波
路を容易に得ることが分かった。
法によると、高比屈折率差、低損失な石英系ガラス導波
路を容易に得ることが分かった。
【００２９】
【発明の効果】以上要するに本発明によれば、高屈折率
のコアの周囲を、低屈折率の内部クラッドで覆うことに
より、屈折率制御用ドーパントによる吸収損失の増大
と、屈折率制御用ドーパントの不均一分散による散乱損
失の増大を防ぎながらコアの屈折率を高くでき、さらに
内部クラッドの屈折率を低くすることで、比屈折率差を
大きくすることができ、光の閉じこめを強くすることが
可能となる。従つて、容易に石英系ガラス導波路の低損
失化、小形化、低コスト化を実現することができる。
のコアの周囲を、低屈折率の内部クラッドで覆うことに
より、屈折率制御用ドーパントによる吸収損失の増大
と、屈折率制御用ドーパントの不均一分散による散乱損
失の増大を防ぎながらコアの屈折率を高くでき、さらに
内部クラッドの屈折率を低くすることで、比屈折率差を
大きくすることができ、光の閉じこめを強くすることが
可能となる。従つて、容易に石英系ガラス導波路の低損
失化、小形化、低コスト化を実現することができる。
【図面の簡単な説明】
【図１】本発明の石英系ガラス導波路の断面図を示す図
である。
である。
【図２】本発明の石英系ガラス導波路の製造方法を示す
図である。
図である。
【図３】本発明の石英系ガラス導波路の製造方法を示す
図である。
図である。
【図４】本発明の石英系ガラス導波路の製造方法を示す
図である。
図である。
【図５】本発明の石英系ガラス導波路の製造方法を示す
図である。
図である。
【図６】本発明の製造方法で作成した導波路の断面図を
示す。
示す。
【図７】本発明の製造方法で作成した石英系ガラス導波
路の屈折率分布を示す。
路の屈折率分布を示す。
【図８】従来の製造方法で作成した石英系ガラス導波路
の断面図を示す。
の断面図を示す。
【図９】従来の製造方法で作成した石英系ガラス導波路
の屈折率分布を示す。
の屈折率分布を示す。
【図１０】従来の石英系ガラス導波路の製造方法を示す
図である。
図である。
【図１１】従来の石英系ガラス導波路の製造方法を示す
図である。
図である。
【図１２】従来の石英系ガラス導波路の断面図を示す図
である。
である。
１２，１８，３１，３７ 基坂 １３，１７，１９，３０ 外部クラッド層 １４、１６，３３，３５ 内部クラッド １５，３４，３９ コア ３２，３６ 外部クラッド層 ２０，２５ 内部クラッド層 ２１ コア膜 ２２，２６ ＷＳｉ膜 ２３ ＷＳｉマスクパターン ２４ ドライエッチングにより形成したコア ２７ ＷＳｉマスクパターン ２８、２９ 内部クラッド層 ３８，４０ クラッド層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井本 克之 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内
Claims (3)
- 【請求項１】 基板上に導波路が形成されてなる石英系
ガラス導波路において、コアに比較的容易に高屈折率が
得られるＳｉＯx Ｎy Ｈz を用い、その周囲をＳｉＯ2
にフッ素を添加することで低屈折率とした所望の厚さの
クラッド層で覆い、さらにその周囲をＳｉＯ2 のクラッ
ド層で覆うことを特徴とした、高比屈折率差を有した石
英系ガラス導波路。 - 【請求項２】 請求項１の高比屈折率差を有した石英系
ガラス導波路を作成する製造方法において、ＳｉＯ2 あ
るいはＳｉ基坂表面に形成されたＳｉＯ2 の外部クラッ
ド層の上に、ＳｉＯ2 にフッ素を添加した低屈折率の内
部クラッド層を形成し、その内部クラッド層上に、高屈
折率を有したＳｉＯx Ｎy Ｈz のコアを形成し、そのコ
アの周囲を、ＳｉＯ2 にフッ素を添加した低屈折率の内
部クラッド層で覆い、その内部クラッド層の周囲をＳｉ
Ｏ2 の外部クラッド層で覆うことをことを特徴とする高
比屈折率差を有した石英系ガラス導波路の製造方法。 - 【請求項３】 請求項２の高比屈折率差を有した石英系
ガラス導波路を作成する製造方法において、 (a) ＳｉＯ2 あるいはＳｉ基坂表面に形成されたＳｉＯ
2 の外部クラッド層の上にさらに、ＳｉＯ2 にフッ素を
添加した低屈折率の内部クラッド層を形成する工程、 (b) 高屈折率を有したＳｉＯx Ｎy Ｈz のコア膜を形成
し、その上にＷＳｉ膜を形成後、フォトリソグラフィ工
程およびドライエッチング工程を経てコアを形成するた
めのＷＳｉマスクパターンを形成する工程、 (c) ついでこのＷＳｉマスクパターンを用いて、ドライ
エッチング工程によりコアを形成し、その上に、プラズ
マＣＶＤ法により、ＳｉＯ2 にフッ素を添加した低屈折
率の内部クラッド層を成膜する工程、 (d) その上にＷＳｉ膜を成膜し、フォトリソグラフィ工
程およびドライエッチング工程により、内部クラッド層
を矩形にドライエッチングするためのＷＳｉマスクパタ
ーンを作成する工程、 (e) ついでドライエッチング工程により余分な内部クラ
ッド層をエッチングし、 取り除くことでコアの周囲
を覆う矩形の内部クラッドを形成する工程、 (f) そしてこのＷＳｉマスクをドライエッチング工程に
より取り除き、最後に上記のエッチングした表面全体に
ＳｉＯ2 の外部クラッド層を形成する工程を備えたこと
を特徴とする高比屈折率差を有した石英系ガラス導波路
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24015095A JP3451809B2 (ja) | 1995-09-19 | 1995-09-19 | 高比屈折率差を有した石英系ガラス導波路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24015095A JP3451809B2 (ja) | 1995-09-19 | 1995-09-19 | 高比屈折率差を有した石英系ガラス導波路およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0980247A true JPH0980247A (ja) | 1997-03-28 |
| JP3451809B2 JP3451809B2 (ja) | 2003-09-29 |
Family
ID=17055245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24015095A Expired - Fee Related JP3451809B2 (ja) | 1995-09-19 | 1995-09-19 | 高比屈折率差を有した石英系ガラス導波路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3451809B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0973050A2 (de) * | 1998-07-15 | 2000-01-19 | Alcatel | Verfahren zur Herstellung planarer Wellenleiterstrukturen sowie Wellenleiterstruktur |
| EP1182473A2 (de) * | 2000-08-23 | 2002-02-27 | Alcatel | Doppelbrechungsfreie passive optische Komponente |
| WO2005047944A1 (en) * | 2003-11-12 | 2005-05-26 | Ignis Technologies As | A low loss silicon oxynitride optical waveguide, a method of its manufacture and an optical device |
| US6950589B2 (en) | 2002-03-19 | 2005-09-27 | Fujitsu Limited | Optical switching element and method for manufacturing the same |
-
1995
- 1995-09-19 JP JP24015095A patent/JP3451809B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0973050A2 (de) * | 1998-07-15 | 2000-01-19 | Alcatel | Verfahren zur Herstellung planarer Wellenleiterstrukturen sowie Wellenleiterstruktur |
| EP0973050A3 (de) * | 1998-07-15 | 2000-11-29 | Alcatel | Verfahren zur Herstellung planarer Wellenleiterstrukturen sowie Wellenleiterstruktur |
| US6356694B1 (en) * | 1998-07-15 | 2002-03-12 | Alcatel | Process for producing planar waveguide structures as well as waveguide structure |
| EP1182473A2 (de) * | 2000-08-23 | 2002-02-27 | Alcatel | Doppelbrechungsfreie passive optische Komponente |
| US6678454B2 (en) | 2000-08-23 | 2004-01-13 | Alcatel | Birefringence-free passive optical component |
| EP1182473A3 (de) * | 2000-08-23 | 2004-05-06 | Avanex Corporation | Doppelbrechungsfreie passive optische Komponente |
| US6950589B2 (en) | 2002-03-19 | 2005-09-27 | Fujitsu Limited | Optical switching element and method for manufacturing the same |
| WO2005047944A1 (en) * | 2003-11-12 | 2005-05-26 | Ignis Technologies As | A low loss silicon oxynitride optical waveguide, a method of its manufacture and an optical device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3451809B2 (ja) | 2003-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004503799A (ja) | グレーデッドインデックス導波路 | |
| US20020168166A1 (en) | Silica-based optical waveguide circuit and fabrication method thereof | |
| JP3451809B2 (ja) | 高比屈折率差を有した石英系ガラス導波路およびその製造方法 | |
| TWI801904B (zh) | 光學元件的製造方法、光學元件、和用於製造光學元件的設備 | |
| JPH09325227A (ja) | 光導波路グレーティング | |
| JPH0527132A (ja) | 導波路型光部品の製造方法 | |
| JPH05215929A (ja) | ガラス導波路の製造方法 | |
| JPH05188231A (ja) | 光導波路の製造方法 | |
| JP3500990B2 (ja) | 基板型光導波路の製造方法 | |
| JP2000180642A (ja) | 石英系ガラス導波路及びその製造方法 | |
| JP3070018B2 (ja) | 石英系光導波路及びその製造方法 | |
| JP3196797B2 (ja) | 積層型石英系光導波路の製造方法 | |
| JPH0980246A (ja) | 石英系ガラス導波路の製造方法 | |
| JP3477497B2 (ja) | 平面型光導波路及びその製造方法 | |
| JP2000121859A (ja) | 埋め込み型光導波路の製造方法 | |
| JP2927597B2 (ja) | ガラス導波路の製造法 | |
| JPH0829634A (ja) | 光導波路の作製方法 | |
| JPH05257021A (ja) | 光導波路の製造方法 | |
| JP3943149B2 (ja) | 光導波路およびその製造方法 | |
| JPH10311922A (ja) | 石英系ガラス導波路の製造方法 | |
| WO2020129664A1 (ja) | 光導波路とその製造方法 | |
| JP2570822B2 (ja) | 光導波路の製造方法 | |
| JP2001215352A (ja) | 三次元コア導波路を有する石英系ガラス導波路の製造方法 | |
| JP2001083351A (ja) | 高比屈折率差を有する光導波路及びその製造方法 | |
| KR20020089871A (ko) | 광도파로 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |