JPH0969299A - 欠陥救済判定回路 - Google Patents

欠陥救済判定回路

Info

Publication number
JPH0969299A
JPH0969299A JP7222396A JP22239695A JPH0969299A JP H0969299 A JPH0969299 A JP H0969299A JP 7222396 A JP7222396 A JP 7222396A JP 22239695 A JP22239695 A JP 22239695A JP H0969299 A JPH0969299 A JP H0969299A
Authority
JP
Japan
Prior art keywords
circuit
fuse
memory cell
output
redundant memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7222396A
Other languages
English (en)
Other versions
JP2710235B2 (ja
Inventor
Mitsue Tsukahara
充恵 塚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7222396A priority Critical patent/JP2710235B2/ja
Priority to KR1019960036270A priority patent/KR100203606B1/ko
Priority to US08/705,418 priority patent/US5696723A/en
Publication of JPH0969299A publication Critical patent/JPH0969299A/ja
Application granted granted Critical
Publication of JP2710235B2 publication Critical patent/JP2710235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】欠陥救済判定回路において、回路素子数を削減
するとともに、回路電流を著しく減らし、さらに遅延時
間を小さくすることにより半導体メモリのアクセス速度
を改善する。 【解決手段】冗長メモリセルを使用するか正規のメモリ
セルを使用するかを決定するヒューズFVおよびFG
と、ヒューズFVを切断することにより活性化するクロ
ックドインバータCI1〜CInと、アドレス信号A1
〜AnをクロックドインバータCI1〜CInの入力側
から取り出すか出力側から取り出すかを決定するヒュー
ズFT1〜FTnおよびFN1〜FNnと、判定信号を
生成するNAND34およびインバータI8から構成さ
れる欠陥救済判定回路は、予めヒューズFT1〜FTn
またはFN1〜FNnにプログラムされたアドレス信号
と同じアドレス信号が入力した場合にのみ、欠陥救済を
行うと判定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体メモリに用
いられる欠陥救済回路を構成する欠陥救済判定回路に関
する。
【0002】
【従来の技術】最近、半導体メモリの大規模化にともな
って正規のメモリセルアレイの他に冗長メモリセルを用
意しておき、メモリセルに欠陥があった場合、用意して
おいた冗長メモリセルの範囲内で不良メモリセルを冗長
メモリセルに置き換えて、不良チップを救済する方法が
広く実用化されている。半導体メモリの大規模化ととも
に、予め用意しなければならない冗長メモリセルのメモ
リ容量も増大している。欠陥を有する正規のメモリセル
を冗長メモリセルに切り替えるために、欠陥があった場
合に、冗長メモリセルを使用するという信号を出力する
とともに任意のアドレス信号が入力したときに、このア
ドレス信号に対応したメモリセルに欠陥があるかどうか
を判定する欠陥救済判定回路が必要である。この欠陥救
済判定回路は回路構成が複雑なため、使用素子数が半導
体メモリの大規模化とともに大きくなり、コスト上昇を
きたしている。
【0003】次に、従来の欠陥救済判定回路101の構
成を図2を参照して説明する。
【0004】図2に示すように、不良メモリセルのアド
レス信号をプログラムしたヒューズ回路1〜nの出力F
O1〜FOnは、アドレス信号A1〜Anとともにそれ
ぞれ比較回路11〜1nに入力する。次に、比較回路1
1〜1nはアドレス信号A1〜Anとヒューズ回路の出
力FO1〜FOnとがそれぞれ一致しているかどうかを
判定し、比較回路11〜1nの出力信号RA1〜RAn
をNOR回路31に入力する。また、ヒューズ回路1〜
nと別に冗長メモリセル(図示せず)を使用するかどう
かをプログラムするヒューズ回路21を設けている。さ
らに、NOR回路31の出力とヒューズ回路21の出力
をインバータI1で反転した信号とをNAND回路32
に入力し、NAND回路32の出力をインバータI2で
反転して判定信号Redを得ている。
【0005】最初に、欠陥救済判定回路101を構成す
るヒューズ回路1〜nおよびヒューズ回路21の回路動
作について図3を参照して説明する。いま、一例として
アドレスビットA1〜AnのうちでアドレスビットA1
およびA2が1で、他のアドレスビットA3〜Anは全
て0であるアドレス信号(An,・・・,A3,A2,
A1)=(0,・・・,0,1,1)に欠陥がある場合
を考える。ヒューズ回路1〜nは、ヒューズ41と抵抗
R1およびインバータI3,I4とから構成される。
【0006】半導体メモリをメモリテスタを用いてウェ
ハース状態でテストした後、ヒューズ回路1およびヒュ
ーズ回路2のヒューズ41と、冗長メモリセルを使用す
るか否かを決めるヒューズ回路21を構成するヒューズ
41とをレーザビームで切断し、他のヒューズは切断し
ないで接続したままとする。
【0007】図3に示すように、ヒューズ41が切断さ
れるとインバータI3の入力は抵抗R1を介してGND
(接地電位)にクランプされインバータI3は“1”を
出力し、その結果ヒューズ回路1およびヒューズ回路2
の出力FO1およびFO2は“0”を出力する。また、
ヒューズ回路1およびヒューズ回路2以外のヒューズ4
1は切断されないので、インバータI3の入力はヒュー
ズ41を介してVccに接続される。ヒューズ41の抵
抗値は抵抗R1に較べて数百Ωと大幅に小さいのでイン
バータI3の入力は“1”となり、ヒューズ回路1およ
びヒューズ回路2以外のヒューズ回路の出力FO3〜F
Onは全て“1”となる。
【0008】次に、比較回路11〜1nの動作について
図4を参照して説明する。図4において、アドレス信号
Aiおよびヒューズ回路の出力FOiがともに“0”と
すると、PチャネルトランジスタP1,P2がともにオ
ン、PチャネルトランジスタP3,P4がともにオフ、
NチャネルトランジスタN1,N4がともにオフ、Nチ
ャネルトランジスタN2,N3がともにオンするので出
力RAiは“1”となる。この比較回路11〜1nの動
作をまとめると、比較回路11〜1nの真理値表は図5
のようになる。すなわち、アドレス信号Aiとヒューズ
回路の出力FOiが一致すればヒューズ回路の出力RA
iは“1”となり、不一致であればRAiは“0”とな
る。
【0009】さらに、欠陥救済判定回路101の回路動
作の説明を続ける。
【0010】最初に、冗長メモリセルを使用する場合に
ついて説明する。ウェハース状態でのテスト終了後、ア
ドレスビットA1およびA2がともに1で、他のアドレ
スビットA3〜Anが全て0であるアドレス信号に対応
するメモリセルに欠陥があるとする。この場合、予めヒ
ューズ回路1およびヒューズ回路2を構成するヒューズ
41をレーザビームで切断しておくので、ヒューズ回路
1およびヒューズ回路2の出力FO1およびFO2はと
もに“0”で、他のヒューズ回路3〜nの出力FO3〜
FOnは全て“1”となる。
【0011】いま、アドレスビットA1およびA2がと
もに1で、他のアドレスビットA3〜Anは全て0であ
るアドレス信号A=(0,・・・,0,1,1)が比較
回路11〜1nに入力したとすると、比較回路11〜1
nの2つの入力は全て一致しないので図5からわかるよ
うに、比較回路11〜1nの出力RA1〜RAnは全て
“0”となる。従って、NOR回路31は“1”を出力
する。
【0012】また、ヒューズ回路21を構成するヒュー
ズ41は冗長メモリセルを使用するのでウェハース状態
でのテスト終了後に予め切断されており、ヒューズ回路
21は“0”を出力するためインバータI1は“1”を
出力する。NAND回路32の2つの入力は、ともに
“1”となるのでNAND32は“0”を出力し、欠陥
救済判定回路の判定信号Redは“1”となる。判定信
号Redが“1”となると、この判定信号Redは冗長
メモリセルのセレクタ回路(図示せず)を活性化させる
とともに正規のメモリセル(図示せず)のセレクタ回路
を非活性化させ、欠陥を有する正規のメモリセルを冗長
メモリセルに切り替える。
【0013】次に、上記のアドレス信号A=(0,・・
・,0,1,1)と異なるアドレス信号、一例としてア
ドレス信号A’=(0,・・・,0,1,0)が比較回
路11〜1nに入力した場合は、比較回路11の2つの
入力はともに“0”であるから、比較回路11は“1”
を出力する。また、比較回路12〜1nについては、前
と同様2つの入力が不一致であり全て“0”を出力する
が、NOR回路31の出力は比較回路11の出力RA1
が“1”となるため“0”となり、欠陥救済判定回路の
判定信号Redは“0”となる。この場合、欠陥救済判
定回路101はアドレス信号A’=(0,・・・,0,
1,0)に対して冗長メモリを使用しないと判断し、メ
モリセルへのアクセス要求に対しては正規のメモリセル
に対してアクセスするよう動作する。
【0014】次に、メモリセルに欠陥が存在せず冗長メ
モリセルを使用しない場合は、ヒューズ回路21を構成
するヒューズ41を切断しないのでヒューズ回路21の
出力は“1”、インバータI1の出力は“0”となるた
め、欠陥救済判定回路101の判定信号Redは“0”
となる。この判定信号Redは、冗長メモリセルのセレ
クタ回路を非活性化させると同時に正規のメモリセルの
セレクタ回路を活性化させ、正規のメモリセルに対して
アクセスが行われるよう動作する。
【0015】
【発明が解決しようとする課題】この従来の欠陥救済判
定回路は、図2,図3および図4に示すように回路構成
が複雑で素子数が多いためチップ面積が増大してしまう
という問題点がある。今後、半導体メモリは急速に大容
量化が進行し、これに伴いアドレス信号のビット数も増
加すると素子数増加への影響はいっそう顕著となる。ま
た、ヒューズ回路1〜nにおいてはヒューズ41が切断
されない場合、電源Vccからヒューズ41および抵抗
R1を介して直流電流が流れ続けるので回路電流が増大
するという問題がある。さらに、図2および図4からわ
かるようにアドレス信号A1〜Anが比較回路11〜1
nに入力して欠陥救済判定回路の判定信号Redが出力
するまでに、5段のゲートを通過しており遅延時間が大
きく高速化に不利である。
【0016】このため、本発明の目的は回路素子数を大
幅に減らすとともに、回路内部で定常的に流れる電流を
無くし、さらにアドレス信号が欠陥救済判定回路に入力
したときに伝達するゲートの段数を減らすことにより高
速な欠陥救済判定回路を提供することにある。
【0017】
【課題を解決するための手段】そのため、本発明による
欠陥救済判定回路は、ヒューズを切断することにより正
規のメモリセルと冗長メモリセルのどちらを使用するか
を決定する選択回路と、この選択回路の出力により制御
されるとともに前記選択回路の出力とアドレス信号の任
意のアドレスビットとを入力とする第1のプログラム用
ヒューズ回路と、前記選択回路の出力により制御される
とともに前記アドレス信号の前記アドレスビットと異な
るアドレスビットをそれぞれ入力する複数の第2のプロ
グラム用ヒューズ回路と、前記第1および前記第2のプ
ログラム用ヒューズ回路の出力をそれぞれ入力とし、こ
れらが一致したとき欠陥救済を行うと判定する論理回路
とを備えた欠陥救済判定回路において、前記第1および
前記第2のプログラム用ヒューズ回路の各々は、前記冗
長メモリセルを使用するときに前記選択回路の出力によ
り活性化されるクロックドインバータと、第1の接点を
前記クロックドインバータの出力端に接続し第2の接点
を前記第1および前記第2のプログラム用ヒューズ回路
の出力端に接続した第1のヒューズと、第1の接点を前
記クロックドインバータの入力端に接続し第2の接点を
前記第1および前記第2のプログラム用ヒューズ回路の
前記出力端に接続した第2のヒューズとから構成され、
前記冗長メモリセルのアドレス信号のアドレスビットに
対応して前記第1,第2のヒューズのうちの一方が切断
されることを特徴としている。
【0018】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
【0019】図1は、本発明の一つの実施の形態を示す
回路図である。本実施形態の欠陥救済判定回路201
は、選択回路301とプログラム用ヒューズ回路51〜
5nとNOR回路33とNAND回路34およびインバ
ータI8を含んでいる。また、プログラム用ヒューズ回
路51〜5nは、アドレス信号A1〜Anを波形整形す
るNOR回路33およびインバータI21〜In1と、
クロックドインバータCI1〜CInと、ヒューズFT
1〜FTnおよびヒューズFN1〜FNnとを備えてい
る。
【0020】最初に、任意のアドレス信号に対応したメ
モリセルに欠陥が無く、冗長メモリセルを使用しない場
合について説明する。メモリテスタを用いたウェハース
状態でのテスト終了後、選択回路301を構成するヒュ
ーズFV,ヒューズFGと、ヒューズFT1〜FTnお
よびヒューズFN1〜FNnのうちヒューズFGのみを
レーザビームで予め切断しておく。このとき、インバー
タI7の入力はヒューズFVを介してVccにクランプ
されるのでインバータI7の出力は“0”となる。従っ
て、クロックドインバータCI1〜CInは全てハイイ
ンピーダンスとなる。また、NOR回路33の一入力は
Vccにクランプされるため、NOR回路33の出力は
“0”となる。この出力信号はヒューズFN1を介して
NAND34に入力するため、NAND34の出力はア
ドレス信号によらず“1”となり、欠陥救済判定回路2
01の判定信号Redは“0”となる。この判定信号R
edは、冗長メモリセル(図示せず)のセレクタ回路を
非活性化させると同時に正規のメモリセル(図示せず)
のセレクタ回路を活性化させ、正規のメモリセルに対し
てアクセスが行われるよう動作する。この欠陥救済判定
回路201では、冗長メモリを使用しない場合は、ヒュ
ーズFGのみを1回レーザビームで切断するだけで他の
ヒューズはそのまま接続した状態とするので切断の作業
効率が良い。
【0021】次に、任意のアドレス信号に対応したメモ
リセルに欠陥があり冗長メモリセルを使用する場合につ
いて説明する。一例として、アドレス信号Aのアドレス
ビットA1およびA2がともに1で他のアドレスビット
は全て0である場合、すなわちA=(An,・・・,A
3,A2,A1)=(0,・・・,0,1,1)に対応
するメモリに欠陥がある場合を説明する。
【0022】ウェハース状態でテストした後、選択回路
301を構成するヒューズFVと、ヒューズFN1,F
N2およびヒューズFT3〜FTnをレーザビームで予
め切断しておく。NチャネルトランジスタN5のゲート
は、電源電圧の約1/2の電圧であるVgでバイアスさ
れており、NチャネルトランジスタN5はオン状態にあ
る。NチャネルトランジスタN5が動作するため、ヒュ
ーズFVおよびヒューズFGを切断する前に電源Vcc
からヒューズFV,FGを介してGNDに過大な電流が
流れるのを防ぐことができる。
【0023】インバータI7の入力は“0”となり、ク
ロックドインバータCI1〜CInは全て活性化する。
また、NOR回路33の一入力は“0”となるため、N
OR回路33の出力はアドレスビットA1の反転信号を
出力し、インバータI21〜In1と等価な動作を行
う。
【0024】いま、アドレス信号A=(0,・・・,
0,1,1)がプログラム用ヒューズ回路51〜5nに
入力すると、アドレスビットA1はNOR回路33およ
びクロックドインバータCI1でそれぞれ反転し、クロ
ックドインバータCI1の出力RA1は“1”となる。
同様に、アドレスビットA2は、インバータI21およ
びクロックドインバータCI2でそれぞれ反転しクロッ
クドインバータCI2の出力信号RA2は“1”とな
る。アドレスビットA3はインバータI31で反転し、
ヒューズFT3が切断されているのでヒューズFN3を
介して信号RA3としてNAND回路34に入力する。
アドレスビットA3は“0”であるから信号RA3は
“1”となり、以下同様にNAND回路34の入力信号
RA1〜RAnは全て“1”となる。この結果、欠陥救
済判定回路201の判定信号Redは“1”となり、こ
の判定信号Redは冗長メモリセルのセレクタ回路を活
性化させるとともに正規のメモリセルのセレクタ回路を
非活性化させ、欠陥を有する正規のメモリセルを冗長メ
モリセルに切り替えて読み書きの動作を行う。
【0025】次に、上記のアドレス信号A=(0,・・
・,0,1,1)と異なるアドレス信号、一例としてア
ドレス信号A’=(0,・・・,0,1,0)がプログ
ラム用ヒューズ回路51〜5nに入力した場合、アドレ
スビットA1は、NOR回路33およびクロックドイン
バータCI1によってそれぞれ反転し、クロックドイン
バータCI1の出力信号RA1は“0”となる。このた
め欠陥救済判定回路201の判定信号Redは“0”と
なる。この欠陥救済判定回路201は、欠陥が存在する
メモリセルのアドレス信号と異なったアドレス信号が入
力したとき、判定信号を“0”とし冗長メモリセルを使
用せず正規のメモリセルをアクセスするように動作す
る。
【0026】本実施形態による欠陥救済判定回路201
は、クロックドインバータCI1〜CInとヒューズ回
路FT1〜FTnおよびFN1〜FNnを用いて回路を
構成しているので、従来の欠陥救済判定回路101より
も大幅に回路素子数を低減できる。また、この欠陥救済
判定回路201は従来の欠陥救済判定回路101と異な
り直流電流が流れる電流経路がないので、回路電流を著
しく減少させることができる。
【0027】この欠陥救済判定回路201において、N
AND回路34の入力信号RA1〜RAnをクロックド
インバータCI1〜CInの入力側からとるか出力側か
らとるかの選択はヒューズFT1〜FTnとヒューズF
N1〜FNnのどちらかを切断することにより決定して
いるが、クロックドインバータCI1〜CInを用いる
代わりに全てインバータを使用した場合の問題点につい
て次に説明する。
【0028】クロックドインバータCI1〜CInの代
わりに全てインバータ(図示せず)を用いた場合、欠陥
が無い場合にはヒューズFT1〜FTnおよびヒューズ
FN1〜FNnは全て接続状態にあるので、クロックド
インバータCI1〜CInに相当するインバータは全て
入力と出力は接続することになる。従って、インバータ
の入力電圧はインバータの入力スレッショルド電圧に等
しくなりインバータ自体で電流が流れてしまう。これを
防ぐには、インバータの出力から入力に帰還がかからな
いように、ヒューズFT1〜FTnの全てかヒューズF
N1〜FNnの全てを予め切断しておかなければなら
ず、ヒューズの切断作業効率が著しく悪くなる。この欠
陥救済判定回路201は、この点を改善し回路電流を著
しく少なくしかつ冗長メモリセルを使用しない場合、レ
ーザビームで切断する箇所は1カ所で済むという特徴が
ある。
【0029】さらに、本実施形態による欠陥救済判定回
路201は入力から4段のゲートを通過して出力するの
で、従来の欠陥救済判定回路101の入力から出力まで
のゲートの段数よりも少なく、より高速動作が可能であ
る。
【0030】
【発明の効果】以上説明したように、本発明による欠陥
救済判定回路は、回路素子数を大幅に減らすことができ
るのでチップ面積を減らすことができる。また、従来の
欠陥救済判定回路で問題であった回路電流を著しく減ら
すことができるとともに、入力から出力までの遅延時間
を小さくすることができ半導体メモリの高速アクセスが
可能である。
【図面の簡単な説明】
【図1】本発明の一つの実施の形態を示す回路図であ
る。
【図2】従来例を示すブロック図である。
【図3】従来例のヒューズ回路の構成を示す回路図であ
る。
【図4】従来例の比較回路の構成を示す回路図である。
【図5】従来例の比較回路の真理値を示す図である。
【符号の説明】
I1〜I8,I21〜In1 インバータ CI1〜CIn クロックドインバータ FV,FG,FT1〜FTn,FN1〜FNn,41
ヒューズ 1〜n,21 ヒューズ回路 11〜1n 比較回路 31,33 NOR回路 32,34 NAND回路 51〜5n プログラム用ヒューズ回路 101,201 欠陥救済判定回路 301 選択回路 R1 抵抗 P1〜P4 Pチャネルトランジスタ N1〜N5 Nチャネルトランジスタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ヒューズを切断することにより正規のメ
    モリセルと冗長メモリセルのどちらを使用するかを決定
    する選択回路と、 この選択回路の出力により制御されるとともに前記選択
    回路の出力とアドレス信号の任意のアドレスビットとを
    入力とする第1のプログラム用ヒューズ回路と、 前記選択回路の出力により制御されるとともに前記アド
    レス信号の前記アドレスビットと異なるアドレスビット
    をそれぞれ入力する複数の第2のプログラム用ヒューズ
    回路と、 前記第1および前記第2のプログラム用ヒューズ回路の
    出力をそれぞれ入力とし、これらが一致したとき欠陥救
    済を行うと判定する論理回路とを備えた欠陥救済判定回
    路において、 前記第1および前記第2のプログラム用ヒューズ回路の
    各々は、前記冗長メモリセルを使用するときに前記選択
    回路の出力により活性化されるクロックドインバータ
    と、 第1の接点を前記クロックドインバータの出力端に接続
    し第2の接点を前記第1および前記第2のプログラム用
    ヒューズ回路の出力端に接続した第1のヒューズと、 第1の接点を前記クロックドインバータの入力端に接続
    し第2の接点を前記第1および前記第2のプログラム用
    ヒューズ回路の前記出力端に接続した第2のヒューズと
    から構成され、前記冗長メモリセルのアドレス信号のア
    ドレスビットに対応して前記第1,第2のヒューズのう
    ちの一方が切断されることを特徴とする欠陥救済判定回
    路。
  2. 【請求項2】 前記論理回路がAND回路またはインバ
    ータを出力端に接続したNAND回路からなることを特
    徴とする請求項1記載の欠陥救済判定回路。
  3. 【請求項3】 前記冗長メモリセルの前記アドレスビッ
    トが“1”または“0”に対応して前記第1のヒューズ
    または前記第2のヒューズが切断されることを特徴とす
    る請求項1記載の欠陥救済判定回路。
  4. 【請求項4】 前記選択回路が、第1の接点が電源に接
    続された前記冗長メモリセル用ヒューズと第1の接点が
    前記冗長メモリセル用ヒューズの第2の接点に接続され
    た正規メモリセル用ヒューズとドレインが前記正規メモ
    リセル用ヒューズの第2の接点に接続されソースが接地
    電位に接続されゲートがバイアス電圧源に接続されたM
    OSトランジスタとを備え、前記冗長メモリセルを使用
    しないときは前記正規メモリ用ヒューズを切断し、前記
    冗長メモリセルを使用するときは前記冗長メモリセル用
    ヒューズを切断して前記クロックドインバータを活性化
    することを特徴とする請求項1記載の欠陥救済判定回
    路。
JP7222396A 1995-08-30 1995-08-30 欠陥救済判定回路 Expired - Fee Related JP2710235B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7222396A JP2710235B2 (ja) 1995-08-30 1995-08-30 欠陥救済判定回路
KR1019960036270A KR100203606B1 (ko) 1995-08-30 1996-08-29 불량 구제 판정 회로
US08/705,418 US5696723A (en) 1995-08-30 1996-08-29 Defect relief decision circuit with dual-fused clocked inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7222396A JP2710235B2 (ja) 1995-08-30 1995-08-30 欠陥救済判定回路

Publications (2)

Publication Number Publication Date
JPH0969299A true JPH0969299A (ja) 1997-03-11
JP2710235B2 JP2710235B2 (ja) 1998-02-10

Family

ID=16781723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7222396A Expired - Fee Related JP2710235B2 (ja) 1995-08-30 1995-08-30 欠陥救済判定回路

Country Status (3)

Country Link
US (1) US5696723A (ja)
JP (1) JP2710235B2 (ja)
KR (1) KR100203606B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058062A (en) * 1997-06-24 2000-05-02 Oki Electric Industry Co., Ltd. Semiconductor memory circuit
US6084815A (en) * 1998-02-27 2000-07-04 Oki Electric Industry Co., Ltd. Semiconductor device
KR100301042B1 (ko) * 1998-07-15 2001-09-06 윤종용 레이아웃면적을최소화하는리던던시회로
US7550788B2 (en) 2006-01-31 2009-06-23 Elpida Memory, Inc. Semiconductor device having fuse element arranged between electrodes formed in different wiring layers
US7656220B2 (en) 2004-12-15 2010-02-02 Elpida Memory, Inc. Semiconductor device employing fuse circuit and method for selecting fuse circuit system
US7868417B2 (en) 2007-01-26 2011-01-11 Elpida Memory, Inc. Semiconductor device including a plurality of fuse elements and attenuation members between or around the plurality of fuse elements
CN117037884A (zh) * 2023-10-10 2023-11-10 浙江力积存储科技有限公司 在存储阵列中使用的熔断器单元及其处理方法、存储阵列

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023431A (en) * 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus
KR100231723B1 (ko) * 1996-12-28 1999-11-15 김영환 플래쉬 메모리 장치
US5933376A (en) * 1997-02-28 1999-08-03 Lucent Technologies Inc. Semiconductor memory device with electrically programmable redundancy
US5898626A (en) * 1997-06-19 1999-04-27 Silicon Magic Corporation Redundancy programming circuit and system for semiconductor memory
US5886940A (en) * 1997-08-21 1999-03-23 Micron Technology, Inc. Self-protected circuit for non-selected programmable elements during programming
US5970013A (en) * 1998-02-26 1999-10-19 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus with broadcast write
US6011733A (en) * 1998-02-26 2000-01-04 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus
US5953269A (en) * 1998-09-03 1999-09-14 Micron Technology, Inc. Method and apparatus for remapping addresses for redundancy
DE19924153B4 (de) * 1999-05-26 2006-02-09 Infineon Technologies Ag Schaltungsanordnung zur Reparatur eines Halbleiterspeichers
US6438672B1 (en) 1999-06-03 2002-08-20 Agere Systems Guardian Corp. Memory aliasing method and apparatus
JP3866451B2 (ja) * 1999-06-24 2007-01-10 Necエレクトロニクス株式会社 冗長プログラム回路及びこれを内蔵した半導体記憶装置
US6285619B1 (en) * 1999-11-18 2001-09-04 Infineon Technologies North America Corp. Memory cell
KR100652412B1 (ko) * 2005-06-01 2006-12-01 삼성전자주식회사 정보 보호가 필요한 장치에 접근을 완전히 차단하는 회로및 방법
US7915916B2 (en) * 2006-06-01 2011-03-29 Micron Technology, Inc. Antifuse programming circuit with snapback select transistor
KR100761395B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
JP2008111921A (ja) * 2006-10-30 2008-05-15 Renesas Technology Corp 表示制御用半導体集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132089A (ja) * 1990-09-20 1992-05-06 Nec Ic Microcomput Syst Ltd 識別コード内蔵eprom
JPH06203595A (ja) * 1991-08-30 1994-07-22 Texas Instr Inc <Ti> ユニバーサル・モジューラ・メモリ
JPH05189996A (ja) * 1991-09-05 1993-07-30 Hitachi Ltd 半導体記憶装置
JPH07105697A (ja) * 1993-10-07 1995-04-21 Mitsubishi Electric Corp 半導体記憶装置
US5426614A (en) * 1994-01-13 1995-06-20 Texas Instruments Incorporated Memory cell with programmable antifuse technology
US5457656A (en) * 1994-08-17 1995-10-10 United Microelectronics Corp. Zero static power memory device redundancy circuitry

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058062A (en) * 1997-06-24 2000-05-02 Oki Electric Industry Co., Ltd. Semiconductor memory circuit
US6084815A (en) * 1998-02-27 2000-07-04 Oki Electric Industry Co., Ltd. Semiconductor device
KR100301042B1 (ko) * 1998-07-15 2001-09-06 윤종용 레이아웃면적을최소화하는리던던시회로
US7656220B2 (en) 2004-12-15 2010-02-02 Elpida Memory, Inc. Semiconductor device employing fuse circuit and method for selecting fuse circuit system
US7550788B2 (en) 2006-01-31 2009-06-23 Elpida Memory, Inc. Semiconductor device having fuse element arranged between electrodes formed in different wiring layers
US7868417B2 (en) 2007-01-26 2011-01-11 Elpida Memory, Inc. Semiconductor device including a plurality of fuse elements and attenuation members between or around the plurality of fuse elements
CN117037884A (zh) * 2023-10-10 2023-11-10 浙江力积存储科技有限公司 在存储阵列中使用的熔断器单元及其处理方法、存储阵列
CN117037884B (zh) * 2023-10-10 2024-02-23 浙江力积存储科技有限公司 在存储阵列中使用的熔断器单元及其处理方法、存储阵列

Also Published As

Publication number Publication date
KR970012793A (ko) 1997-03-29
US5696723A (en) 1997-12-09
KR100203606B1 (ko) 1999-06-15
JP2710235B2 (ja) 1998-02-10

Similar Documents

Publication Publication Date Title
JP2710235B2 (ja) 欠陥救済判定回路
US6940765B2 (en) Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test
US7602660B2 (en) Redundancy circuit semiconductor memory device
US5387823A (en) Fuse-programmable redundancy control circuit
US20070133323A1 (en) Repair circuit and method of repairing defects in a semiconductor memory device
KR100498610B1 (ko) 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로
KR20140078292A (ko) 퓨즈 리페어 장치 및 그 방법
KR970011719B1 (ko) 리던던시 기능을 가지는 반도체 메모리 장치
JP3691655B2 (ja) メモリ集積回路の冗長メモリセルの制御方法とその回路、及びメモリ集積回路
US7826296B2 (en) Fuse monitoring circuit for semiconductor memory device
KR100649967B1 (ko) 반도체 메모리 소자의 리던던시 회로
JP3673637B2 (ja) 冗長回路を備えた半導体メモリ装置
JP2003016795A (ja) 半導体メモリ装置のカラムリペア回路及びカラムリペア方法
JP2001101893A (ja) スタティック型半導体記憶装置
JPH0612891A (ja) 半導体記憶装置
KR20140085222A (ko) 퓨즈 회로 및 리페어 퓨즈 회로
US6249466B1 (en) Row redundancy scheme
KR100196515B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR0166496B1 (ko) 반도체 기억소자의 리던던시 장치
KR20090013620A (ko) 리페어 회로
KR100761400B1 (ko) 반도체메모리장치의 로우 리던던시 회로
KR100459684B1 (ko) 반도체메모리장치의리던던시구동회로
KR20050003035A (ko) 반도체 메모리 장치
KR20020058988A (ko) 리던던시 회로
KR100865708B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970924

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees