JPH0968691A - 液晶駆動方法及び液晶表示装置 - Google Patents
液晶駆動方法及び液晶表示装置Info
- Publication number
- JPH0968691A JPH0968691A JP29499395A JP29499395A JPH0968691A JP H0968691 A JPH0968691 A JP H0968691A JP 29499395 A JP29499395 A JP 29499395A JP 29499395 A JP29499395 A JP 29499395A JP H0968691 A JPH0968691 A JP H0968691A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- common
- liquid crystal
- electrode
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶表示素子への接続端子を増やすことなく
表示品質を向上させることができる液晶駆動方法及び液
晶表示装置を提供することである。 【解決手段】 複数のコモン電極と前記複数のコモン電
極に対向する複数の信号電極とを備える液晶表示を駆動
するために、前記コモン電極に複数のコモン電極を同時
に選択するためのコモン信号を供給すると共に前記コモ
ン信号と表示画像に対応する波形信号を前記各複数の信
号電極に印加する。各画素の液晶にコモン信号と信号波
形の差に相当する電圧が印加される。印加電圧の実効値
は、表示用データにより指示される表示パターンに対応
する。
表示品質を向上させることができる液晶駆動方法及び液
晶表示装置を提供することである。 【解決手段】 複数のコモン電極と前記複数のコモン電
極に対向する複数の信号電極とを備える液晶表示を駆動
するために、前記コモン電極に複数のコモン電極を同時
に選択するためのコモン信号を供給すると共に前記コモ
ン信号と表示画像に対応する波形信号を前記各複数の信
号電極に印加する。各画素の液晶にコモン信号と信号波
形の差に相当する電圧が印加される。印加電圧の実効値
は、表示用データにより指示される表示パターンに対応
する。
Description
【０００１】
【産業上の利用分野】この発明は液晶駆動方法及び液晶
表示装置に関する。
表示装置に関する。
【０００２】
【従来の技術】従来、セグメント形の液晶駆動表示方式
としては、表示すべきセグメントを同時に点灯するスタ
ティック駆動方式と、セグメントをいくつかのグループ
に分け、それらのグループを時間で分割し、繰返して表
示する時分割駆動方式とがあった。
としては、表示すべきセグメントを同時に点灯するスタ
ティック駆動方式と、セグメントをいくつかのグループ
に分け、それらのグループを時間で分割し、繰返して表
示する時分割駆動方式とがあった。
【０００３】スタティック駆動方式は、駆動波形が、極
性が一方向のパルス波形であり、液晶は極性を持たない
ので、液晶に印加される電圧は交流波形となる。したが
って、液晶に印加される平均電圧は「０」であり、液晶
の劣化が防止されている。また、電圧波高値はしきい値
電圧以上に選ばれ、表示したいセグメント電極は、コモ
ン電極と位相がπだけずれた電圧が印加される。この電
圧波高値に対する制御は、回路素子と消費電力への制御
から決められ、この許容範囲内で充分高い電圧を印加す
れば、コントラストの高い表示が得られる。
性が一方向のパルス波形であり、液晶は極性を持たない
ので、液晶に印加される電圧は交流波形となる。したが
って、液晶に印加される平均電圧は「０」であり、液晶
の劣化が防止されている。また、電圧波高値はしきい値
電圧以上に選ばれ、表示したいセグメント電極は、コモ
ン電極と位相がπだけずれた電圧が印加される。この電
圧波高値に対する制御は、回路素子と消費電力への制御
から決められ、この許容範囲内で充分高い電圧を印加す
れば、コントラストの高い表示が得られる。
【０００４】これに対して、後者の時分割駆動方式は、
コモン電極を各桁共通に複数に分割し、セグメントとコ
モン信号との選択で表示する方式であり、接続端子数を
少なくすることが可能となる。
コモン電極を各桁共通に複数に分割し、セグメントとコ
モン信号との選択で表示する方式であり、接続端子数を
少なくすることが可能となる。
【０００５】しかしながら、上記のスタティック駆動方
式では、接続端子数が多くなり、消費電力が大きいとい
う欠点があった。また、時分割駆動方式は、表示がちら
つくフリッカ等の現象が発生しやすい。さらに、電極に
対して、３、４階段のレベル電圧を専用の回路により作
成して印加しなくてはならず、回路が複雑になってしま
うなどの欠点があった。
式では、接続端子数が多くなり、消費電力が大きいとい
う欠点があった。また、時分割駆動方式は、表示がちら
つくフリッカ等の現象が発生しやすい。さらに、電極に
対して、３、４階段のレベル電圧を専用の回路により作
成して印加しなくてはならず、回路が複雑になってしま
うなどの欠点があった。
【０００６】
【発明が解決しようとする課題】この発明は、上記実状
に鑑みてなされたもので、液晶表示素子への接続端子を
増やすことなく表示品質を向上させることを目的とす
る。また、この発明は消費電力が少ない液晶駆動方法及
び液晶表示装置を提供することを目的とする。
に鑑みてなされたもので、液晶表示素子への接続端子を
増やすことなく表示品質を向上させることを目的とす
る。また、この発明は消費電力が少ない液晶駆動方法及
び液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、この発明の液晶駆動表示方法は、コモン電極と信号
電極がマトリクス状に配列されてなる液晶表示素子を駆
動する液晶駆動方法において、前記コモン電極に、複数
のコモン電極を同時に駆動するための互いに波形の異な
ったコモン信号を該複数のコモン電極に同時に供給する
とともに、前記コモン信号と表示データに対応する波形
を有する信号電極駆動用信号を信号電極に供給し、各信
号電極と選択状態にある複数のコモン電極上の複数の画
素を同時に駆動することを特徴とする。
め、この発明の液晶駆動表示方法は、コモン電極と信号
電極がマトリクス状に配列されてなる液晶表示素子を駆
動する液晶駆動方法において、前記コモン電極に、複数
のコモン電極を同時に駆動するための互いに波形の異な
ったコモン信号を該複数のコモン電極に同時に供給する
とともに、前記コモン信号と表示データに対応する波形
を有する信号電極駆動用信号を信号電極に供給し、各信
号電極と選択状態にある複数のコモン電極上の複数の画
素を同時に駆動することを特徴とする。
【０００８】また、この発明の液晶表示方法は、複数の
コモン電極と複数の信号電極がマトリクス状に配列され
てなる液晶表示素子の液晶駆動方法において、コモン電
極にはコモン信号が、信号電極には表示データに対応す
る波形の信号電極駆動用信号が供給され、１フレームに
より１画面を走査完了するものであり、１フレームの間
に各コモン電極に並列に且つ互いに異なった波形のコモ
ン信号を供給する工程と、１フレーム分の表示データを
記憶する工程と、記憶された前記表示データと前記コモ
ン信号の波形とに対応した波形の信号電極駆動用信号
を、前記信号電極に１コモン電極分づつ順次並列に供給
し、全コモン電極分供給することによって１フレームの
表示を完了することを特徴とする。
コモン電極と複数の信号電極がマトリクス状に配列され
てなる液晶表示素子の液晶駆動方法において、コモン電
極にはコモン信号が、信号電極には表示データに対応す
る波形の信号電極駆動用信号が供給され、１フレームに
より１画面を走査完了するものであり、１フレームの間
に各コモン電極に並列に且つ互いに異なった波形のコモ
ン信号を供給する工程と、１フレーム分の表示データを
記憶する工程と、記憶された前記表示データと前記コモ
ン信号の波形とに対応した波形の信号電極駆動用信号
を、前記信号電極に１コモン電極分づつ順次並列に供給
し、全コモン電極分供給することによって１フレームの
表示を完了することを特徴とする。
【０００９】上記目的を達成するため、この発明の液晶
表示装置は、複数のコモン電極と複数の信号電極を備え
た液晶表示装置において、Ｎ本のコモン電極を同時に駆
動するための互いに波形の異なったＮ種のコモン信号を
該Ｎ本のコモン電極に同時に供給する手段と、Ｎ信号電
極分の表示データを記憶する手段と、記憶された前記Ｎ
信号電極分の表示データと前記Ｎ種のコモン信号から信
号電極駆動用信号を求める手段と、求められた前記信号
電極駆動用信号を信号電極に供給する手段と、を具備し
たことを特徴とする。
表示装置は、複数のコモン電極と複数の信号電極を備え
た液晶表示装置において、Ｎ本のコモン電極を同時に駆
動するための互いに波形の異なったＮ種のコモン信号を
該Ｎ本のコモン電極に同時に供給する手段と、Ｎ信号電
極分の表示データを記憶する手段と、記憶された前記Ｎ
信号電極分の表示データと前記Ｎ種のコモン信号から信
号電極駆動用信号を求める手段と、求められた前記信号
電極駆動用信号を信号電極に供給する手段と、を具備し
たことを特徴とする。
【００１０】或いは、この発明の液晶表示装置は、複数
の互いに波形の異なるコモン信号を発生する手段と、表
示データを記憶する記憶手段と、この記憶手段に記憶さ
れた表示データを読出しデコードするとともに、該表示
データと前記コモン信号とに基づいた波形のセグメント
信号を発生する手段と、を具備し、同一の表示データで
あっても、表示されるコモンラインのコモン信号に応じ
てセグメント信号の波形が異なることを特徴とする。
の互いに波形の異なるコモン信号を発生する手段と、表
示データを記憶する記憶手段と、この記憶手段に記憶さ
れた表示データを読出しデコードするとともに、該表示
データと前記コモン信号とに基づいた波形のセグメント
信号を発生する手段と、を具備し、同一の表示データで
あっても、表示されるコモンラインのコモン信号に応じ
てセグメント信号の波形が異なることを特徴とする。
【００１１】或いは、この発明の液晶表示装置は、コモ
ン電極とコモン電極に対向するセグメント電極とを備え
る液晶表示素子と、前記コモン電極に接続され、複数の
コモン電極を同時に選択するためのコモン信号をコモン
電極に供給するコモンドライバと、前記セグメント電極
に接続され、複数のコモン信号と表示データに対応する
セグメント信号を前記各複数のセグメント電極に印加す
る信号ドライバと、を備え、前記コモンドライバは、予
め定められた互いに異なる波形のコモン信号を複数のコ
モン電極に繰り返して印加し、前記信号ドライバは、前
記コモン信号と表示データに従って予め定められていた
セグメント信号の中から表示データに対応するものを選
択して各セグメント電極に印加する、ことを特徴とす
る。
ン電極とコモン電極に対向するセグメント電極とを備え
る液晶表示素子と、前記コモン電極に接続され、複数の
コモン電極を同時に選択するためのコモン信号をコモン
電極に供給するコモンドライバと、前記セグメント電極
に接続され、複数のコモン信号と表示データに対応する
セグメント信号を前記各複数のセグメント電極に印加す
る信号ドライバと、を備え、前記コモンドライバは、予
め定められた互いに異なる波形のコモン信号を複数のコ
モン電極に繰り返して印加し、前記信号ドライバは、前
記コモン信号と表示データに従って予め定められていた
セグメント信号の中から表示データに対応するものを選
択して各セグメント電極に印加する、ことを特徴とす
る。
【００１２】上記構成によれば、液晶表示素子の複数の
コモン電極が同時に選択され、さらに、表示データとコ
モン信号に応じた波形の信号が各信号電極（セグメント
電極）に印加される。従って、同一信号電極上の複数の
画素が同時に選択及び駆動されることになる。従って、
フリッカ等が少なくなり、この発明の目的である表示品
質の向上を実現できる。また、液晶表示素子自体は複数
のコモン電極と複数の信号電極が交差した構造を有する
ので、端子数が増加することもない。
コモン電極が同時に選択され、さらに、表示データとコ
モン信号に応じた波形の信号が各信号電極（セグメント
電極）に印加される。従って、同一信号電極上の複数の
画素が同時に選択及び駆動されることになる。従って、
フリッカ等が少なくなり、この発明の目的である表示品
質の向上を実現できる。また、液晶表示素子自体は複数
のコモン電極と複数の信号電極が交差した構造を有する
ので、端子数が増加することもない。
【００１３】
【発明の実施の形態】以下図面を参照してこの発明の一
実施の形態について説明する。図１は、この発明の液晶
駆動表示方式の回路構成を示すもので、１１は演算部
（図示せず）における表示用データを貯えるＲＡＭであ
り、このＲＡＭ１１から桁単位で出力される表示用デー
タは、例えば４ビットのバッファレジスタ１２に送られ
て一時記憶される。このバッファレジスタ１２は、貯え
られたデータを、クロックパルス「φ１」によって出力
するもので、出力されたデータはデコータ１３を介して
セグメント変換回路１４に送られる。セグメント変換回
路１４にはセグメント制御回路１５が接続され、セグメ
ント変換回路１４に送られる。セグメント回路１４には
セグメント制御回路１５が接続され、セグメント変換回
路１４はセグメント制御回路１５からの「Ａ」、
「Ｂ」、「Ｃ」タイミング信号に従って、デコーダ１３
からの表示用データに対応する所定文字を表示させるた
めのセグメント選択信号を出力する。
実施の形態について説明する。図１は、この発明の液晶
駆動表示方式の回路構成を示すもので、１１は演算部
（図示せず）における表示用データを貯えるＲＡＭであ
り、このＲＡＭ１１から桁単位で出力される表示用デー
タは、例えば４ビットのバッファレジスタ１２に送られ
て一時記憶される。このバッファレジスタ１２は、貯え
られたデータを、クロックパルス「φ１」によって出力
するもので、出力されたデータはデコータ１３を介して
セグメント変換回路１４に送られる。セグメント変換回
路１４にはセグメント制御回路１５が接続され、セグメ
ント変換回路１４に送られる。セグメント回路１４には
セグメント制御回路１５が接続され、セグメント変換回
路１４はセグメント制御回路１５からの「Ａ」、
「Ｂ」、「Ｃ」タイミング信号に従って、デコーダ１３
からの表示用データに対応する所定文字を表示させるた
めのセグメント選択信号を出力する。
【００１４】すなわち、図２に示すごとく日の字状セグ
メント及び記号、小数点を構成するセグメントａ〜ｉの
うち、セグメントｃ、ｆ、ｉがタイミング信号「Ａ」に
よって、セグメントｂ、ｅ、ｈはタイミング信号「Ｂ」
によって、セグメントａ、ｄ、ｇはタイミング信号
「Ｃ」によってそれぞれ選択されるもので、出力された
セグメント選択信号は、それぞれオア回路１６ａ〜１６
ｃを介して３つのフリップフロップ（以下「Ｆ．Ｆ」と
称す）１７ａ〜１７ｃに入力される。これは、日の字状
セグメント及び記号、小数点を構成するセグメントａ〜
ｉのうち、コモン電極に応じたセグメントが選択して入
力されるもので、セグメントａ〜ｃを選択する信号はク
ロックパルス「φＪ１」によってＦ．Ｆ１７ａに、セグ
メントｄ〜ｆを選択する信号はクロックパルス「φＪ
２」によってＦ．Ｆ１７ｂに、セグメントｇ〜ｉを選択
する信号はクロックパルス「φＪ３」によってＦ．Ｆ１
７ｃに入力される。
メント及び記号、小数点を構成するセグメントａ〜ｉの
うち、セグメントｃ、ｆ、ｉがタイミング信号「Ａ」に
よって、セグメントｂ、ｅ、ｈはタイミング信号「Ｂ」
によって、セグメントａ、ｄ、ｇはタイミング信号
「Ｃ」によってそれぞれ選択されるもので、出力された
セグメント選択信号は、それぞれオア回路１６ａ〜１６
ｃを介して３つのフリップフロップ（以下「Ｆ．Ｆ」と
称す）１７ａ〜１７ｃに入力される。これは、日の字状
セグメント及び記号、小数点を構成するセグメントａ〜
ｉのうち、コモン電極に応じたセグメントが選択して入
力されるもので、セグメントａ〜ｃを選択する信号はク
ロックパルス「φＪ１」によってＦ．Ｆ１７ａに、セグ
メントｄ〜ｆを選択する信号はクロックパルス「φＪ
２」によってＦ．Ｆ１７ｂに、セグメントｇ〜ｉを選択
する信号はクロックパルス「φＪ３」によってＦ．Ｆ１
７ｃに入力される。
【００１５】そして、Ｆ．Ｆ１７ａ〜Ｆ．Ｆ１７ｃは、
上記信号「φＪ１」〜「φＪ３」が共に入力された時点
で入力されるクロック「φＦ」に従って、保持したデー
タを揃ってデコーダ１８を介してタイミング制御回路１
９に出力する。このタイミング制御回路１９は、デコー
ダ１８から出力されたセグメント信号“Ｓ０”〜“Ｓ
７”に応じてセグメント電極へ表示用信号としてエンコ
ードした後、タイミング信号“ｔ１”〜“ｔ４”により
シリアルの信号に変換をするもので、このシリアルの表
示用信号は、オア回路２０からＣＰＵからの表示命令
「ＤＩＳＰ」によって動作するゲート回路群２１Ａ〜２
１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。こ
れら保持回路２２Ａ〜２２Ｃは、それぞれ所定桁数例え
ば８桁の日の状字のセグメント電極Ａ１〜Ａ８、Ｂ１〜
Ｂ８、Ｃ１〜Ｃ８に印加する各々の表示用信号を保持す
るもので、その各桁は４段のＦ．Ｆから構成される。そ
して、上記ゲート回路群２１Ａ〜２１Ｃの各ゲート回路
は入力制御信号が「０」ではオフ、「１」ではオンする
ものである。
上記信号「φＪ１」〜「φＪ３」が共に入力された時点
で入力されるクロック「φＦ」に従って、保持したデー
タを揃ってデコーダ１８を介してタイミング制御回路１
９に出力する。このタイミング制御回路１９は、デコー
ダ１８から出力されたセグメント信号“Ｓ０”〜“Ｓ
７”に応じてセグメント電極へ表示用信号としてエンコ
ードした後、タイミング信号“ｔ１”〜“ｔ４”により
シリアルの信号に変換をするもので、このシリアルの表
示用信号は、オア回路２０からＣＰＵからの表示命令
「ＤＩＳＰ」によって動作するゲート回路群２１Ａ〜２
１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。こ
れら保持回路２２Ａ〜２２Ｃは、それぞれ所定桁数例え
ば８桁の日の状字のセグメント電極Ａ１〜Ａ８、Ｂ１〜
Ｂ８、Ｃ１〜Ｃ８に印加する各々の表示用信号を保持す
るもので、その各桁は４段のＦ．Ｆから構成される。そ
して、上記ゲート回路群２１Ａ〜２１Ｃの各ゲート回路
は入力制御信号が「０」ではオフ、「１」ではオンする
ものである。
【００１６】そこで、「ＤＩＳＰ」命令が「０」の時に
は、保持回路２２Ａでは、オア回路２０からゲート回路
群２１Ａを介して送られてきた表示用信号がクロックパ
ルスφＤ１によりＦ．Ｆ３１１に読込まれ、クロックパ
ルスφ１によって読出されて次のＦ．Ｆ３１２へ出力す
る。以下、Ｆ．Ｆ３１２〜Ｆ３１４でも同様の動作が行
われ、Ｆ．Ｆ３１４の出力は“ａ８”に示されるライン
へ入力された後、Ｆ．Ｆ３２１〜Ｆ．Ｆ３２４へ順次シ
フトされる。このようにして、オア回路２０の出力信号
はクロックパルスφＤ１、φ１に応じて保持回路２２Ａ
の全Ｆ．Ｆに螺旋状にシフトされて保持される。また、
上記オア回路の出力信号はクロックパルスφＤ２、φ１
及びφＤ３、φ１により、上記保持回路２２Ａと同様に
保持回路２２Ｂ及び２２Ｃに各々保持される。
は、保持回路２２Ａでは、オア回路２０からゲート回路
群２１Ａを介して送られてきた表示用信号がクロックパ
ルスφＤ１によりＦ．Ｆ３１１に読込まれ、クロックパ
ルスφ１によって読出されて次のＦ．Ｆ３１２へ出力す
る。以下、Ｆ．Ｆ３１２〜Ｆ３１４でも同様の動作が行
われ、Ｆ．Ｆ３１４の出力は“ａ８”に示されるライン
へ入力された後、Ｆ．Ｆ３２１〜Ｆ．Ｆ３２４へ順次シ
フトされる。このようにして、オア回路２０の出力信号
はクロックパルスφＤ１、φ１に応じて保持回路２２Ａ
の全Ｆ．Ｆに螺旋状にシフトされて保持される。また、
上記オア回路の出力信号はクロックパルスφＤ２、φ１
及びφＤ３、φ１により、上記保持回路２２Ａと同様に
保持回路２２Ｂ及び２２Ｃに各々保持される。
【００１７】一方、「ＤＩＳＰ」命令が「１」の時に
は、保持回路２２Ａでは、Ｆ．Ｆ３１４の出力は“ａ
８”に示されるラインへ出力され、インバータ２４１に
より反転された後、Ｆ．Ｆ３１１に入力され、以後Ｆ．
Ｆ３１２→Ｆ．Ｆ３１３→Ｆ３１４→インバータ２４１
→Ｆ．Ｆ３１１→・・・の順でシフト保持されると共に、
Ｆ．Ｆ３１４の出力信号はドライバ２３Ａ１を介してセ
グメント電極Ａ８へ印加される。以下保持回路２２Ａの
他のＦ．Ｆ及び保持回路２２Ｂ、２２Ｃに於いても同様
に表示用信号のシフト保持が行われると共にドライバ２
３Ａ２〜２３Ａ８、２３Ｂ１〜２３Ｂ８、２３Ｃ１〜２
３Ｃ８を介してセグメント電極Ａ７〜Ａ１、Ｂ８〜Ｂ
１、Ｃ８〜Ｃ１へ各々印加される。
は、保持回路２２Ａでは、Ｆ．Ｆ３１４の出力は“ａ
８”に示されるラインへ出力され、インバータ２４１に
より反転された後、Ｆ．Ｆ３１１に入力され、以後Ｆ．
Ｆ３１２→Ｆ．Ｆ３１３→Ｆ３１４→インバータ２４１
→Ｆ．Ｆ３１１→・・・の順でシフト保持されると共に、
Ｆ．Ｆ３１４の出力信号はドライバ２３Ａ１を介してセ
グメント電極Ａ８へ印加される。以下保持回路２２Ａの
他のＦ．Ｆ及び保持回路２２Ｂ、２２Ｃに於いても同様
に表示用信号のシフト保持が行われると共にドライバ２
３Ａ２〜２３Ａ８、２３Ｂ１〜２３Ｂ８、２３Ｃ１〜２
３Ｃ８を介してセグメント電極Ａ７〜Ａ１、Ｂ８〜Ｂ
１、Ｃ８〜Ｃ１へ各々印加される。
【００１８】図３は図１のセグメント電極の駆動回路に
対してコモン電極の駆動回路の構成を示すもので、コモ
ン電極は、図２に示す上記日の状字セグメント及び記
号、小数点を構成するセグメントａ〜ｉのうち、セグメ
ントａ、ｂ、ｃがコモン電極「Ｘ」に、セグメントｄ、
ｅ、ｆがコモン電極「Ｙ」に、セグメントｇ、ｈ、ｉが
コモン電極「Ｚ」に相当する。この駆動回路は、３ビッ
トのバイナリカウンタ４１、イクスクルーシブノア回路
（以下「ＥＸノア回路」と略称する）４２、４３、イン
バータ４４から構成されるもので、上記バイナリカウン
タ４１は、カウンタ４１ａ〜４１ｃからなる。これらカ
ウンタ４１ａ〜４１ｃは図示されないＣＰＵからのリセ
ット信号「Ｒ」とクロックパルス「φ２」を反転させた
クロックパルス「＊φ２」（図面では＊をバーで表す）
によって２進の計数動作を行うもので、カウンタ４１ａ
の計数信号“ａ”はＥＸノア回路４２に、カウンタ４１
ｂの計数信号“ｂ”はＥＸノア回路４３に、カウンタ４
１ｃの計数信号“ｃ”はＥＸノア回路４２、４３及びイ
ンバータ４４に入力される。そして、ＥＸノア回路４２
の出力がコモン信号「ＬＣＺ」として、ＥＸノア回路４
３の出力がコモン信号「ＬＣＹ」として、またインバー
タ４４の出力がコモン信号「ＬＣＸ」として、それぞれ
コモン電極「Ｘ」、「Ｙ」、「Ｚ」に印加されるように
なるものである。
対してコモン電極の駆動回路の構成を示すもので、コモ
ン電極は、図２に示す上記日の状字セグメント及び記
号、小数点を構成するセグメントａ〜ｉのうち、セグメ
ントａ、ｂ、ｃがコモン電極「Ｘ」に、セグメントｄ、
ｅ、ｆがコモン電極「Ｙ」に、セグメントｇ、ｈ、ｉが
コモン電極「Ｚ」に相当する。この駆動回路は、３ビッ
トのバイナリカウンタ４１、イクスクルーシブノア回路
（以下「ＥＸノア回路」と略称する）４２、４３、イン
バータ４４から構成されるもので、上記バイナリカウン
タ４１は、カウンタ４１ａ〜４１ｃからなる。これらカ
ウンタ４１ａ〜４１ｃは図示されないＣＰＵからのリセ
ット信号「Ｒ」とクロックパルス「φ２」を反転させた
クロックパルス「＊φ２」（図面では＊をバーで表す）
によって２進の計数動作を行うもので、カウンタ４１ａ
の計数信号“ａ”はＥＸノア回路４２に、カウンタ４１
ｂの計数信号“ｂ”はＥＸノア回路４３に、カウンタ４
１ｃの計数信号“ｃ”はＥＸノア回路４２、４３及びイ
ンバータ４４に入力される。そして、ＥＸノア回路４２
の出力がコモン信号「ＬＣＺ」として、ＥＸノア回路４
３の出力がコモン信号「ＬＣＹ」として、またインバー
タ４４の出力がコモン信号「ＬＣＸ」として、それぞれ
コモン電極「Ｘ」、「Ｙ」、「Ｚ」に印加されるように
なるものである。
【００１９】次に上記のように構成された本発明の実施
の形態の動作について説明する。図４は主に上記図１に
示した回路の動作制御内容を示すタイミングチャート
で、ＲＡＭ１１から桁単位で入力される表示用データを
バッファレジスタ１２の読込みをはじめ種々に使用され
るクロックパルス「φ１」は、位相がπだけ異なるクロ
ックパルス「φ２」と共に図示しない発振回路から発振
される。このクロックパルス「φ１」の立上がりに同期
してタイミング制御回路１９のタイミング信号“ｔ１”
〜“ｔ４”のパルスが順次出力される。なお、“ｔ１”
〜“ｔ４”は１ディジット分に相当する。そして、クロ
ックパルス「φ０」は、ＲＡＭ内の表示データを読出す
際に出力されるパルスであり、３ワード間にワードの区
切り毎に出力される。
の形態の動作について説明する。図４は主に上記図１に
示した回路の動作制御内容を示すタイミングチャート
で、ＲＡＭ１１から桁単位で入力される表示用データを
バッファレジスタ１２の読込みをはじめ種々に使用され
るクロックパルス「φ１」は、位相がπだけ異なるクロ
ックパルス「φ２」と共に図示しない発振回路から発振
される。このクロックパルス「φ１」の立上がりに同期
してタイミング制御回路１９のタイミング信号“ｔ１”
〜“ｔ４”のパルスが順次出力される。なお、“ｔ１”
〜“ｔ４”は１ディジット分に相当する。そして、クロ
ックパルス「φ０」は、ＲＡＭ内の表示データを読出す
際に出力されるパルスであり、３ワード間にワードの区
切り毎に出力される。
【００２０】また、タイミング信号「Ａ」、「Ｂ」、
「Ｃ」は、クロックパルス「φ０」に同期し、各々１ワ
ード間出力される信号である。まず、ＲＡＭ１１に貯え
られた表示用データは、クロックパルス「φ１」によっ
て桁単位でバッファレジスタ１２に読出される。そし
て、このバッファレジスタ１２に貯えられた表示用デー
タがデコーダ１３に送られ、デコードされた後に、セグ
メント変換回路１４に送られる。セグメント変換回路１
４は、セグメント制御回路１５からのタイミング信号
「Ａ」、「Ｂ」、「Ｃ」により、順次セグメント選択信
号を送出する。これはすなわち、まず初めにタイミング
信号「Ａ」が１ワード分送出される間、セグメントｃ、
ｆ、ｉに対応する信号が、順次入力されるクロックパル
ス「φＪ１」〜「φＪ３」によってＦ．Ｆ１７ａ〜１７
ｃに送られる。このＦ．Ｆ１７ａ〜１７ｃは、クロック
パルス「φＪ１」〜「φＪ３」が共に入力された時点で
入力されるクロックパルス「φＦ」によって、保持した
データを揃ってデコーダ１８を介してデコードし、タイ
ミング制御回路１９に出力する。このタイミング制御回
路１９は、デコーダ１８からのデータをエンコードした
後に、連続して入力されるタイミング信号“ｔ１”〜
“ｔ４”によってシリアルの信号に変換するもので、変
換された表示用信号は、オア回路２０からゲート回路群
２１Ａ〜２１Ｃを介して保持回路２２Ａから２２Ｃに送
られる。
「Ｃ」は、クロックパルス「φ０」に同期し、各々１ワ
ード間出力される信号である。まず、ＲＡＭ１１に貯え
られた表示用データは、クロックパルス「φ１」によっ
て桁単位でバッファレジスタ１２に読出される。そし
て、このバッファレジスタ１２に貯えられた表示用デー
タがデコーダ１３に送られ、デコードされた後に、セグ
メント変換回路１４に送られる。セグメント変換回路１
４は、セグメント制御回路１５からのタイミング信号
「Ａ」、「Ｂ」、「Ｃ」により、順次セグメント選択信
号を送出する。これはすなわち、まず初めにタイミング
信号「Ａ」が１ワード分送出される間、セグメントｃ、
ｆ、ｉに対応する信号が、順次入力されるクロックパル
ス「φＪ１」〜「φＪ３」によってＦ．Ｆ１７ａ〜１７
ｃに送られる。このＦ．Ｆ１７ａ〜１７ｃは、クロック
パルス「φＪ１」〜「φＪ３」が共に入力された時点で
入力されるクロックパルス「φＦ」によって、保持した
データを揃ってデコーダ１８を介してデコードし、タイ
ミング制御回路１９に出力する。このタイミング制御回
路１９は、デコーダ１８からのデータをエンコードした
後に、連続して入力されるタイミング信号“ｔ１”〜
“ｔ４”によってシリアルの信号に変換するもので、変
換された表示用信号は、オア回路２０からゲート回路群
２１Ａ〜２１Ｃを介して保持回路２２Ａから２２Ｃに送
られる。
【００２１】ここで、ゲート回路群２１Ａ〜２１Ｃを制
御する「ＤＩＳＰ」命令は「０」であり、保持回路２２
Ａ〜２２Ｃを動作させるクロックパルス「φＤ１」〜
「φＤ３」のうち、保持回路２２Ａを動作させるクロッ
クパルス「φＤ１」のみが入力されているので、表示用
信号は、まず保持回路２２Ａの３１１に入力される。そ
の後、上記図１の説明で述べたようにオア回路２０の出
力信号が所定桁数分、タイミング信号“ｔ１”〜“ｔ
４”に同期して連続して発振されるクロックパルス「φ
Ｄ１」及び「φ１」に応じて、保持回路２２Ａの全Ｆ．
Ｆに螺旋状にシフトさせて保持するものである。
御する「ＤＩＳＰ」命令は「０」であり、保持回路２２
Ａ〜２２Ｃを動作させるクロックパルス「φＤ１」〜
「φＤ３」のうち、保持回路２２Ａを動作させるクロッ
クパルス「φＤ１」のみが入力されているので、表示用
信号は、まず保持回路２２Ａの３１１に入力される。そ
の後、上記図１の説明で述べたようにオア回路２０の出
力信号が所定桁数分、タイミング信号“ｔ１”〜“ｔ
４”に同期して連続して発振されるクロックパルス「φ
Ｄ１」及び「φ１」に応じて、保持回路２２Ａの全Ｆ．
Ｆに螺旋状にシフトさせて保持するものである。
【００２２】次いで、タイミング信号「Ａ」が１ワード
分送出され終わると、今度はクロックパルス「φ０」に
よりタイミング信号「Ｂ」が１ワード分送出される。こ
の場合においても上記タイミング信号「Ａ」と同様にし
て、セグメントｂ、ｅ、ｈに対応する信号が順次入力さ
れるクロックパルス「φＪ１」〜「φＪ３」によって
Ｆ．Ｆ１７ａ〜１７ｃに送られ、このＦ．Ｆ１７ａ〜１
７ｃにクロックパルス「φＪ１」〜「φＪ３」が共に入
力された時点で入力されるクロックパルス「φＦ」によ
って、揃ってデコーダ１８を介してデコードされ、タイ
ミング制御回路１９に出力される。そして、このタイミ
ング制御回路１９で、データがエンコードされた後に、
連続して入力されるタイミング信号“ｔ１”〜“ｔ４”
によってシリアルの信号に変換されるもので、変換され
た表示用信号は、オア回路２０からゲート回路群２１Ａ
〜２１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られ
る。
分送出され終わると、今度はクロックパルス「φ０」に
よりタイミング信号「Ｂ」が１ワード分送出される。こ
の場合においても上記タイミング信号「Ａ」と同様にし
て、セグメントｂ、ｅ、ｈに対応する信号が順次入力さ
れるクロックパルス「φＪ１」〜「φＪ３」によって
Ｆ．Ｆ１７ａ〜１７ｃに送られ、このＦ．Ｆ１７ａ〜１
７ｃにクロックパルス「φＪ１」〜「φＪ３」が共に入
力された時点で入力されるクロックパルス「φＦ」によ
って、揃ってデコーダ１８を介してデコードされ、タイ
ミング制御回路１９に出力される。そして、このタイミ
ング制御回路１９で、データがエンコードされた後に、
連続して入力されるタイミング信号“ｔ１”〜“ｔ４”
によってシリアルの信号に変換されるもので、変換され
た表示用信号は、オア回路２０からゲート回路群２１Ａ
〜２１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られ
る。
【００２３】ここでも、ゲート回路群２１Ａ〜２１Ｃを
制御する「ＤＩＳＰ」命令は「０」であり、保持回路２
２Ａ〜２２Ｃをそれぞれ動作させるクロックパルス「φ
Ｄ１」〜「φＤ３」のうち、保持回路２２Ｂを動作させ
るクロックパルス「φＤ２」のみが入力されているの
で、表示用信号は、まず保持回路２２Ｂに入力され、所
定桁数分、クロックパルス「φＤ２」及び「φ１」に応
じて、保持回路２２Ｂの全Ｆ．Ｆに螺旋状にシフトされ
保持されるものである。
制御する「ＤＩＳＰ」命令は「０」であり、保持回路２
２Ａ〜２２Ｃをそれぞれ動作させるクロックパルス「φ
Ｄ１」〜「φＤ３」のうち、保持回路２２Ｂを動作させ
るクロックパルス「φＤ２」のみが入力されているの
で、表示用信号は、まず保持回路２２Ｂに入力され、所
定桁数分、クロックパルス「φＤ２」及び「φ１」に応
じて、保持回路２２Ｂの全Ｆ．Ｆに螺旋状にシフトされ
保持されるものである。
【００２４】そして、タイミング信号「Ｂ」が１ワード
分送出され、次にタイミング信号「Ｃ」が１ワード分送
出される場合においても上記と同様にして、セグメント
ａ、ｄ、ｇに対応する信号が、Ｆ．Ｆ１７ａ〜１７ｃに
送られ、揃ってデコーダ１８を介してデコードされ、タ
イミング制御回路１９に出力される。そして、このタイ
ミング制御回路１９で、データがエンコードされた後
に、シリアルの信号に変換されるもので、変換された表
示用信号が、オア回路２０からゲート回路群２１Ａ〜２
１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。こ
こでも、ゲート回路群２１Ａ〜２１Ｃを制御する「ＤＩ
ＳＰ」命令は「０」であり、保持回路２２Ａ〜２２Ｃを
それぞれ動作させるクロックパルス「φＤ１」〜「φＤ
３」のうち、保持回路２２Ｂを動作させるクロックパル
ス「φＤ３」のみが入力されているので、表示用信号
は、まず保持回路２２Ｂに入力され、所定桁数分、クロ
ックパルス「φＤ３」及び「φ１」に応じて、保持回路
２２Ｂの全Ｆ．Ｆに螺旋状にシフトされ保持されるもの
である。
分送出され、次にタイミング信号「Ｃ」が１ワード分送
出される場合においても上記と同様にして、セグメント
ａ、ｄ、ｇに対応する信号が、Ｆ．Ｆ１７ａ〜１７ｃに
送られ、揃ってデコーダ１８を介してデコードされ、タ
イミング制御回路１９に出力される。そして、このタイ
ミング制御回路１９で、データがエンコードされた後
に、シリアルの信号に変換されるもので、変換された表
示用信号が、オア回路２０からゲート回路群２１Ａ〜２
１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。こ
こでも、ゲート回路群２１Ａ〜２１Ｃを制御する「ＤＩ
ＳＰ」命令は「０」であり、保持回路２２Ａ〜２２Ｃを
それぞれ動作させるクロックパルス「φＤ１」〜「φＤ
３」のうち、保持回路２２Ｂを動作させるクロックパル
ス「φＤ３」のみが入力されているので、表示用信号
は、まず保持回路２２Ｂに入力され、所定桁数分、クロ
ックパルス「φＤ３」及び「φ１」に応じて、保持回路
２２Ｂの全Ｆ．Ｆに螺旋状にシフトされ保持されるもの
である。
【００２５】上記の図４によるセグメント電極を制御す
る回路の動作に関して、図５は上記図３に示したコモン
電極を制御する回路における動作内容を示すタイミング
チャートであり、上記図４で示したクロックパルス「φ
２」を反転したクロックパルス「＊φ２」が基準とな
る。すなわち、マイナス電圧のクロックパルス「＊φ
２」に対してその立上がり毎にカウンタ４１ａの内容
“ａ”は「０」「１」を繰返す。そして、このカウンタ
４１ａの内容“ａ”に対してその立下がり毎にカウンタ
４１ｂの内容“ｂ”は「０」「１」を繰返す。また、こ
のカウンタ４１ｂの内容“ｂ”に対してその立下がり毎
にカウンタ４１ｃの内容“ｃ”が「０」「１」を繰返す
ようになる。このようにしてカウンタ４１ａ〜４１ｃが
計数動作を行うのに対して、コモン電極「Ｘ」「Ｙ」
「Ｚ」に印加されるコモン信号「ＬＣＸ」、「ＬＣ
Ｙ」、「ＬＣＺ」はそれぞれ図に示すように１フレーム
の半周期分に反転する波形となる。すなわち、コモン信
号「ＬＣＸ」は半周期内でオール“１”あるいはオール
“０”、「ＬＣＹ」は半周期で“１”“０”を１回切換
え、「ＬＣＺ」は半周期で“０”“１”を３回切換える
ものである。
る回路の動作に関して、図５は上記図３に示したコモン
電極を制御する回路における動作内容を示すタイミング
チャートであり、上記図４で示したクロックパルス「φ
２」を反転したクロックパルス「＊φ２」が基準とな
る。すなわち、マイナス電圧のクロックパルス「＊φ
２」に対してその立上がり毎にカウンタ４１ａの内容
“ａ”は「０」「１」を繰返す。そして、このカウンタ
４１ａの内容“ａ”に対してその立下がり毎にカウンタ
４１ｂの内容“ｂ”は「０」「１」を繰返す。また、こ
のカウンタ４１ｂの内容“ｂ”に対してその立下がり毎
にカウンタ４１ｃの内容“ｃ”が「０」「１」を繰返す
ようになる。このようにしてカウンタ４１ａ〜４１ｃが
計数動作を行うのに対して、コモン電極「Ｘ」「Ｙ」
「Ｚ」に印加されるコモン信号「ＬＣＸ」、「ＬＣ
Ｙ」、「ＬＣＺ」はそれぞれ図に示すように１フレーム
の半周期分に反転する波形となる。すなわち、コモン信
号「ＬＣＸ」は半周期内でオール“１”あるいはオール
“０”、「ＬＣＹ」は半周期で“１”“０”を１回切換
え、「ＬＣＺ」は半周期で“０”“１”を３回切換える
ものである。
【００２６】図６は上記した「ＬＣＸ」、「ＬＣＹ」、
「ＬＣＺ」のコモン信号に対して、“Ｓ０”〜“Ｓ７”
のセグメント信号を与えた場合の印加電圧波形を示すも
ので、コモン信号、セグメント信号は、それぞれ上記の
“ｔ１”〜“ｔ４”のタイミング信号により１フレーム
内で、半周期毎に反転する。ここで、例えばセグメント
信号“Ｓ２”、“Ｓ４”、“Ｓ６”に対するコモン信号
「ＬＣＸ」の組合わせのように実行電圧が小さい場合に
は液晶の表示がなされず、逆にセグメント信号“Ｓ
３”、“Ｓ５”、“Ｓ７”に対するコモン信号「ＬＣ
Ｘ」の組合わせのように実行電圧が大きい場合には液晶
が表示状態となる。
「ＬＣＺ」のコモン信号に対して、“Ｓ０”〜“Ｓ７”
のセグメント信号を与えた場合の印加電圧波形を示すも
ので、コモン信号、セグメント信号は、それぞれ上記の
“ｔ１”〜“ｔ４”のタイミング信号により１フレーム
内で、半周期毎に反転する。ここで、例えばセグメント
信号“Ｓ２”、“Ｓ４”、“Ｓ６”に対するコモン信号
「ＬＣＸ」の組合わせのように実行電圧が小さい場合に
は液晶の表示がなされず、逆にセグメント信号“Ｓ
３”、“Ｓ５”、“Ｓ７”に対するコモン信号「ＬＣ
Ｘ」の組合わせのように実行電圧が大きい場合には液晶
が表示状態となる。
【００２７】なお、上記実施の形態にあってはセグメン
ト電極及びコモン電極をそれぞれ３つの信号系統に分け
たが、信号系統の数は３つに限定されるものではなく、
その他の数に分けても前記実施の形態と同様に実施し得
ることは勿論である。
ト電極及びコモン電極をそれぞれ３つの信号系統に分け
たが、信号系統の数は３つに限定されるものではなく、
その他の数に分けても前記実施の形態と同様に実施し得
ることは勿論である。
【００２８】
【発明の効果】以上のようにこの発明によれば、実質的
に複数のコモン電極を同時に選択し、コモン信号と表示
データに応じて信号電極に印加する信号を決定して印加
しているので、端子数を増やすことなく表示品質を向上
することができる。
に複数のコモン電極を同時に選択し、コモン信号と表示
データに応じて信号電極に印加する信号を決定して印加
しているので、端子数を増やすことなく表示品質を向上
することができる。
【図１】この発明の実施の形態を示す図である。
【図２】セグメント構成を示す図である。
【図３】コモン駆動回路の構成を示す図である。
【図４】上記図１に示した回路の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図５】上記図３に示した回路の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図６】セグメント駆動信号及びコモン駆動信号による
表示駆動信号を示す図である。
表示駆動信号を示す図である。
１１・・・ＲＡＭ、１２・・・バッファレジスタ、１３、１８
・・・デコーダ、１４・・・セグメント変換回路、１５・・・セ
グメント制御回路、１６ａ〜１６ｃ、２０・・・オア回
路、１７ａ〜１７ｃ、３１１〜３１４、３２１〜３２４
・・・フリップフロップ（Ｆ．Ｆ）、１９・・・タイミング制
御回路、２１Ａ〜２１Ｃ・・・ゲート回路群、２２Ａ〜２
２Ｃ・・・保持回路、２３Ａ〜２３Ｃ・・・駆動回路、２３Ａ
１〜２３Ａ８、２３Ｂ１〜２３Ｂ８、２３Ｃ１〜２３Ｃ
８・・・ドライバ、２４１〜２４８、４４・・・インバータ、
４１・・・バイナリカウンタ、４１ａ〜４１ｃ・・・カウン
タ、４２、４３・・・イクスクルーシブノア回路（ＥＸノ
ア回路）
・・・デコーダ、１４・・・セグメント変換回路、１５・・・セ
グメント制御回路、１６ａ〜１６ｃ、２０・・・オア回
路、１７ａ〜１７ｃ、３１１〜３１４、３２１〜３２４
・・・フリップフロップ（Ｆ．Ｆ）、１９・・・タイミング制
御回路、２１Ａ〜２１Ｃ・・・ゲート回路群、２２Ａ〜２
２Ｃ・・・保持回路、２３Ａ〜２３Ｃ・・・駆動回路、２３Ａ
１〜２３Ａ８、２３Ｂ１〜２３Ｂ８、２３Ｃ１〜２３Ｃ
８・・・ドライバ、２４１〜２４８、４４・・・インバータ、
４１・・・バイナリカウンタ、４１ａ〜４１ｃ・・・カウン
タ、４２、４３・・・イクスクルーシブノア回路（ＥＸノ
ア回路）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１１月１４日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 液晶駆動方法及び液晶表示装置
【特許請求の範囲】
【請求項１】複数のコモン電極と複数の信号電極がマト
リクス状に配列されてなる液晶表示素子の液晶駆動方法
において、 コモン電極にはコモン信号が、信号電極には表示データ
に対応する波形の信号電極駆動用信号が供給され、１フ
レームにより１画面を走査完了するものであり、 １フレームの間に各コモン電極に並列に且つ互いに異な
った波形のコモン信号を供給する工程と、 １フレーム分の表示データを記憶する工程と、 記憶された前記表示データと前記コモン信号の波形とに
対応した波形の信号電極駆動用信号を、前記信号電極に
１コモン電極分づつ順次並列に供給し、全コモン電極分
供給することによって１フレームの表示を完了すること
を特徴とする液晶駆動方法。
リクス状に配列されてなる液晶表示素子の液晶駆動方法
において、 コモン電極にはコモン信号が、信号電極には表示データ
に対応する波形の信号電極駆動用信号が供給され、１フ
レームにより１画面を走査完了するものであり、 １フレームの間に各コモン電極に並列に且つ互いに異な
った波形のコモン信号を供給する工程と、 １フレーム分の表示データを記憶する工程と、 記憶された前記表示データと前記コモン信号の波形とに
対応した波形の信号電極駆動用信号を、前記信号電極に
１コモン電極分づつ順次並列に供給し、全コモン電極分
供給することによって１フレームの表示を完了すること
を特徴とする液晶駆動方法。
【請求項２】前記コモン信号と前記信号電極駆動用信号
は１フレーム毎に反転することを特徴とする請求項１に
記載の液晶駆動方法。
は１フレーム毎に反転することを特徴とする請求項１に
記載の液晶駆動方法。
【請求項３】複数の互いに波形の異なるコモン信号を発
生する手段と、 表示データを記憶する記憶手段と、 この記憶手段に記憶された表示データを読出しデコード
するとともに、該表示データと前記コモン信号とに基づ
いた波形のセグメント信号を発生する手段と、 を具備し、 同一の表示データであっても、表示されるコモンライン
のコモン信号に応じてセグメント信号の波形が異なるこ
とを特徴とする液晶表示装置。
生する手段と、 表示データを記憶する記憶手段と、 この記憶手段に記憶された表示データを読出しデコード
するとともに、該表示データと前記コモン信号とに基づ
いた波形のセグメント信号を発生する手段と、 を具備し、 同一の表示データであっても、表示されるコモンライン
のコモン信号に応じてセグメント信号の波形が異なるこ
とを特徴とする液晶表示装置。
【請求項４】前記コモン信号は１フレーム毎に反転する
ことを特徴とする請求項３に記載の液晶表示装置。
ことを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は液晶駆動方法及び液晶
表示装置に関する。
表示装置に関する。
【０００２】
【従来の技術】従来、セグメント形の液晶駆動表示方式
としては、表示すべきセグメントを同時に点灯するスタ
ティック駆動方式と、セグメントをいくつかのグループ
に分け、それらのグループを時間で分割し、繰返して表
示する時分割駆動方式とがあった。
としては、表示すべきセグメントを同時に点灯するスタ
ティック駆動方式と、セグメントをいくつかのグループ
に分け、それらのグループを時間で分割し、繰返して表
示する時分割駆動方式とがあった。
【０００３】スタティック駆動方式は、駆動波形が、極
性が一方向のパルス波形であり、液晶は極性を持たない
ので、液晶に印加される電圧は交流波形となる。したが
って、液晶に印加される平均電圧は「０」であり、液晶
の劣化が防止されている。また、電圧波高値はしきい値
電圧以上に選ばれ、表示したいセグメント電極は、コモ
ン電極と位相がπだけずれた電圧が印加される。この電
圧波高値に対する制御は、回路素子と消費電力への制御
から決められ、この許容範囲内で充分高い電圧を印加す
れば、コントラストの高い表示が得られる。
性が一方向のパルス波形であり、液晶は極性を持たない
ので、液晶に印加される電圧は交流波形となる。したが
って、液晶に印加される平均電圧は「０」であり、液晶
の劣化が防止されている。また、電圧波高値はしきい値
電圧以上に選ばれ、表示したいセグメント電極は、コモ
ン電極と位相がπだけずれた電圧が印加される。この電
圧波高値に対する制御は、回路素子と消費電力への制御
から決められ、この許容範囲内で充分高い電圧を印加す
れば、コントラストの高い表示が得られる。
【０００４】これに対して、後者の時分割駆動方式は、
コモン電極を各桁共通に複数に分割し、セグメントとコ
モン信号との選択で表示する方式であり、接続端子数を
少なくすることが可能となる。
コモン電極を各桁共通に複数に分割し、セグメントとコ
モン信号との選択で表示する方式であり、接続端子数を
少なくすることが可能となる。
【０００５】しかしながら、上記のスタティック駆動方
式では、接続端子数が多くなり、消費電力が大きいとい
う欠点があった。また、時分割駆動方式は、表示がちら
つくフリッカ等の現象が発生しやすい。
式では、接続端子数が多くなり、消費電力が大きいとい
う欠点があった。また、時分割駆動方式は、表示がちら
つくフリッカ等の現象が発生しやすい。
【０００６】
【発明が解決しようとする課題】この発明は、上記実状
に鑑みてなされたもので、液晶表示素子への接続端子を
増やすことなく表示品質を向上させることを目的とす
る。また、この発明はスタティック駆動と比較して消費
電力が少ない液晶駆動方法及び液晶表示装置を提供する
ことを目的とする。
に鑑みてなされたもので、液晶表示素子への接続端子を
増やすことなく表示品質を向上させることを目的とす
る。また、この発明はスタティック駆動と比較して消費
電力が少ない液晶駆動方法及び液晶表示装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、この発明の液晶駆動方法は、複数のコモン電極と複
数の信号電極がマトリクス状に配列されてなる液晶表示
素子の液晶駆動方法において、コモン電極にはコモン信
号が、信号電極には表示データに対応する波形の信号電
極駆動用信号が供給され、１フレームにより１画面を走
査完了するものであり、１フレームの間に各コモン電極
に並列に且つ互いに異なった波形のコモン信号を供給す
る工程と、１フレーム分の表示データを記憶する工程
と、記憶された前記表示データと前記コモン信号の波形
とに対応した波形の信号電極駆動用信号を、前記信号電
極に１コモン電極分づつ順次並列に供給し、全コモン電
極分供給することによって１フレームの表示を完了する
ことを特徴とする。
め、この発明の液晶駆動方法は、複数のコモン電極と複
数の信号電極がマトリクス状に配列されてなる液晶表示
素子の液晶駆動方法において、コモン電極にはコモン信
号が、信号電極には表示データに対応する波形の信号電
極駆動用信号が供給され、１フレームにより１画面を走
査完了するものであり、１フレームの間に各コモン電極
に並列に且つ互いに異なった波形のコモン信号を供給す
る工程と、１フレーム分の表示データを記憶する工程
と、記憶された前記表示データと前記コモン信号の波形
とに対応した波形の信号電極駆動用信号を、前記信号電
極に１コモン電極分づつ順次並列に供給し、全コモン電
極分供給することによって１フレームの表示を完了する
ことを特徴とする。
【０００８】上記目的を達成するため、この発明の液晶
表示装置は、複数の互いに波形の異なるコモン信号を発
生する手段と、表示データを記憶する記憶手段と、この
記憶手段に記憶された表示データを読出しデコードする
とともに、該表示データと前記コモン信号とに基づいた
波形のセグメント信号を発生する手段と、を具備し、同
一の表示データであっても、表示されるコモンラインの
コモン信号に応じてセグメント信号の波形が異なること
を特徴とする。
表示装置は、複数の互いに波形の異なるコモン信号を発
生する手段と、表示データを記憶する記憶手段と、この
記憶手段に記憶された表示データを読出しデコードする
とともに、該表示データと前記コモン信号とに基づいた
波形のセグメント信号を発生する手段と、を具備し、同
一の表示データであっても、表示されるコモンラインの
コモン信号に応じてセグメント信号の波形が異なること
を特徴とする。
【０００９】例えば、前記コモン信号は１フレーム毎に
反転する。
反転する。
【００１０】上記構成によれば、液晶表示素子の複数の
コモン電極が同時に選択され、さらに、表示データとコ
モン信号に応じた波形の信号が各信号電極（セグメント
電極）に印加される。従って、同一信号電極上の複数の
画素が同時に選択及び駆動されることになる。従って、
フリッカ等が少なくなり、この発明の目的である表示品
質の向上を実現できる。また、液晶表示素子自体は複数
のコモン電極と複数の信号電極が交差した構造を有する
ので、端子数が増加することもない。
コモン電極が同時に選択され、さらに、表示データとコ
モン信号に応じた波形の信号が各信号電極（セグメント
電極）に印加される。従って、同一信号電極上の複数の
画素が同時に選択及び駆動されることになる。従って、
フリッカ等が少なくなり、この発明の目的である表示品
質の向上を実現できる。また、液晶表示素子自体は複数
のコモン電極と複数の信号電極が交差した構造を有する
ので、端子数が増加することもない。
【００１１】
【発明の実施の形態】以下図面を参照してこの発明の一
実施の形態について説明する。図１は、この発明の液晶
表示装置の回路構成を示すもので、１１は演算部（図示
せず）における表示用データを貯えるＲＡＭであり、こ
のＲＡＭ１１から桁単位で出力される表示用データは、
例えば４ビットのバッファレジスタ１２に送られて一時
記憶される。このバッファレジスタ１２は、貯えられた
データを、クロックパルス「φ１」によって出力するも
ので、出力されたデータはデコータ１３を介してセグメ
ント変換回路１４に送られる。セグメント変換回路１４
にはセグメント制御回路１５が接続され、セグメント変
換回路１４に送られる。セグメント回路１４にはセグメ
ント制御回路１５が接続され、セグメント変換回路１４
はセグメント制御回路１５からの「Ａ」、「Ｂ」、
「Ｃ」タイミング信号に従って、デコーダ１３からの表
示用データに対応する所定文字を表示させるためのセグ
メント選択信号を出力する。
実施の形態について説明する。図１は、この発明の液晶
表示装置の回路構成を示すもので、１１は演算部（図示
せず）における表示用データを貯えるＲＡＭであり、こ
のＲＡＭ１１から桁単位で出力される表示用データは、
例えば４ビットのバッファレジスタ１２に送られて一時
記憶される。このバッファレジスタ１２は、貯えられた
データを、クロックパルス「φ１」によって出力するも
ので、出力されたデータはデコータ１３を介してセグメ
ント変換回路１４に送られる。セグメント変換回路１４
にはセグメント制御回路１５が接続され、セグメント変
換回路１４に送られる。セグメント回路１４にはセグメ
ント制御回路１５が接続され、セグメント変換回路１４
はセグメント制御回路１５からの「Ａ」、「Ｂ」、
「Ｃ」タイミング信号に従って、デコーダ１３からの表
示用データに対応する所定文字を表示させるためのセグ
メント選択信号を出力する。
【００１２】すなわち、図２に示すごとく日の字状セグ
メント及び記号、小数点を構成するセグメントａ〜ｉの
うち、セグメントｃ、ｆ、ｉがタイミング信号「Ａ」に
よって、セグメントｂ、ｅ、ｈはタイミング信号「Ｂ」
によって、セグメントａ、ｄ、ｇはタイミング信号
「Ｃ」によってそれぞれ選択されるもので、出力された
セグメント選択信号は、それぞれオア回路１６ａ〜１６
ｃを介して３つのフリップフロップ（以下「Ｆ．Ｆ」と
称す）１７ａ〜１７ｃに入力される。これは、日の字状
セグメント及び記号、小数点を構成するセグメントａ〜
ｉのうち、コモン電極に応じたセグメントが選択して入
力されるもので、セグメントａ〜ｃを選択する信号はク
ロックパルス「φＪ１」によってＦ．Ｆ１７ａに、セグ
メントｄ〜ｆを選択する信号はクロックパルス「φＪ
２」によってＦ．Ｆ１７ｂに、セグメントｇ〜ｉを選択
する信号はクロックパルス「φＪ３」によってＦ．Ｆ１
７ｃに入力される。
メント及び記号、小数点を構成するセグメントａ〜ｉの
うち、セグメントｃ、ｆ、ｉがタイミング信号「Ａ」に
よって、セグメントｂ、ｅ、ｈはタイミング信号「Ｂ」
によって、セグメントａ、ｄ、ｇはタイミング信号
「Ｃ」によってそれぞれ選択されるもので、出力された
セグメント選択信号は、それぞれオア回路１６ａ〜１６
ｃを介して３つのフリップフロップ（以下「Ｆ．Ｆ」と
称す）１７ａ〜１７ｃに入力される。これは、日の字状
セグメント及び記号、小数点を構成するセグメントａ〜
ｉのうち、コモン電極に応じたセグメントが選択して入
力されるもので、セグメントａ〜ｃを選択する信号はク
ロックパルス「φＪ１」によってＦ．Ｆ１７ａに、セグ
メントｄ〜ｆを選択する信号はクロックパルス「φＪ
２」によってＦ．Ｆ１７ｂに、セグメントｇ〜ｉを選択
する信号はクロックパルス「φＪ３」によってＦ．Ｆ１
７ｃに入力される。
【００１３】そして、Ｆ．Ｆ１７ａ〜Ｆ．Ｆ１７ｃは、
上記信号「φＪ１」〜「φＪ３」が共に入力された時点
で入力されるクロック「φＦ」に従って、保持したデー
タを揃ってデコーダ１８を介してタイミング制御回路１
９に出力する。このタイミング制御回路１９は、デコー
ダ１８から出力されたセグメント信号“Ｓ０”〜“Ｓ
７”に応じてセグメント電極へ表示用信号としてエンコ
ードした後、タイミング信号“ｔ１”〜“ｔ４”により
シリアルの信号に変換をするもので、このシリアルの表
示用信号は、オア回路２０からＣＰＵからの表示命令
「ＤＩＳＰ」によって動作するゲート回路群２１Ａ〜２
１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。こ
れら保持回路２２Ａ〜２２Ｃは、それぞれ所定桁数例え
ば８桁の日の状字のセグメント電極Ａ１〜Ａ８、Ｂ１〜
Ｂ８、Ｃ１〜Ｃ８に印加する各々の表示用信号を保持す
るもので、その各桁は４段のＦ．Ｆから構成される。そ
して、上記ゲート回路群２１Ａ〜２１Ｃの各ゲート回路
は入力制御信号が「０」ではオフ、「１」ではオンする
ものである。
上記信号「φＪ１」〜「φＪ３」が共に入力された時点
で入力されるクロック「φＦ」に従って、保持したデー
タを揃ってデコーダ１８を介してタイミング制御回路１
９に出力する。このタイミング制御回路１９は、デコー
ダ１８から出力されたセグメント信号“Ｓ０”〜“Ｓ
７”に応じてセグメント電極へ表示用信号としてエンコ
ードした後、タイミング信号“ｔ１”〜“ｔ４”により
シリアルの信号に変換をするもので、このシリアルの表
示用信号は、オア回路２０からＣＰＵからの表示命令
「ＤＩＳＰ」によって動作するゲート回路群２１Ａ〜２
１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。こ
れら保持回路２２Ａ〜２２Ｃは、それぞれ所定桁数例え
ば８桁の日の状字のセグメント電極Ａ１〜Ａ８、Ｂ１〜
Ｂ８、Ｃ１〜Ｃ８に印加する各々の表示用信号を保持す
るもので、その各桁は４段のＦ．Ｆから構成される。そ
して、上記ゲート回路群２１Ａ〜２１Ｃの各ゲート回路
は入力制御信号が「０」ではオフ、「１」ではオンする
ものである。
【００１４】そこで、「ＤＩＳＰ」命令が「０」の時に
は、保持回路２２Ａでは、オア回路２０からゲート回路
群２１Ａを介して送られてきた表示用信号がクロックパ
ルスφＤ１によりＦ．Ｆ３１１に読込まれ、クロックパ
ルスφ１によって読出されて次のＦ．Ｆ３１２へ出力す
る。以下、Ｆ．Ｆ３１２〜Ｆ３１４でも同様の動作が行
われ、Ｆ．Ｆ３１４の出力は“ａ８”に示されるライン
へ入力された後、Ｆ．Ｆ３２１〜Ｆ．Ｆ３２４へ順次シ
フトされる。このようにして、オア回路２０の出力信号
はクロックパルスφＤ１、φ１に応じて保持回路２２Ａ
の全Ｆ．Ｆに螺旋状にシフトされて保持される。また、
上記オア回路の出力信号はクロックパルスφＤ２、φ１
及びφＤ３、φ１により、上記保持回路２２Ａと同様に
保持回路２２Ｂ及び２２Ｃに各々保持される。
は、保持回路２２Ａでは、オア回路２０からゲート回路
群２１Ａを介して送られてきた表示用信号がクロックパ
ルスφＤ１によりＦ．Ｆ３１１に読込まれ、クロックパ
ルスφ１によって読出されて次のＦ．Ｆ３１２へ出力す
る。以下、Ｆ．Ｆ３１２〜Ｆ３１４でも同様の動作が行
われ、Ｆ．Ｆ３１４の出力は“ａ８”に示されるライン
へ入力された後、Ｆ．Ｆ３２１〜Ｆ．Ｆ３２４へ順次シ
フトされる。このようにして、オア回路２０の出力信号
はクロックパルスφＤ１、φ１に応じて保持回路２２Ａ
の全Ｆ．Ｆに螺旋状にシフトされて保持される。また、
上記オア回路の出力信号はクロックパルスφＤ２、φ１
及びφＤ３、φ１により、上記保持回路２２Ａと同様に
保持回路２２Ｂ及び２２Ｃに各々保持される。
【００１５】一方、「ＤＩＳＰ」命令が「１」の時に
は、保持回路２２Ａでは、Ｆ．Ｆ３１４の出力は“ａ
８”に示されるラインへ出力され、インバータ２４１に
より反転された後、Ｆ．Ｆ３１１に入力され、以後Ｆ．
Ｆ３１２→Ｆ．Ｆ３１３→Ｆ３１４→インバータ２４１
→Ｆ．Ｆ３１１→・・・の順でシフト保持されると共
に、Ｆ．Ｆ３１４の出力信号はドライバ２３Ａ１を介し
てセグメント電極Ａ８へ印加される。以下保持回路２２
Ａの他のＦ．Ｆ及び保持回路２２Ｂ、２２Ｃに於いても
同様に表示用信号のシフト保持が行われると共にドライ
バ２３Ａ２〜２３Ａ８、２３Ｂ１〜２３Ｂ８、２３Ｃ１
〜２３Ｃ８を介してセグメント電極Ａ７〜Ａ１、Ｂ８〜
Ｂ１、Ｃ８〜Ｃ１へ各々印加される。
は、保持回路２２Ａでは、Ｆ．Ｆ３１４の出力は“ａ
８”に示されるラインへ出力され、インバータ２４１に
より反転された後、Ｆ．Ｆ３１１に入力され、以後Ｆ．
Ｆ３１２→Ｆ．Ｆ３１３→Ｆ３１４→インバータ２４１
→Ｆ．Ｆ３１１→・・・の順でシフト保持されると共
に、Ｆ．Ｆ３１４の出力信号はドライバ２３Ａ１を介し
てセグメント電極Ａ８へ印加される。以下保持回路２２
Ａの他のＦ．Ｆ及び保持回路２２Ｂ、２２Ｃに於いても
同様に表示用信号のシフト保持が行われると共にドライ
バ２３Ａ２〜２３Ａ８、２３Ｂ１〜２３Ｂ８、２３Ｃ１
〜２３Ｃ８を介してセグメント電極Ａ７〜Ａ１、Ｂ８〜
Ｂ１、Ｃ８〜Ｃ１へ各々印加される。
【００１６】図３は図１のセグメント電極の駆動回路に
対してコモン電極の駆動回路の構成を示すもので、コモ
ン電極は、図２に示す上記日の状字セグメント及び記
号、小数点を構成するセグメントａ〜ｉのうち、セグメ
ントａ、ｂ、ｃがコモン電極「Ｘ」に、セグメントｄ、
ｅ、ｆがコモン電極「Ｙ」に、セグメントｇ、ｈ、ｉが
コモン電極「Ｚ」に相当する。この駆動回路は、３ビッ
トのバイナリカウンタ４１、イクスクルーシブノア回路
（以下「ＥＸノア回路」と略称する）４２、４３、イン
バータ４４から構成されるもので、上記バイナリカウン
タ４１は、カウンタ４１ａ〜４１ｃからなる。これらカ
ウンタ４１ａ〜４１ｃは図示されないＣＰＵからのリセ
ット信号「Ｒ」とクロックパルス「φ２」を反転させた
クロックパルス「＊φ２」（図面では＊をバーで表す）
によって２進の計数動作を行うもので、カウンタ４１ａ
の計数信号“ａ”はＥＸノア回路４２に、カウンタ４１
ｂの計数信号“ｂ”はＥＸノア回路４３に、カウンタ４
１ｃの計数信号“ｃ”はＥＸノア回路４２、４３及びイ
ンバータ４４に入力される。そして、ＥＸノア回路４２
の出力がコモン信号「ＬＣＺ」として、ＥＸノア回路４
３の出力がコモン信号「ＬＣＹ」として、またインバー
タ４４の出力がコモン信号「ＬＣＸ」として、それぞれ
コモン電極「Ｘ」、「Ｙ」、「Ｚ」に印加されるように
なるものである。
対してコモン電極の駆動回路の構成を示すもので、コモ
ン電極は、図２に示す上記日の状字セグメント及び記
号、小数点を構成するセグメントａ〜ｉのうち、セグメ
ントａ、ｂ、ｃがコモン電極「Ｘ」に、セグメントｄ、
ｅ、ｆがコモン電極「Ｙ」に、セグメントｇ、ｈ、ｉが
コモン電極「Ｚ」に相当する。この駆動回路は、３ビッ
トのバイナリカウンタ４１、イクスクルーシブノア回路
（以下「ＥＸノア回路」と略称する）４２、４３、イン
バータ４４から構成されるもので、上記バイナリカウン
タ４１は、カウンタ４１ａ〜４１ｃからなる。これらカ
ウンタ４１ａ〜４１ｃは図示されないＣＰＵからのリセ
ット信号「Ｒ」とクロックパルス「φ２」を反転させた
クロックパルス「＊φ２」（図面では＊をバーで表す）
によって２進の計数動作を行うもので、カウンタ４１ａ
の計数信号“ａ”はＥＸノア回路４２に、カウンタ４１
ｂの計数信号“ｂ”はＥＸノア回路４３に、カウンタ４
１ｃの計数信号“ｃ”はＥＸノア回路４２、４３及びイ
ンバータ４４に入力される。そして、ＥＸノア回路４２
の出力がコモン信号「ＬＣＺ」として、ＥＸノア回路４
３の出力がコモン信号「ＬＣＹ」として、またインバー
タ４４の出力がコモン信号「ＬＣＸ」として、それぞれ
コモン電極「Ｘ」、「Ｙ」、「Ｚ」に印加されるように
なるものである。
【００１７】次に上記のように構成された本発明の実施
の形態の動作について説明する。図４は主に上記図１に
示した回路の動作制御内容を示すタイミングチャート
で、ＲＡＭ１１から桁単位で入力される表示用データを
バッファレジスタ１２の読込みをはじめ種々に使用され
るクロックパルス「φ１」は、位相がπだけ異なるクロ
ックパルス「φ２」と共に図示しない発振回路から発振
される。このクロックパルス「φ１」の立上がりに同期
してタイミング制御回路１９のタイミング信号“ｔ１”
〜“ｔ４”のパルスが順次出力される。なお、“ｔ１”
〜“ｔ４”は１ディジット分に相当する。そして、クロ
ックパルス「φ０」は、ＲＡＭ内の表示データを読出す
際に出力されるパルスであり、３ワード間にワードの区
切り毎に出力される。
の形態の動作について説明する。図４は主に上記図１に
示した回路の動作制御内容を示すタイミングチャート
で、ＲＡＭ１１から桁単位で入力される表示用データを
バッファレジスタ１２の読込みをはじめ種々に使用され
るクロックパルス「φ１」は、位相がπだけ異なるクロ
ックパルス「φ２」と共に図示しない発振回路から発振
される。このクロックパルス「φ１」の立上がりに同期
してタイミング制御回路１９のタイミング信号“ｔ１”
〜“ｔ４”のパルスが順次出力される。なお、“ｔ１”
〜“ｔ４”は１ディジット分に相当する。そして、クロ
ックパルス「φ０」は、ＲＡＭ内の表示データを読出す
際に出力されるパルスであり、３ワード間にワードの区
切り毎に出力される。
【００１８】また、タイミング信号「Ａ」、「Ｂ」、
「Ｃ」は、クロックパルス「φ０」に同期し、各々１ワ
ード間出力される信号である。まず、ＲＡＭ１１に貯え
られた表示用データは、クロックパルス「φ１」によっ
て桁単位でバッファレジスタ１２に読出される。そし
て、このバッファレジスタ１２に貯えられた表示用デー
タがデコーダ１３に送られ、デコードされた後に、セグ
メント変換回路１４に送られる。セグメント変換回路１
４は、セグメント制御回路１５からのタイミング信号
「Ａ」、「Ｂ」、「Ｃ」により、順次セグメント選択信
号を送出する。これはすなわち、まず初めにタイミング
信号「Ａ」が１ワード分送出される間、セグメントｃ、
ｆ、ｉに対応する信号が、順次入力されるクロックパル
ス「φＪ１」〜「φＪ３」によってＦ．Ｆ１７ａ〜１７
ｃに送られる。このＦ．Ｆ１７ａ〜１７ｃは、クロック
パルス「φＪ１」〜「φＪ３」が共に入力された時点で
入力されるクロックパルス「φＦ」によって、保持した
データを揃ってデコーダ１８を介してデコードし、タイ
ミング制御回路１９に出力する。このタイミング制御回
路１９は、デコーダ１８からのデータをエンコードした
後に、連続して入力されるタイミング信号“ｔ１”〜
“ｔ４”によってシリアルの信号に変換するもので、変
換された表示用信号は、オア回路２０からゲート回路群
２１Ａ〜２１Ｃを介して保持回路２２Ａから２２Ｃに送
られる。
「Ｃ」は、クロックパルス「φ０」に同期し、各々１ワ
ード間出力される信号である。まず、ＲＡＭ１１に貯え
られた表示用データは、クロックパルス「φ１」によっ
て桁単位でバッファレジスタ１２に読出される。そし
て、このバッファレジスタ１２に貯えられた表示用デー
タがデコーダ１３に送られ、デコードされた後に、セグ
メント変換回路１４に送られる。セグメント変換回路１
４は、セグメント制御回路１５からのタイミング信号
「Ａ」、「Ｂ」、「Ｃ」により、順次セグメント選択信
号を送出する。これはすなわち、まず初めにタイミング
信号「Ａ」が１ワード分送出される間、セグメントｃ、
ｆ、ｉに対応する信号が、順次入力されるクロックパル
ス「φＪ１」〜「φＪ３」によってＦ．Ｆ１７ａ〜１７
ｃに送られる。このＦ．Ｆ１７ａ〜１７ｃは、クロック
パルス「φＪ１」〜「φＪ３」が共に入力された時点で
入力されるクロックパルス「φＦ」によって、保持した
データを揃ってデコーダ１８を介してデコードし、タイ
ミング制御回路１９に出力する。このタイミング制御回
路１９は、デコーダ１８からのデータをエンコードした
後に、連続して入力されるタイミング信号“ｔ１”〜
“ｔ４”によってシリアルの信号に変換するもので、変
換された表示用信号は、オア回路２０からゲート回路群
２１Ａ〜２１Ｃを介して保持回路２２Ａから２２Ｃに送
られる。
【００１９】ここで、ゲート回路群２１Ａ〜２１Ｃを制
御する「ＤＩＳＰ」命令は「０」であり、保持回路２２
Ａ〜２２Ｃを動作させるクロックパルス「φＤ１」〜
「φＤ３」のうち、保持回路２２Ａを動作させるクロッ
クパルス「φＤ１」のみが入力されているので、表示用
信号は、まず保持回路２２Ａの３１１に入力される。そ
の後、上記図１の説明で述べたようにオア回路２０の出
力信号が所定桁数分、タイミング信号“ｔ１”〜“ｔ
４”に同期して連続して発振されるクロックパルス「φ
Ｄ１」及び「φ１」に応じて、保持回路２２Ａの全Ｆ．
Ｆに螺旋状にシフトさせて保持するものである。
御する「ＤＩＳＰ」命令は「０」であり、保持回路２２
Ａ〜２２Ｃを動作させるクロックパルス「φＤ１」〜
「φＤ３」のうち、保持回路２２Ａを動作させるクロッ
クパルス「φＤ１」のみが入力されているので、表示用
信号は、まず保持回路２２Ａの３１１に入力される。そ
の後、上記図１の説明で述べたようにオア回路２０の出
力信号が所定桁数分、タイミング信号“ｔ１”〜“ｔ
４”に同期して連続して発振されるクロックパルス「φ
Ｄ１」及び「φ１」に応じて、保持回路２２Ａの全Ｆ．
Ｆに螺旋状にシフトさせて保持するものである。
【００２０】次いで、タイミング信号「Ａ」が１ワード
分送出され終わると、今度はクロックパルス「φ０」に
よりタイミング信号「Ｂ」が１ワード分送出される。こ
の場合においても上記タイミング信号「Ａ」と同様にし
て、セグメントｂ、ｅ、ｈに対応する信号が順次入力さ
れるクロックパルス「φＪ１」〜「φＪ３」によって
Ｆ．Ｆ１７ａ〜１７ｃに送られ、このＦ．Ｆ１７ａ〜１
７ｃにクロックパルス「φＪ１」〜「φＪ３」が共に入
力された時点で入力されるクロックパルス「φＦ」によ
って、揃ってデコーダ１８を介してデコードされ、タイ
ミング制御回路１９に出力される。そして、このタイミ
ング制御回路１９で、データがエンコードされた後に、
連続して入力されるタイミング信号“ｔ１”〜“ｔ４”
によってシリアルの信号に変換されるもので、変換され
た表示用信号は、オア回路２０からゲート回路群２１Ａ
〜２１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られ
る。
分送出され終わると、今度はクロックパルス「φ０」に
よりタイミング信号「Ｂ」が１ワード分送出される。こ
の場合においても上記タイミング信号「Ａ」と同様にし
て、セグメントｂ、ｅ、ｈに対応する信号が順次入力さ
れるクロックパルス「φＪ１」〜「φＪ３」によって
Ｆ．Ｆ１７ａ〜１７ｃに送られ、このＦ．Ｆ１７ａ〜１
７ｃにクロックパルス「φＪ１」〜「φＪ３」が共に入
力された時点で入力されるクロックパルス「φＦ」によ
って、揃ってデコーダ１８を介してデコードされ、タイ
ミング制御回路１９に出力される。そして、このタイミ
ング制御回路１９で、データがエンコードされた後に、
連続して入力されるタイミング信号“ｔ１”〜“ｔ４”
によってシリアルの信号に変換されるもので、変換され
た表示用信号は、オア回路２０からゲート回路群２１Ａ
〜２１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られ
る。
【００２１】ここでも、ゲート回路群２１Ａ〜２１Ｃを
制御する「ＤＩＳＰ」命令は「０」であり、保持回路２
２Ａ〜２２Ｃをそれぞれ動作させるクロックパルス「φ
Ｄ１」〜「φＤ３」のうち、保持回路２２Ｂを動作させ
るクロックパルス「φＤ２」のみが入力されているの
で、表示用信号は、まず保持回路２２Ｂに入力され、所
定桁数分、クロックパルス「φＤ２」及び「φ１」に応
じて、保持回路２２Ｂの全Ｆ．Ｆに螺旋状にシフトされ
保持されるものである。
制御する「ＤＩＳＰ」命令は「０」であり、保持回路２
２Ａ〜２２Ｃをそれぞれ動作させるクロックパルス「φ
Ｄ１」〜「φＤ３」のうち、保持回路２２Ｂを動作させ
るクロックパルス「φＤ２」のみが入力されているの
で、表示用信号は、まず保持回路２２Ｂに入力され、所
定桁数分、クロックパルス「φＤ２」及び「φ１」に応
じて、保持回路２２Ｂの全Ｆ．Ｆに螺旋状にシフトされ
保持されるものである。
【００２２】そして、タイミング信号「Ｂ」が１ワード
分送出され、次にタイミング信号「Ｃ」が１ワード分送
出される場合においても上記と同様にして、セグメント
ａ、ｄ、ｇに対応する信号が、Ｆ．Ｆ１７ａ〜１７ｃに
送られ、揃ってデコーダ１８を介してデコードされ、タ
イミング制御回路１９に出力される。そして、このタイ
ミング制御回路１９で、データがエンコードされた後
に、シリアルの信号に変換されるもので、変換された表
示用信号が、オア回路２０からゲート回路群２１Ａ〜２
１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。こ
こでも、ゲート回路群２１Ａ〜２１Ｃを制御する「ＤＩ
ＳＰ」命令は「０」であり、保持回路２２Ａ〜２２Ｃを
それぞれ動作させるクロックパルス「φＤ１」〜「φＤ
３」のうち、保持回路２２Ｂを動作させるクロックパル
ス「φＤ３」のみが入力されているので、表示用信号
は、まず保持回路２２Ｂに入力され、所定桁数分、クロ
ックパルス「φＤ３」及び「φ１」に応じて、保持回路
２２Ｂの全Ｆ．Ｆに螺旋状にシフトされ保持されるもの
である。
分送出され、次にタイミング信号「Ｃ」が１ワード分送
出される場合においても上記と同様にして、セグメント
ａ、ｄ、ｇに対応する信号が、Ｆ．Ｆ１７ａ〜１７ｃに
送られ、揃ってデコーダ１８を介してデコードされ、タ
イミング制御回路１９に出力される。そして、このタイ
ミング制御回路１９で、データがエンコードされた後
に、シリアルの信号に変換されるもので、変換された表
示用信号が、オア回路２０からゲート回路群２１Ａ〜２
１Ｃを介して、保持回路２２Ａ〜２２Ｃに送られる。こ
こでも、ゲート回路群２１Ａ〜２１Ｃを制御する「ＤＩ
ＳＰ」命令は「０」であり、保持回路２２Ａ〜２２Ｃを
それぞれ動作させるクロックパルス「φＤ１」〜「φＤ
３」のうち、保持回路２２Ｂを動作させるクロックパル
ス「φＤ３」のみが入力されているので、表示用信号
は、まず保持回路２２Ｂに入力され、所定桁数分、クロ
ックパルス「φＤ３」及び「φ１」に応じて、保持回路
２２Ｂの全Ｆ．Ｆに螺旋状にシフトされ保持されるもの
である。
【００２３】上記の図４によるセグメント電極を制御す
る回路の動作に関して、図５は上記図３に示したコモン
電極を制御する回路における動作内容を示すタイミング
チャートであり、上記図４で示したクロックパルス「φ
２」を反転したクロックパルス「＊φ２」が基準とな
る。すなわち、マイナス電圧のクロックパルス「＊φ
２」に対してその立上がり毎にカウンタ４１ａの内容
“ａ”は「０」「１」を繰返す。そして、このカウンタ
４１ａの内容“ａ”に対してその立下がり毎にカウンタ
４１ｂの内容“ｂ”は「０」「１」を繰返す。また、こ
のカウンタ４１ｂの内容“ｂ”に対してその立下がり毎
にカウンタ４１ｃの内容“ｃ”が「０」「１」を繰返す
ようになる。このようにしてカウンタ４１ａ〜４１ｃが
計数動作を行うのに対して、コモン電極「Ｘ」「Ｙ」
「Ｚ」に印加されるコモン信号「ＬＣＸ」、「ＬＣ
Ｙ」、「ＬＣＺ」はそれぞれ図に示すように１フレーム
の半周期分に反転する波形となる。すなわち、コモン信
号「ＬＣＸ」は半周期内でオール“１”あるいはオール
“０”、「ＬＣＹ」は半周期で“１”“０”を１回切換
え、「ＬＣＺ」は半周期で“０”“１”を３回切換える
ものである。
る回路の動作に関して、図５は上記図３に示したコモン
電極を制御する回路における動作内容を示すタイミング
チャートであり、上記図４で示したクロックパルス「φ
２」を反転したクロックパルス「＊φ２」が基準とな
る。すなわち、マイナス電圧のクロックパルス「＊φ
２」に対してその立上がり毎にカウンタ４１ａの内容
“ａ”は「０」「１」を繰返す。そして、このカウンタ
４１ａの内容“ａ”に対してその立下がり毎にカウンタ
４１ｂの内容“ｂ”は「０」「１」を繰返す。また、こ
のカウンタ４１ｂの内容“ｂ”に対してその立下がり毎
にカウンタ４１ｃの内容“ｃ”が「０」「１」を繰返す
ようになる。このようにしてカウンタ４１ａ〜４１ｃが
計数動作を行うのに対して、コモン電極「Ｘ」「Ｙ」
「Ｚ」に印加されるコモン信号「ＬＣＸ」、「ＬＣ
Ｙ」、「ＬＣＺ」はそれぞれ図に示すように１フレーム
の半周期分に反転する波形となる。すなわち、コモン信
号「ＬＣＸ」は半周期内でオール“１”あるいはオール
“０”、「ＬＣＹ」は半周期で“１”“０”を１回切換
え、「ＬＣＺ」は半周期で“０”“１”を３回切換える
ものである。
【００２４】図６は上記した「ＬＣＸ」、「ＬＣＹ」、
「ＬＣＺ」のコモン信号に対して、“Ｓ０”〜“Ｓ７”
のセグメント信号を与えた場合の印加電圧波形を示すも
ので、コモン信号、セグメント信号は、それぞれ上記の
“ｔ１”〜“ｔ４”のタイミング信号により１フレーム
内で、半周期毎に反転する。ここで、例えばセグメント
信号“Ｓ２”、“Ｓ４”、“Ｓ６”に対するコモン信号
「ＬＣＸ」の組合わせのように実行電圧が小さい場合に
は液晶の表示がなされず、逆にセグメント信号“Ｓ
３”、“Ｓ５”、“Ｓ７”に対するコモン信号「ＬＣ
Ｘ」の組合わせのように実行電圧が大きい場合には液晶
が表示状態となる。
「ＬＣＺ」のコモン信号に対して、“Ｓ０”〜“Ｓ７”
のセグメント信号を与えた場合の印加電圧波形を示すも
ので、コモン信号、セグメント信号は、それぞれ上記の
“ｔ１”〜“ｔ４”のタイミング信号により１フレーム
内で、半周期毎に反転する。ここで、例えばセグメント
信号“Ｓ２”、“Ｓ４”、“Ｓ６”に対するコモン信号
「ＬＣＸ」の組合わせのように実行電圧が小さい場合に
は液晶の表示がなされず、逆にセグメント信号“Ｓ
３”、“Ｓ５”、“Ｓ７”に対するコモン信号「ＬＣ
Ｘ」の組合わせのように実行電圧が大きい場合には液晶
が表示状態となる。
【００２５】なお、上記実施の形態にあってはセグメン
ト電極及びコモン電極をそれぞれ３つの信号系統に分け
たが、信号系統の数は３つに限定されるものではなく、
その他の数に分けても前記実施の形態と同様に実施し得
ることは勿論である。
ト電極及びコモン電極をそれぞれ３つの信号系統に分け
たが、信号系統の数は３つに限定されるものではなく、
その他の数に分けても前記実施の形態と同様に実施し得
ることは勿論である。
【００２６】
【発明の効果】以上のようにこの発明によれば、実質的
に複数のコモン電極を同時に選択し、コモン信号と表示
データに応じて信号電極に印加する信号を決定して印加
しているので、端子数を増やすことなく表示品質を向上
することができる。
に複数のコモン電極を同時に選択し、コモン信号と表示
データに応じて信号電極に印加する信号を決定して印加
しているので、端子数を増やすことなく表示品質を向上
することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す図である。
【図２】セグメントの構成を示す図である。
【図３】コモン駆動回路の構成を示す図である。
【図４】上記図１に示した回路の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図５】上記図３に示した回路の動作を説明するための
タイミングチャートである。
タイミングチャートである。
【図６】セグメント駆動信号及びコモン駆動信号による
表示駆動信号を示す図である。
表示駆動信号を示す図である。
【符号の説明】 １１・・・ＲＡＭ、１２・・・バッファレジスタ、１
３、１８・・・デコーダ、１４・・・セグメント変換回
路、１５・・・セグメント制御回路、１６ａ〜１６ｃ、
２０・・・オア回路、１７ａ〜１７ｃ、３１１〜３１
４、３２１〜３２４・・・フリップフロップ（Ｆ．
Ｆ）、１９・・・タイミング制御回路、２１Ａ〜２１Ｃ
・・・ゲート回路群、２２Ａ〜２２Ｃ・・・保持回路、
２３Ａ〜２３Ｃ・・・駆動回路、２３Ａ１〜２３Ａ８、
２３Ｂ１〜２３Ｂ８、２３Ｃ１〜２３Ｃ８・・・ドライ
バ、２４１〜２４８、４４・・・インバータ、４１・・
・バイナリカウンタ、４１ａ〜４１ｃ・・・カウンタ、
４２、４３・・・イクスクルーシブノア回路（ＥＸノア
回路）
３、１８・・・デコーダ、１４・・・セグメント変換回
路、１５・・・セグメント制御回路、１６ａ〜１６ｃ、
２０・・・オア回路、１７ａ〜１７ｃ、３１１〜３１
４、３２１〜３２４・・・フリップフロップ（Ｆ．
Ｆ）、１９・・・タイミング制御回路、２１Ａ〜２１Ｃ
・・・ゲート回路群、２２Ａ〜２２Ｃ・・・保持回路、
２３Ａ〜２３Ｃ・・・駆動回路、２３Ａ１〜２３Ａ８、
２３Ｂ１〜２３Ｂ８、２３Ｃ１〜２３Ｃ８・・・ドライ
バ、２４１〜２４８、４４・・・インバータ、４１・・
・バイナリカウンタ、４１ａ〜４１ｃ・・・カウンタ、
４２、４３・・・イクスクルーシブノア回路（ＥＸノア
回路）
Claims (13)
- 【請求項１】コモン電極と信号電極がマトリクス状に配
列されてなる液晶表示素子を駆動する液晶駆動方法にお
いて、 前記コモン電極に、複数のコモン電極を同時に駆動する
ための互いに波形の異なったコモン信号を該複数のコモ
ン電極に同時に供給するとともに、前記コモン信号と表
示データに対応する波形を有する信号電極駆動用信号を
信号電極に供給し、各信号電極と選択状態にある複数の
コモン電極上の複数の画素を同時に駆動することを特徴
とする液晶駆動方法。 - 【請求項２】前記液晶表示素子の全てのコモン電極を同
時に選択するためのコモン信号を印加することを特徴と
する請求項１に記載の液晶駆動方法。 - 【請求項３】各信号電極駆動用信号は、該信号電極駆動
用信号が印加される信号電極と選択状態にある複数のコ
モン電極の交点の画素が表示データに対応する点灯状態
となる実効電圧を与える波形を有する、ことを特徴とす
る請求項１または２に記載の液晶駆動方法。 - 【請求項４】前記信号電極駆動用信号は、前記コモン信
号と表示データに対応して予め定められており、表示デ
ータに対応して選択された１つが対応する信号電極に印
加されることを特徴とする請求項１乃至３のいずれか１
つに記載の液晶駆動方法。 - 【請求項５】前記コモン信号は２値信号であることを特
徴とする請求項１乃至４のいずれか１つに記載の液晶駆
動方法。 - 【請求項６】前記コモン信号は、一周期の間に少なくと
も２回ハイレベルとなることを特徴とする請求項５に記
載の液晶駆動方法。 - 【請求項７】複数のコモン電極と複数の信号電極がマト
リクス状に配列されてなる液晶表示素子の液晶駆動方法
において、 コモン電極にはコモン信号が、信号電極には表示データ
に対応する波形の信号電極駆動用信号が供給され、１フ
レームにより１画面を走査完了するものであり、 １フレームの間に各コモン電極に並列に且つ互いに異な
った波形のコモン信号を供給する工程と、 １フレーム分の表示データを記憶する工程と、 記憶された前記表示データと前記コモン信号の波形とに
対応した波形の信号電極駆動用信号を、前記信号電極に
１コモン電極分づつ順次並列に供給し、全コモン電極分
供給することによって１フレームの表示を完了すること
を特徴とする液晶駆動方法。 - 【請求項８】前記コモン信号と前記信号電極駆動用信号
は１フレーム毎に反転することを特徴とする請求項１乃
至５又は７のいずれか１つに記載の液晶駆動方法。 - 【請求項９】複数のコモン電極と複数の信号電極を備え
た液晶表示装置において、 Ｎ本のコモン電極を同時に駆動するための互いに波形の
異なったＮ種のコモン信号を該Ｎ本のコモン電極に同時
に供給する手段と、 Ｎ信号電極分の表示データを記憶する手段と、 記憶された前記Ｎ信号電極分の表示データと前記Ｎ種の
コモン信号から信号電極駆動用信号を求める手段と、 前記信号電極駆動用信号を信号電極に供給する手段と、 を具備したことを特徴とする液晶表示装置。 - 【請求項１０】複数の互いに波形の異なるコモン信号を
発生する手段と、 表示データを記憶する記憶手段と、 この記憶手段に記憶された表示データを読出しデコード
するとともに、該表示データと前記コモン信号とに基づ
いた波形のセグメント信号を発生する手段と、 を具備し、 同一の表示データであっても、表示されるコモンライン
のコモン信号に応じてセグメント信号の波形が異なるこ
とを特徴とする液晶表示装置。 - 【請求項１１】コモン電極とコモン電極に対向するセグ
メント電極とを備える液晶表示素子と、 前記コモン電極に接続され、複数のコモン電極を同時に
選択するためのコモン信号をコモン電極に供給するコモ
ンドライバと、 前記セグメント電極に接続され、複数のコモン信号と表
示データに対応するセグメント信号を前記各複数のセグ
メント電極に印加する信号ドライバと、 を備え、 前記コモンドライバは、予め定められた互いに異なる波
形のコモン信号を複数のコモン電極に繰り返して印加
し、 前記信号ドライバは、前記コモン信号と表示データに従
って予め定められていたセグメント信号の中から表示デ
ータに対応するものを選択して各セグメント電極に印加
する、ことを特徴とする液晶表示装置。 - 【請求項１２】前記液晶表示素子の全てのコモン電極に
同時に選択電圧を印加し、 前記コモンドライバと前記信号ドライバは、各セグメン
ト電極と選択状態の複数のコモン電極上の複数の画素を
同時に駆動する、 ことを特徴とする請求項１１に記載の液晶表示装置。 - 【請求項１３】前記コモン信号は１フレーム毎に反転す
ることを特徴とする請求項９乃至１１のいずれか１つに
記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7294993A JP2797181B2 (ja) | 1995-10-19 | 1995-10-19 | 液晶駆動方法及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7294993A JP2797181B2 (ja) | 1995-10-19 | 1995-10-19 | 液晶駆動方法及び液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60062333A Division JP2634794B2 (ja) | 1985-03-27 | 1985-03-27 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0968691A true JPH0968691A (ja) | 1997-03-11 |
| JP2797181B2 JP2797181B2 (ja) | 1998-09-17 |
Family
ID=17814965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7294993A Expired - Lifetime JP2797181B2 (ja) | 1995-10-19 | 1995-10-19 | 液晶駆動方法及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797181B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135520A (en) * | 1977-04-30 | 1978-11-27 | Citizen Watch Co Ltd | Driving circuit of electro-optical display unit |
| JPS5967593A (ja) * | 1982-10-08 | 1984-04-17 | 松下電器産業株式会社 | 液晶マトリクス表示パネルの交流駆動装置 |
-
1995
- 1995-10-19 JP JP7294993A patent/JP2797181B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135520A (en) * | 1977-04-30 | 1978-11-27 | Citizen Watch Co Ltd | Driving circuit of electro-optical display unit |
| JPS5967593A (ja) * | 1982-10-08 | 1984-04-17 | 松下電器産業株式会社 | 液晶マトリクス表示パネルの交流駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797181B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764225A (en) | Liquid crystal display with two separate power sources for the scan and signal drive circuits | |
| JPH08179731A (ja) | データドライバ、走査ドライバ、液晶表示装置及びその駆動方式 | |
| US8773343B2 (en) | LCD wherein the polarity of the final subfield of a field is kept the same as the polarity of first subfield of the next subfield by inverting the polarity of the capacitive potential lines twice during the final subfield | |
| JPH075838A (ja) | ドット・マトリックス表示パネルの駆動方法、ドット・マトリックス表示パネル用駆動回路、ドット・マトリックス表示装置、及び、ドット・マトリックス表示装置を備えた情報処理システム | |
| JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
| JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| JPH10301541A (ja) | 液晶駆動回路 | |
| JP2004078059A (ja) | 表示装置 | |
| KR100391986B1 (ko) | 개선된 디더링 및 프레임 레이트 제어를 갖는 엘시디제어기 및 그것의 개선 방법 | |
| JP2634794B2 (ja) | 液晶駆動装置 | |
| JPH0968691A (ja) | 液晶駆動方法及び液晶表示装置 | |
| JP2016070998A (ja) | 表示装置、表示方法及び表示プログラム | |
| US5500653A (en) | Character data writing device | |
| JPH09106265A (ja) | 電圧出力回路および画像表示装置 | |
| JPH07261150A (ja) | 液晶駆動方法及び液晶表示装置 | |
| JP6428257B2 (ja) | 表示装置、表示方法及び表示プログラム | |
| JPH07225567A (ja) | アクティブマトリクス型液晶表示装置の階調駆動回路及びその液晶表示装置 | |
| JP2569476B2 (ja) | 液晶駆動表示方式 | |
| KR100249106B1 (ko) | 주사회로 및 매트릭스 형화상 표시장치 | |
| JP2004264361A (ja) | ディスプレイパネルの駆動装置 | |
| JPH08137446A (ja) | 液晶表示装置の駆動回路 | |
| JP2508553B2 (ja) | 蛍光表示管の駆動回路 | |
| JP4840107B2 (ja) | 液晶表示装置、液晶表示装置の駆動装置、液晶表示装置の駆動方法 | |
| JPS6336360Y2 (ja) | ||
| JPH10161612A (ja) | マルチ画面液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |