JPH0964776A - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JPH0964776A JPH0964776A JP7214954A JP21495495A JPH0964776A JP H0964776 A JPH0964776 A JP H0964776A JP 7214954 A JP7214954 A JP 7214954A JP 21495495 A JP21495495 A JP 21495495A JP H0964776 A JPH0964776 A JP H0964776A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- filter
- circuit
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬ回路制御用の分周数設定及び変更操作
を簡略化する。 【構成】 周波数変換装置の出力部に配置されたバンド
パスフィルタ９をユニット化し、フィルタ部Ｍとして前
記周波数変換装置に対し着脱可能と成すと共に、そのフ
ィルタ部Ｍに、可変抵抗器１６ａを備えた分圧回路１６
と、その分圧回路１６から出力される直流電圧を入力さ
せ、分周数を出力するコンピュータ１２を設ける。コン
ピュータ１２には、予め入力された直流電圧と分周数と
の変換プログラムが設定されていて、コンピュータ１２
から、前記可変抵抗器１６ａの操作によって調整された
直流電圧に対応する分周数のデータが、ＰＬＬ回路１１
に対して出力され、その分周数に基づいて、ＰＬＬ回路
１１の周波数が設定される。
を簡略化する。 【構成】 周波数変換装置の出力部に配置されたバンド
パスフィルタ９をユニット化し、フィルタ部Ｍとして前
記周波数変換装置に対し着脱可能と成すと共に、そのフ
ィルタ部Ｍに、可変抵抗器１６ａを備えた分圧回路１６
と、その分圧回路１６から出力される直流電圧を入力さ
せ、分周数を出力するコンピュータ１２を設ける。コン
ピュータ１２には、予め入力された直流電圧と分周数と
の変換プログラムが設定されていて、コンピュータ１２
から、前記可変抵抗器１６ａの操作によって調整された
直流電圧に対応する分周数のデータが、ＰＬＬ回路１１
に対して出力され、その分周数に基づいて、ＰＬＬ回路
１１の周波数が設定される。
Description
【０００１】
【発明の属する利用分野】本発明は、発振信号の周波数
を基準発振信号の周波数の整数倍に可変的に設定するこ
とにより所望の周波数に制御するＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を有した周波数変換装置
に関する。
を基準発振信号の周波数の整数倍に可変的に設定するこ
とにより所望の周波数に制御するＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を有した周波数変換装置
に関する。
【０００２】
【従来の技術】ＣＡＴＶ、電話伝送、その他の伝送シス
テムにおいて、前記周波数変換装置は、その周波数設定
方法として、例えば実公平３−１７４８８号公報に記載
の如く、フィルタユニットにパターン配線を一体化して
設け、そのパターン配線において、各端子間を接続、或
は切断することによって２進数の各桁を０か１か選択す
ることによって分周数であるＮ値を設定し、そのＮ値に
基づいてＰＬＬ回路を制御する方法が知られている。
テムにおいて、前記周波数変換装置は、その周波数設定
方法として、例えば実公平３−１７４８８号公報に記載
の如く、フィルタユニットにパターン配線を一体化して
設け、そのパターン配線において、各端子間を接続、或
は切断することによって２進数の各桁を０か１か選択す
ることによって分周数であるＮ値を設定し、そのＮ値に
基づいてＰＬＬ回路を制御する方法が知られている。
【０００３】
【発明が解決しようとする課題】パターン配線は、分周
数を二進数で設定した場合、接続部が８〜１２ピンと多
くなり、部品コストがかさみ、組み付けスペースも大き
くなる。而もパターン配線は、Ｎ値の数に相当する種類
があるため、組み立てラインで共通の組み立てをするこ
とが難かしく、一旦設定されたＮ値を変更する場合は、
ハンダ付けをやり直すなど、パターン配線を大幅に変更
しなくてはならないため、極めて煩雑であった。
数を二進数で設定した場合、接続部が８〜１２ピンと多
くなり、部品コストがかさみ、組み付けスペースも大き
くなる。而もパターン配線は、Ｎ値の数に相当する種類
があるため、組み立てラインで共通の組み立てをするこ
とが難かしく、一旦設定されたＮ値を変更する場合は、
ハンダ付けをやり直すなど、パターン配線を大幅に変更
しなくてはならないため、極めて煩雑であった。
【０００４】
【課題を解決するための手段】本発明は、分周数の設
定、変更を簡単に行なえる周波数変換装置であって、そ
の構成は、周波数は分周数に基づいて設定され、その分
周数は、入力される直流電圧に応じて予め設定された分
周数のデータを出力するプログラムが組み込まれたコン
ピュータで決定することにある。前記直流電圧は、周波
数変換装置の出力部に配置されたフィルタユニットに設
けられた直流電圧設定回路から供給されるようにでき
る。そして前記フィルタ部は、フィルタ回路とローカル
周波数除去用トラップとを含み、そのローカル周波数除
去用トラップには、そのローカル周波数除去用トラップ
の周波数に対して関連付けられた分圧回路を設けること
ができ、前記直流電圧は、その分圧回路の出力から供給
されることが望ましい。
定、変更を簡単に行なえる周波数変換装置であって、そ
の構成は、周波数は分周数に基づいて設定され、その分
周数は、入力される直流電圧に応じて予め設定された分
周数のデータを出力するプログラムが組み込まれたコン
ピュータで決定することにある。前記直流電圧は、周波
数変換装置の出力部に配置されたフィルタユニットに設
けられた直流電圧設定回路から供給されるようにでき
る。そして前記フィルタ部は、フィルタ回路とローカル
周波数除去用トラップとを含み、そのローカル周波数除
去用トラップには、そのローカル周波数除去用トラップ
の周波数に対して関連付けられた分圧回路を設けること
ができ、前記直流電圧は、その分圧回路の出力から供給
されることが望ましい。
【０００５】
【発明の実施の形態】本発明に係る周波数変換装置を、
図面に基づいて説明する。図１は、周波数変換装置の全
体を示したブロック図であり、図１のａにおいて、映像
信号及び音声信号は個々に映像変調器１と音声変調器２
とに入力され、夫々振幅変調、周波数変調されると共
に、発振器（ＯＳＣ）３から出力された搬送波を、前記
変調された各信号により周波数変換し、周波数変換され
た各信号が、ＩＦ増幅器４，５を経て合成される。尚、
振幅変調された映像信号は、フィルタ６で不要な周波数
帯域の信号が除去される。前記フィルタ６としてはバン
ドパスフィルタが好適に使用されるが、ここでのフィル
タは、後述するようにローカル周波数の除去を目的とし
ているので、ローパスフィルタを使用することもできる 合成された信号は、更に電圧制御発振器（ＶＣＯ）７か
ら出力された搬送波を周波数変換し、増幅器８及びフィ
ルタ９を介して高周波出力端子より出力される。前記電
圧制御発振器７の出力は、プリスケーラ１０により周分
されてＰＬＬ回路１１に入力され、そのＰＬＬ回路１１
において、コンピュータ（マイクロコンピュータ）１２
から出力された分周数に基づいて、発振周波数が制御、
安定化され、ローパスフィルタ１３で積分した後、電圧
制御発振器６にフィードバックされる。
図面に基づいて説明する。図１は、周波数変換装置の全
体を示したブロック図であり、図１のａにおいて、映像
信号及び音声信号は個々に映像変調器１と音声変調器２
とに入力され、夫々振幅変調、周波数変調されると共
に、発振器（ＯＳＣ）３から出力された搬送波を、前記
変調された各信号により周波数変換し、周波数変換され
た各信号が、ＩＦ増幅器４，５を経て合成される。尚、
振幅変調された映像信号は、フィルタ６で不要な周波数
帯域の信号が除去される。前記フィルタ６としてはバン
ドパスフィルタが好適に使用されるが、ここでのフィル
タは、後述するようにローカル周波数の除去を目的とし
ているので、ローパスフィルタを使用することもできる 合成された信号は、更に電圧制御発振器（ＶＣＯ）７か
ら出力された搬送波を周波数変換し、増幅器８及びフィ
ルタ９を介して高周波出力端子より出力される。前記電
圧制御発振器７の出力は、プリスケーラ１０により周分
されてＰＬＬ回路１１に入力され、そのＰＬＬ回路１１
において、コンピュータ（マイクロコンピュータ）１２
から出力された分周数に基づいて、発振周波数が制御、
安定化され、ローパスフィルタ１３で積分した後、電圧
制御発振器６にフィードバックされる。
【０００６】前記フィルタ９はフィルタ部Ｍとしてユニ
ット化され、周波数変換装置に対して着脱可能となって
おり、そのフィルタ部Ｍは、図１のａに示すように入出
力用のコネクタ１４，１５を装備すると共に、可変抵抗
器１６ａを備えた直流電圧設定回路としての分圧回路１
６を搭載しており、分圧回路１６からは、直流電圧が出
力されるようになっている。出力される直流電圧は、可
変抵抗器１６ａの操作によって調整可能で、その直流電
圧は、Ａ／Ｄ変換された後、前記コンピュータ１２に入
力される。
ット化され、周波数変換装置に対して着脱可能となって
おり、そのフィルタ部Ｍは、図１のａに示すように入出
力用のコネクタ１４，１５を装備すると共に、可変抵抗
器１６ａを備えた直流電圧設定回路としての分圧回路１
６を搭載しており、分圧回路１６からは、直流電圧が出
力されるようになっている。出力される直流電圧は、可
変抵抗器１６ａの操作によって調整可能で、その直流電
圧は、Ａ／Ｄ変換された後、前記コンピュータ１２に入
力される。
【０００７】コンピュータ１２はＰＬＬ回路１１に接続
されると共に、そのコンピュータ１２には、予め入力さ
れた直流電圧と分周数との変換プログラムが設定されて
おり、所望の分周数に対応した電圧となるように可変抵
抗器１６ａを操作すれば、コンピュータ１２から分周数
のデータがＰＬＬ回路１１に送られ、ＰＬＬ回路１１の
周波数が自動的に設定される。
されると共に、そのコンピュータ１２には、予め入力さ
れた直流電圧と分周数との変換プログラムが設定されて
おり、所望の分周数に対応した電圧となるように可変抵
抗器１６ａを操作すれば、コンピュータ１２から分周数
のデータがＰＬＬ回路１１に送られ、ＰＬＬ回路１１の
周波数が自動的に設定される。
【０００８】このように、コンピュータ１２に入力する
直流電圧を変化させるだけで、分周数を簡単に変更でき
るし、分周数を二進数で設定しても、接続部は３ピンの
みしか必要なく、小型化できる。又、フイルタ部が周波
数変換装置に対して着脱可能となっているので、可変抵
抗器をフィルタの帯域に合わせてプリセットしておけ
ば、フイルタ部を交換するだけで、周波数変換装置を所
定の周波数に調整できる。
直流電圧を変化させるだけで、分周数を簡単に変更でき
るし、分周数を二進数で設定しても、接続部は３ピンの
みしか必要なく、小型化できる。又、フイルタ部が周波
数変換装置に対して着脱可能となっているので、可変抵
抗器をフィルタの帯域に合わせてプリセットしておけ
ば、フイルタ部を交換するだけで、周波数変換装置を所
定の周波数に調整できる。
【０００９】前記実施例のフィルタは、前述した如く各
チャンネルの映像搬送波（ｆｖ）に対して５８．７５MH
z 高域側にずれて発生するローカル周波数を除去するこ
とを目的としているが、そのローカル周波数が完全に除
去しきれずに残っていると、ローカル周波数を帯域内周
波数とするチャンネルの画面にビート縞を発生させてし
まう虞れがあるため、フィルタ部にローカル周波数除去
用トラップ回路（以下単にトラップ回路という）を併設
する試みがある。前記実施例は直流電源をフィルタの分
圧回路から供給を受けているが、フイルタ部Ｍにローカ
ルを除去するトラップ回路を設け、そのトラップ回路に
分圧回路（直流電圧設定回路）を併設し、前記トラップ
回路の周波数に関連付けられた分圧回路から電圧供給を
受けるようにしたり、別個独立した電源回路を介して供
給することもできる。
チャンネルの映像搬送波（ｆｖ）に対して５８．７５MH
z 高域側にずれて発生するローカル周波数を除去するこ
とを目的としているが、そのローカル周波数が完全に除
去しきれずに残っていると、ローカル周波数を帯域内周
波数とするチャンネルの画面にビート縞を発生させてし
まう虞れがあるため、フィルタ部にローカル周波数除去
用トラップ回路（以下単にトラップ回路という）を併設
する試みがある。前記実施例は直流電源をフィルタの分
圧回路から供給を受けているが、フイルタ部Ｍにローカ
ルを除去するトラップ回路を設け、そのトラップ回路に
分圧回路（直流電圧設定回路）を併設し、前記トラップ
回路の周波数に関連付けられた分圧回路から電圧供給を
受けるようにしたり、別個独立した電源回路を介して供
給することもできる。
【００１０】前記フイルタ部Ｍに設けるトラップ回路１
７と分圧回路１６とは、図２に例示する回路により具体
化される。即ち、Ｃ1 は、トラップ回路１７をフィルタ
９とコネクタ１５とを結ぶラインに接続すると共に、共
振回路構成用としてのコンデンサ、Ｃ2 は直流カット用
のコンデンサ、ＣV 及びＬはトラップの並列共振回路を
構成するための電圧可変型コンデンサとコイルであり、
Ｒ及びＣは高周波阻止用の抵抗とコンデンサであって、
ここで可変抵抗器１６ａを、前記ＣV 及びＬとで構成さ
れる並列共振回路が、搬送波の周波数により発生するロ
ーカル周波数で共振するよう調整した場合、その共振周
波数に関連して分圧回路から出力される電圧に応じて、
ＰＬＬ回路の周波数が前記搬送波の周波数と一致する分
周数がコンピュータから出力されるように設定しておけ
ば、可変抵抗器を操作するだけで周波数変換装置とトラ
ップとにおける周波数の設定及び変更を同時に行なうこ
とができる。
７と分圧回路１６とは、図２に例示する回路により具体
化される。即ち、Ｃ1 は、トラップ回路１７をフィルタ
９とコネクタ１５とを結ぶラインに接続すると共に、共
振回路構成用としてのコンデンサ、Ｃ2 は直流カット用
のコンデンサ、ＣV 及びＬはトラップの並列共振回路を
構成するための電圧可変型コンデンサとコイルであり、
Ｒ及びＣは高周波阻止用の抵抗とコンデンサであって、
ここで可変抵抗器１６ａを、前記ＣV 及びＬとで構成さ
れる並列共振回路が、搬送波の周波数により発生するロ
ーカル周波数で共振するよう調整した場合、その共振周
波数に関連して分圧回路から出力される電圧に応じて、
ＰＬＬ回路の周波数が前記搬送波の周波数と一致する分
周数がコンピュータから出力されるように設定しておけ
ば、可変抵抗器を操作するだけで周波数変換装置とトラ
ップとにおける周波数の設定及び変更を同時に行なうこ
とができる。
【００１１】また、フィルタとしてローパスフィルタを
使用した場合は、図３に例示するように、そのローパス
フィルタの通過阻止周波数より低域で、最大５８．７５
MHzの範囲に含まれる複数チャンネルＡ，Ｂ，Ｃ相互間
の周波数変更に対し、フイルタの調整は不要となる。
尚、フィルタのみを交換可能としたり、可変式のフィル
タを採用し、コンピュータを周波数変換装置に一体的に
組み付けても差し支えなく、周波数変換装置の回路構成
も実施例に限定されるものではないし、可変式抵抗器
を、整数倍の切り換え式としたり、電子回路をもって安
定制御するなど、コンピュータへ入力する直流電圧設定
回路も、適宜変更できる。
使用した場合は、図３に例示するように、そのローパス
フィルタの通過阻止周波数より低域で、最大５８．７５
MHzの範囲に含まれる複数チャンネルＡ，Ｂ，Ｃ相互間
の周波数変更に対し、フイルタの調整は不要となる。
尚、フィルタのみを交換可能としたり、可変式のフィル
タを採用し、コンピュータを周波数変換装置に一体的に
組み付けても差し支えなく、周波数変換装置の回路構成
も実施例に限定されるものではないし、可変式抵抗器
を、整数倍の切り換え式としたり、電子回路をもって安
定制御するなど、コンピュータへ入力する直流電圧設定
回路も、適宜変更できる。
【００１２】このように本発明の周波数設定方法は、コ
ンピュータにより、そのコンピュータに入力された電圧
値に対応した分周数が選択決定され、その分周数に基づ
きＰＬＬ回路で周波数を設定するから、電圧の変更によ
り周波数を調整でき、簡単で而も確実である。
ンピュータにより、そのコンピュータに入力された電圧
値に対応した分周数が選択決定され、その分周数に基づ
きＰＬＬ回路で周波数を設定するから、電圧の変更によ
り周波数を調整でき、簡単で而も確実である。
【００１３】
【発明の効果】本発明によれば、印加する直流電圧の値
で分周数が決定されるから、分周数の設定や変更に対し
て容易に対応できる。特に前記直流電圧をフィルタ部か
ら供給すれば、フィルタの通過周波数帯域とＰＬＬ回路
の設定周波数とを関連付けることができ、特にフィルタ
部にトラップを設け、そのトラップに設けた分圧回路か
ら直流電圧が供給されるようにすれば、周波数を設定、
変更する上において合理的である。又、組み立て工程に
おいては、予め共通の直流電圧設定回路としての分圧回
路を組み付けるので、作業性も良くなる。
で分周数が決定されるから、分周数の設定や変更に対し
て容易に対応できる。特に前記直流電圧をフィルタ部か
ら供給すれば、フィルタの通過周波数帯域とＰＬＬ回路
の設定周波数とを関連付けることができ、特にフィルタ
部にトラップを設け、そのトラップに設けた分圧回路か
ら直流電圧が供給されるようにすれば、周波数を設定、
変更する上において合理的である。又、組み立て工程に
おいては、予め共通の直流電圧設定回路としての分圧回
路を組み付けるので、作業性も良くなる。
【図１】 本発明に係る周波数変換装置の全体を示した
ブロック図である。
ブロック図である。
【図２】 フィルタ部の変更例を示す説明図である。
【図３】 チャンネルＡ，Ｂ，Ｃに対して調整不要なロ
ーパスフィルタの実例を示す説明図である。
ーパスフィルタの実例を示す説明図である。
１・・映像変調器、２・・音声変調器、３・・発振器、
４，５・・ＩＦ増幅器、６・・フィルタ、７・・電圧制
御発振器、８・・増幅器、９・・フィルタ、１０・・プ
リスケーラ、１１・・ＰＬＬ回路、１２・・コンピュー
タ、１３・・ローパスフィルタ、１４，１５・・コネク
タ、１６・・分圧回路、１６ａ・・可変抵抗器、１７・
・トラップ回路、Ｍ・・フィルタ部。
４，５・・ＩＦ増幅器、６・・フィルタ、７・・電圧制
御発振器、８・・増幅器、９・・フィルタ、１０・・プ
リスケーラ、１１・・ＰＬＬ回路、１２・・コンピュー
タ、１３・・ローパスフィルタ、１４，１５・・コネク
タ、１６・・分圧回路、１６ａ・・可変抵抗器、１７・
・トラップ回路、Ｍ・・フィルタ部。
Claims (3)
- 【請求項１】 発振信号の周波数を基準発振信号の周波
数の整数倍に可変的に設定することにより所望の周波数
に制御するＰＬＬ回路を有した周波数変換装置におい
て、前記周波数は分周数に基づいて設定され、その分周
数は、入力される直流電圧に応じて予め設定された分周
数のデータを出力するプログラムが組み込まれたコンピ
ュータで決定される周波数変換装置。 - 【請求項２】 前記直流電圧が、周波数変換装置の出力
部に配置されたフィルタ部に設けられた直流電圧設定回
路から供給される請求項１に記載の周波数変換装置。 - 【請求項３】 前記フィルタ部が、フィルタ回路とロー
カル周波数除去用トラップとを含み、そのローカル周波
数除去用トラップには、そのローカル周波数除去用トラ
ップの周波数に対して関連付けられた分圧回路が設けら
れ、その分圧回路から前記直流電圧が供給される請求項
２に記載の周波数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21495495A JP3595038B2 (ja) | 1995-08-23 | 1995-08-23 | 周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21495495A JP3595038B2 (ja) | 1995-08-23 | 1995-08-23 | 周波数変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964776A true JPH0964776A (ja) | 1997-03-07 |
| JP3595038B2 JP3595038B2 (ja) | 2004-12-02 |
Family
ID=16664321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21495495A Expired - Fee Related JP3595038B2 (ja) | 1995-08-23 | 1995-08-23 | 周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3595038B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4980485B1 (ja) * | 2011-01-24 | 2012-07-18 | シャープ株式会社 | 半導体集積回路 |
| WO2012101840A1 (ja) * | 2011-01-24 | 2012-08-02 | シャープ株式会社 | 半導体集積回路 |
-
1995
- 1995-08-23 JP JP21495495A patent/JP3595038B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4980485B1 (ja) * | 2011-01-24 | 2012-07-18 | シャープ株式会社 | 半導体集積回路 |
| WO2012102083A1 (ja) * | 2011-01-24 | 2012-08-02 | シャープ株式会社 | 半導体集積回路 |
| WO2012101840A1 (ja) * | 2011-01-24 | 2012-08-02 | シャープ株式会社 | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3595038B2 (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825252A (en) | Synthesized oscillation circuit | |
| US5126699A (en) | Digitally compensated modulation system for frequency synthesizers | |
| CA2121390C (en) | Multiloop phase-locked loop circuit | |
| JP4208864B2 (ja) | チューナー用半導体装置及びダイバーシティ受信機 | |
| US6535719B1 (en) | FM transmitter | |
| JPH0964776A (ja) | 周波数変換装置 | |
| US8125255B2 (en) | PLL circuit | |
| JP3011040B2 (ja) | Ｐｌｌ方式高周波モジュール | |
| JPH05191304A (ja) | 送受信装置用シンセサイザ | |
| JP3055399B2 (ja) | 高周波信号処理ユニット | |
| US6625422B1 (en) | Signal generator | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JP3957311B2 (ja) | Ｆｍ送信機 | |
| JPH1041811A (ja) | Ｐｌｌ集積回路 | |
| JPH1155117A (ja) | Ｐｌｌ複合装置 | |
| JP3599948B2 (ja) | Ｒｆ変調器内蔵型ｔｖチューナ | |
| JP4002073B2 (ja) | Ｆｍ変調装置及びｆｍ変調装置の周波数制御方法 | |
| JP3441049B2 (ja) | 高周波モジュール | |
| JPH1041846A (ja) | 高周波信号処理ユニット | |
| KR19980015962A (ko) | 위상 동기 루프 회로 | |
| JP2811841B2 (ja) | Ｐｌｌを用いた変調器 | |
| KR940005210B1 (ko) | 주파수 호핑 래디오 송신회로 | |
| JP2006081229A (ja) | Ｆｍ送信機 | |
| JP2006081228A (ja) | Ｆｍ送信機 | |
| JP2009027745A (ja) | チューナー用半導体装置及びダイバーシティ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |