JPH096401A - Fault countermeasure system for semiconductor manufacturing device - Google Patents

Fault countermeasure system for semiconductor manufacturing device

Info

Publication number
JPH096401A
JPH096401A JP7176638A JP17663895A JPH096401A JP H096401 A JPH096401 A JP H096401A JP 7176638 A JP7176638 A JP 7176638A JP 17663895 A JP17663895 A JP 17663895A JP H096401 A JPH096401 A JP H096401A
Authority
JP
Japan
Prior art keywords
controller
system integrated
integrated control
active system
control controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7176638A
Other languages
Japanese (ja)
Inventor
Masanori Okuno
正則 奥野
Akira Maruyama
晃 丸山
Yukio Akita
幸男 秋田
Masatoshi Kiyoku
正敏 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP7176638A priority Critical patent/JPH096401A/en
Publication of JPH096401A publication Critical patent/JPH096401A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

PURPOSE: To provide a semiconductor manufacturing device with high reliability and high production efficiency by continuing substrate processing even when an integrated controller has a fault. CONSTITUTION: A standby system integrated controller GC-R is provided in addition to an active system controller GC operated usually, a message is exchanged between the total controllers GC, GC-R to exchange information or the like with respect to an operating schedule of each module and the state of the standby system integrated controller GC-R is kept the same as a control state of the active system integrated controller GC. When the active system integrated controller GC has a fault, the standby system integrated controller GC-R manages and controls sub-controllers PC1-PC8, CC1, CC2, TC1, TC2 in place of the active system integrated controller GC.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数のモジュールをそ
れぞれサブコントローラで制御して処理対象の基板に処
理を施す半導体製造装置に関し、特に、これらサブコン
トローラを統括して管理制御する統合制御コントローラ
に障害が発生した場合でも、基板処理を続行させる障害
対処システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus for controlling a plurality of modules by a sub-controller to process a substrate to be processed, and more particularly to an integrated control controller for integrally controlling and controlling these sub-controllers. The present invention relates to a failure coping system for continuing substrate processing even when a failure occurs in the board.

【0002】[0002]

【従来の技術】シリコンウエハ等といった処理対象の基
板に、エッチング、アッシング、成膜等といった加工を
施す半導体製造装置には、搬入や搬出する基板を清浄な
状態で収容処理するモジュール、基板を搬送処理するモ
ジュール、基板にエッチング等の所定のプロセス処理を
施すモジュールをゲートバルブを介して連接し、上記の
処理を自動的に連続して行うものが知られている。
2. Description of the Related Art In a semiconductor manufacturing apparatus for processing a substrate to be processed such as a silicon wafer, etc., such as etching, ashing, film formation, etc., a module for accommodating and carrying in a substrate to be carried in and out and a substrate to be carried are transferred. It is known that a module for processing and a module for performing a predetermined process processing such as etching on a substrate are connected through a gate valve to automatically and continuously perform the above processing.

【0003】図4には、このような半導体製造装置の一
例として枚葉式インテグレーテッド・クラスタ型半導体
製造装置の構成例を示してある。この半導体製造装置
は、2つのクラスタモジュールをドッキングモジュール
DMによって接続したものであり、一方のクラスタは、
4つのプロセスモジュールPM1〜PM4とウエハ搬入
用のカセットモジュールCM1とをトランスポートモジ
ュールTM1に接続して構成され、他方のクラスタは、
4つのプロセスモジュールPM5〜PM8とウエハ搬出
用のカセットモジュールCM2とをトランスポートモジ
ュールTM2に接続して構成されている。なお、トラン
スポートモジュールTM1及びTM2と各モジュールP
M1〜PM8、CM1、CM2、及び、DMの間にはそ
れぞれゲートバルブ(図示せず)が設けられており、各
モジュールは気密性を保持し得るように接続されてい
る。
FIG. 4 shows a configuration example of a single-wafer integrated cluster type semiconductor manufacturing apparatus as an example of such a semiconductor manufacturing apparatus. In this semiconductor manufacturing apparatus, two cluster modules are connected by a docking module DM, and one cluster is
The four process modules PM1 to PM4 and the wafer carrying cassette module CM1 are connected to the transport module TM1, and the other cluster is
It is configured by connecting four process modules PM5 to PM8 and a wafer unloading cassette module CM2 to a transport module TM2. The transport modules TM1 and TM2 and each module P
A gate valve (not shown) is provided between each of M1 to PM8, CM1, CM2, and DM, and each module is connected so as to maintain airtightness.

【0004】プロセスモジュールPM1〜PM8はそれ
ぞれ処理対象のウエハに所定のプロセス処理を施すモジ
ュールであり、この例では、一方のクラスタにおいて各
プロセスモジュールPM1〜PM4でウエハにプロセス
処理を順次施した後、このウエハをドッキングモジュー
ルDMを通して他方のクラスタに搬送し、各プロセスモ
ジュールPM5〜PM8で更にプロセス処理を順次施す
ようになっている。また、カセットモジュールCM1と
CM2は複数(例えば、10枚)のウエハを清浄な状態
で収容処理するモジュールであり、この例では、カセッ
トモジュールCM1は未処理のウエハを収容する搬入モ
ジュール(ロードモジュール)に設定され、カセットモ
ジュールCM2はプロセス処理されたウエハを収容する
搬出モジュール(アンロードモジュール)に設定されて
いる。
The process modules PM1 to PM8 are modules for performing a predetermined process on a wafer to be processed. In this example, the process modules PM1 to PM4 in one cluster sequentially perform a process on a wafer, This wafer is transferred to the other cluster through the docking module DM, and further processed by the process modules PM5 to PM8. Further, the cassette modules CM1 and CM2 are modules for accommodating and processing a plurality of (for example, 10) wafers in a clean state. In this example, the cassette module CM1 is a carry-in module (load module) for accommodating unprocessed wafers. And the cassette module CM2 is set as a carry-out module (unload module) for accommodating processed wafers.

【0005】また、トランスポートモジュールTM1及
びTM2はそれぞれウエハを搬送するためのロボットア
ームRを収容しており、一方のクラスタではトランスポ
ートモジュールTM1のロボットアームRが、カセット
モジュールCM1とプロセスモジュールPM1〜PM4
との間及びプロセスモジュールPM1〜PM4とドッキ
ングモジュールDMとの間でウエハを搬送処理し、他方
のクラスタではトランスポートモジュールTM2のロボ
ットアームRが、ドッキングモジュールDMとプロセス
モジュールPM5〜PM8との間及びプロセスモジュー
ルPM1〜PM4とカセットモジュールCM2との間で
ウエハを搬送処理する。なお、このウエハ搬送に際し
て、各モジュール間の通口を閉止しているゲートバルブ
が開閉操作される。
Further, the transport modules TM1 and TM2 each accommodate a robot arm R for transferring a wafer, and in one cluster, the robot arm R of the transport module TM1 includes the cassette module CM1 and the process modules PM1 to PM1. PM4
Between the process modules PM1 to PM4 and the docking module DM, and in the other cluster, the robot arm R of the transport module TM2 transfers between the docking module DM and the process modules PM5 to PM8. The wafer is transferred between the process modules PM1 to PM4 and the cassette module CM2. During the wafer transfer, the gate valve that closes the passage between the modules is opened and closed.

【0006】プロセスモジュールPM1〜PM8、カセ
ットモジュールCM1及びCM2、トランスポートモジ
ュールTM1及びTM2による動作は、それぞれのモジ
ュールに付設されたサブコントローラPC1〜PC8、
CC1、CC2、TC1、TC2によって直接的に制御
される。そして、図5に示すように、これらサブコント
ローラPC1〜PC8、CC1、CC2、TC1、TC
2は、LAN等のネットワークNを介して統合制御コン
トローラGCに接続されており、各コントローラPC1
〜PC8、CC1、CC2、TC1、TC2による各モ
ジュールPM1〜PM8、CM1、CM2、TM1、T
M2の制御を統合制御コントローラGCが統括して管理
制御する。
The operations by the process modules PM1 to PM8, the cassette modules CM1 and CM2, and the transport modules TM1 and TM2 are performed by the sub-controllers PC1 to PC8 attached to the respective modules.
It is directly controlled by CC1, CC2, TC1, TC2. Then, as shown in FIG. 5, these sub-controllers PC1 to PC8, CC1, CC2, TC1, TC
2 is connected to the integrated control controller GC via a network N such as a LAN, and each controller PC1
-PC8, CC1, CC2, TC1, TC2 modules PM1-PM8, CM1, CM2, TM1, T
The integrated controller GC integrally controls the control of M2.

【0007】統合制御コントローラGCにはシステム制
御に関する情報を保持するメモリM1が備えられてお
り、この制御情報に基づいて、統合制御コントローラG
Cが各サブコントローラを管理制御する。この制御情報
としては、各モジュールの動作スケジュールに関する情
報や現時点でのスケジュールの進捗情報、各モジュール
の温度や内圧といったプロセス条件に関する情報等があ
り、これら制御情報は時々刻々の変化を反映させてメモ
リM1に保持される。
The integrated control controller GC is provided with a memory M1 for holding information relating to system control, and based on this control information, the integrated control controller G
C manages and controls each sub-controller. This control information includes information about the operation schedule of each module, progress information on the current schedule, and information about process conditions such as the temperature and internal pressure of each module. It is held in M1.

【0008】[0008]

【発明が解決しようとする課題】ここで、上記した従来
の半導体製造においては、統合制御コントローラGCが
単一であるため、例えば情報処理エラーが発生する等し
て統合制御コントローラGCに障害が発生した場合に
は、装置全体の動作が中断してしまっていた。このた
め、復旧がなされるまでウエハの処理が行えず、生産工
程の大幅な遅延が生じてしまうという問題があった。
In the conventional semiconductor manufacturing described above, since the integrated controller GC is single, a failure occurs in the integrated controller GC due to, for example, an information processing error. If so, the operation of the entire device was interrupted. For this reason, there is a problem that the wafer cannot be processed until the restoration is performed, which causes a large delay in the production process.

【0009】本発明は上記従来の事情に鑑みなされたも
ので、統合制御コントローラに障害が生じた場合でも基
板(ウエハ)処理の続行を可能として、生産効率を向上
させる半導体製造装置の障害対処システムを提供するこ
とを目的とする。
The present invention has been made in view of the above-mentioned conventional circumstances, and a failure coping system for a semiconductor manufacturing apparatus capable of continuing substrate (wafer) processing even when a failure occurs in the integrated control controller and improving production efficiency. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体製造装置の障害対処システム
は、基板に処理を施す複数のモジュールと、各モジュー
ルをそれぞれ制御する複数のサブコントローラと、サブ
コントローラを統括して管理制御する統合制御コントロ
ーラと、を備えた半導体製造装置において、前記管理制
御を実行する現用系の統合制御コントローラの他に、現
用系統号制御コントローラと同一の機能を有した待機系
の統合制御コントローラを設け、現用系と待機系の統合
制御コントローラ間でメッセージ交換を行って、待機系
統合制御コントローラの状態を現用系統合制御コントロ
ーラの制御状態と同一に維持し、現用系統合制御コント
ローラに障害が生じた際には、これを検知して待機系統
合制御コントローラが現用系統号制御コントローラに代
わって前記サブコントローラを統括して管理制御するこ
とを特徴とする。
In order to achieve the above object, a failure coping system for a semiconductor manufacturing apparatus according to the present invention comprises a plurality of modules for processing substrates and a plurality of sub-controllers for controlling the respective modules. In a semiconductor manufacturing apparatus including an integrated control controller that integrally controls and controls the sub-controller, in addition to the integrated control controller of the active system that executes the management control, it has the same function as the active system controller. A standby system integrated control controller is installed, messages are exchanged between the active system and the standby system integrated controller, and the status of the standby system integrated controller is kept the same as that of the active system integrated controller. When a failure occurs in the system integrated control controller, this is detected and the standby system integrated control controller On behalf of the use system No. controller, wherein the managing collectively controls the sub-controller.

【0011】[0011]

【作用】本発明では、通常時に稼動する現用系の統合制
御コントローラの他に、障害発生時に現用系統合制御コ
ントローラに代わって稼動する待機系の統合制御コント
ローラを設け、現用系統合制御コントローラに障害が生
じた場合でも基板(ウエハ)処理を続行する。この待機
系統合制御コントローラによる代替制御を迅速且つ支障
無く行うため、現用系と待機系の統合制御コントローラ
間でメッセージ交換を行って、各モジュールの動作スケ
ジュールに関する情報や現時点でのスケジュールの進捗
情報等といった情報を交換し、待機系統合制御コントロ
ーラの状態を現用系統合制御コントローラの制御状態と
同一に維持する。そして、現用系統合制御コントローラ
に障害が生じた際には、メッセージ交換からこれを検知
して、待機系統合制御コントローラが現用系統号制御コ
ントローラに代わってサブコントローラを統括して管理
制御する。
According to the present invention, in addition to the integrated control controller for the active system that operates normally, a standby integrated controller that operates in place of the integrated controller for the active system is provided when a failure occurs, and the integrated controller for the active system fails. Even if occurs, the substrate (wafer) processing is continued. In order to perform the alternative control by this standby system integrated control controller quickly and without any hindrance, messages are exchanged between the active system and standby system integrated control controllers, and information about the operation schedule of each module and current schedule progress information, etc. Information is exchanged, and the state of the standby system integrated controller is maintained the same as the control state of the active system integrated controller. When a failure occurs in the active system integrated control controller, this is detected from the message exchange, and the standby system integrated control controller supervises and controls the sub-controllers in place of the active system number control controller.

【0012】[0012]

【実施例】本発明の一実施例に係る半導体製造装置の障
害対処システムを図面を参照して説明する。なお、本実
施例は図4に示した半導体製造装置に本発明を適用した
ものであり、既に説明した部分には同一符号を付して重
複する説明は省略する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A fault coping system for a semiconductor manufacturing apparatus according to an embodiment of the present invention will be described with reference to the drawings. The present embodiment is one in which the present invention is applied to the semiconductor manufacturing apparatus shown in FIG. 4, and the same reference numerals are given to the parts already described and the duplicated description will be omitted.

【0013】図1に示すように、本実施例に係る半導体
製造装置の制御系には、現用系の統合制御コントローラ
GCの他に、待機系の統合制御コントローラGC−Rが
設けられており、この待機系統合制御コントローラGC
−RはネットワークNを介して現用系統合制御コントロ
ーラGC及びサブコントローラPC1〜PC8、CC
1、CC2、TC1、TC2に接続されている。
As shown in FIG. 1, the control system of the semiconductor manufacturing apparatus according to the present embodiment is provided with a standby system integrated control controller GC-R in addition to the active system integrated control controller GC. This standby system integrated controller GC
-R is an active system integrated control controller GC and sub-controllers PC1 to PC8, CC via the network N
1, CC2, TC1, TC2.

【0014】待機系統合制御コントローラGC−Rは現
用系統合制御コントローラGCと同一の機能を有してお
り、待機系統合制御コントローラのメモリM2に保持さ
れたシステム制御に関する情報に基づいて、待機系統合
制御コントローラGC−Rも各サブコントローラを管理
制御することが可能となっている。なお、これら現用系
統合制御コントローラGCと待機系統合制御コントロー
ラGC−Rとは、CPU、RAM、ROM等といったハ
ードウエア資源から成る別個の情報処理装置として構成
する以外に、マルチプロセッサ構造として1つの情報処
理装置として構成することも可能である。
The standby system integrated control controller GC-R has the same function as the active system integrated control controller GC, and based on the information on the system control held in the memory M2 of the standby system integrated control controller, the standby system The integrated controller GC-R can also manage and control each sub-controller. The active system integrated control controller GC and the standby system integrated control controller GC-R are configured as separate information processing devices including hardware resources such as a CPU, a RAM, and a ROM. It can also be configured as an information processing device.

【0015】現用系統合制御コントローラGCと待機系
統合制御コントローラGC−Rとにはそれぞれ交換手段
K1、K2が備えられており、これら交換手段K1、K
2はそれぞれ制御情報に関するメッセージ送受信を行
う。すなわち、現用系統合制御コントローラGCと待機
系統合制御コントローラGC−Rとは、ネットワークN
を介して制御情報に関するメッセージを交換する機能を
有している。交換されるメッセージとしては、図2に示
すように、現用系統合制御コントローラGCから待機系
統合制御コントローラGC−Rへ送信される”制御情報
メッセージ”及び”動作確認応答メッセージ”、待機系
統合制御コントローラGC−Rから現用系統合制御コン
トローラGCへ送信される”動作確認メッセージ”があ
る。
The active system integrated control controller GC and the standby system integrated control controller GC-R are provided with exchanging means K1 and K2, respectively.
2 transmits and receives messages relating to control information. That is, the active system integrated controller GC and the standby system integrated controller GC-R are the network N.
It has a function of exchanging messages relating to control information via. As the messages to be exchanged, as shown in FIG. 2, "control information message" and "operation confirmation response message" transmitted from the active system integrated control controller GC to the standby system integrated control controller GC-R, standby system integrated control There is an "operation confirmation message" transmitted from the controller GC-R to the active system integrated control controller GC.

【0016】制御情報メッセージは現用系統合制御コン
トローラのメモリM1に保持されている情報を含んでお
り、このメッセージに基づいて、待機系統合制御コント
ローラGC−Rは現用系統合制御コントローラGCと同
一の制御状態に初期設定される。動作確認メッセージは
現用系統合制御コントローラGCの状態変化に関する情
報を要求するメッセージであり、システム稼働後は、タ
イマTで計測する一定時間間隔で、待機系統合制御コン
トローラGC−Rから現用系統合制御コントローラGC
へ常時送信される。
The control information message includes information held in the memory M1 of the active system integrated control controller. Based on this message, the standby system integrated control controller GC-R is the same as the active system integrated control controller GC. Initialized to control state. The operation confirmation message is a message requesting information regarding the status change of the active system integrated control controller GC. After the system is activated, the standby system integrated control controller GC-R operates at a fixed time interval measured by the timer T. Controller GC
Always sent to.

【0017】動作確認応答メッセージは現用系統合制御
コントローラGCが正常に稼動している場合には動作確
認メッセージに応答して送信されるメッセージであり、
現用系統合制御コントローラGCのスケジュール進捗状
況等の制御状態に変化がある場合には、動作確認応答メ
ッセージにはこの変化情報が含ませられる。ここで、待
機系統合制御コントローラGC−RにはメモリM2の内
容を書き換える更新手段Eが備えられており、この更新
手段Eは制御情報メッセージ及び動作確認応答メッセー
ジの内容に従ってメモリM2の内容を更新する。したが
って、上記のメッセージ交換によって両統合制御コント
ローラのメモリ内容は常に同一とされ、システム稼働後
は、待機系統合制御コントローラGC−Rの制御状態は
現用系統合制御コントローラGCの制御状態とは同一に
維持される。
The operation confirmation response message is a message transmitted in response to the operation confirmation message when the active system integrated control controller GC is operating normally,
When there is a change in the control status such as the schedule progress status of the active system integrated controller GC, the operation confirmation response message includes this change information. Here, the standby system integrated controller GC-R is provided with an updating means E for rewriting the contents of the memory M2, and this updating means E updates the contents of the memory M2 in accordance with the contents of the control information message and the operation confirmation response message. To do. Therefore, by the above message exchange, the memory contents of both integrated control controllers are always the same, and after the system operation, the control state of the standby system integrated control controller GC-R becomes the same as the control state of the active system integrated control controller GC. Maintained.

【0018】次に、本実施例のシステムの動作を図2及
び待機系統合制御コントローラGC−Rでの処理を示す
図3を参照して説明する。まず、システムが起動される
と、現用系統合制御コントローラGCはサブコントロー
ラPC1〜PC8、CC1、CC2、TC1、TC2の
統括制御を実際に実行するコントローラとして立ち上げ
られ、待機系統合制御コントローラGC−Rは正常時に
おけるシステム運用に影響を及ぼさないようにサブコン
トローラPC1〜PC8、CC1、CC2、TC1、T
C2に対するコマンド発行が禁止された待機状態で立ち
上げられる。
Next, the operation of the system of this embodiment will be described with reference to FIG. 2 and FIG. 3 showing the processing in the standby system integrated controller GC-R. First, when the system is started up, the active system integrated control controller GC is started up as a controller that actually executes the integrated control of the sub-controllers PC1 to PC8, CC1, CC2, TC1 and TC2, and the standby system integrated control controller GC- R is a sub-controller PC1 to PC8, CC1, CC2, TC1, T so as not to affect the system operation under normal conditions.
It is started up in a standby state where command issuance to C2 is prohibited.

【0019】そして、このように両統合制御コントロー
ラが起動されると、現用系統合制御コントローラGCか
ら待機系統合制御コントローラGC−Rへ”制御情報メ
ッセージ”が送信され、このメッセージに従ってメモリ
M2の内容が書き換えられて初期設定がなされ、待機系
統合制御コントローラGC−Rの状態が現用系統合制御
コントローラGCの初期状態と同一とされる(ステップ
S1)。そして、図2に示すように、両統合制御コント
ローラGC、GC−R間で”動作確認メッセージ”と”
動作確認応答メッセージ”との交換を行い、待機系統合
制御コントローラGC−Rにおいては、”動作確認メッ
セージ”を送信した後に所定の時間内で”動作確認応答
メッセージ”を受信するかをタイマTで監視する(ステ
ップS2)。
When both integrated controllers are activated in this way, a "control information message" is transmitted from the active integrated controller GC to the standby integrated controller GC-R, and the contents of the memory M2 are sent in accordance with this message. Is rewritten and initialization is performed, and the state of the standby system integrated control controller GC-R is made the same as the initial state of the active system integrated control controller GC (step S1). Then, as shown in FIG. 2, an "operation confirmation message" and "between both integrated controllers GC and GC-R" are displayed.
In the standby system integrated control controller GC-R, the timer T determines whether the "operation confirmation response message" is received within a predetermined time after transmitting the "operation confirmation message". It is monitored (step S2).

【0020】”動作確認応答メッセージ”を所定の時間
内で受信した場合には、待機系統合制御コントローラG
C−Rではこのメッセージの受信処理を行い(ステップ
S3)、このメッセージの内容に従ってメモリM2の内
容を書き換える(ステップS4)。 すなわち、待機系
統合制御コントローラGC−Rは、現用系統合制御コン
トローラGCの現時点での制御状態と同一の状態に維持
され、このような更新処理を常時繰り返して待機する。
When the "operation confirmation response message" is received within a predetermined time, the standby system integrated control controller G
The C-R performs the reception process of this message (step S3), and rewrites the contents of the memory M2 according to the contents of this message (step S4). That is, the standby system integrated control controller GC-R is maintained in the same control state as the current control state of the active system integrated control controller GC, and always repeats such update processing and stands by.

【0021】一方、”動作確認応答メッセージ”を所定
の時間内で受信し得ない場合(タイムアウト)には、こ
れによって、待機系統合制御コントローラGC−Rは、
現用系統合制御コントローラGCで何らかの障害が発生
したことを検知し、操作パネルからのユーザコマンドの
受け付け(ステップS5)や、サブコントローラPC1
〜PC8、CC1、CC2、TC1、TC2へのコマン
ド発行(ステップS6)を可能化し、現用系統合制御コ
ントローラGCに代わってこれらサブコントローラを統
括制御する(ステップS7)。したがって、現用系統合
制御コントローラGCで何らかの障害が発生した場合に
あっても、これを迅速に検知して、同一の制御状態に維
持されている待機系統合制御コントローラGC−Rが統
括制御を継続するため、半導体製造装置でのウエハ処理
が続行される。
On the other hand, when the "operation confirmation response message" cannot be received within a predetermined time (time-out), the standby system integrated control controller GC-R is thereby instructed.
Detecting that some failure has occurred in the active system integrated controller GC, accepting a user command from the operation panel (step S5), and the sub-controller PC1
The command issuance to the PC8, CC1, CC2, TC1, and TC2 (step S6) is enabled, and these sub-controllers are centrally controlled in place of the active system integrated controller GC (step S7). Therefore, even when some failure occurs in the active system integrated control controller GC, this is quickly detected and the standby system integrated control controller GC-R maintained in the same control state continues the integrated control. Therefore, the wafer processing in the semiconductor manufacturing apparatus is continued.

【0022】なお、上記の実施例では、メッセージ受信
のタイムアウトによって現用系統合制御コントローラG
Cで障害発生を検知したが、待機系統合制御コントロー
ラGC−Rが現用系統合制御コントローラGCを直接監
視して障害発生を検知するようにしてもよい。また、統
括制御を継続する際には、システム運用の混乱をより確
実に回避するために、待機系統合制御コントローラGC
−Rから制御禁止コマンドを現用系統合制御コントロー
ラGCへ発行して、現用系統合制御コントローラGCが
万が一でも稼動しないようにしてもよい。また、本発明
においては、待機系統合制御コントローラを1つ以上設
けてもよく、また、本発明はクラスタ型以外の半導体製
造装置にも適用することも可能である。
In the above embodiment, the active system integrated control controller G is set due to the timeout of message reception.
Although the failure occurrence is detected by C, the standby system integrated control controller GC-R may detect the failure occurrence by directly monitoring the active system integrated control controller GC. In order to more surely avoid system operation confusion when continuing centralized control, the standby system integrated control controller GC
The control prohibition command may be issued from -R to the active system integrated control controller GC so that the active system integrated control controller GC may not operate even if it should happen. Further, in the present invention, one or more standby system integrated controllers may be provided, and the present invention can be applied to a semiconductor manufacturing apparatus other than the cluster type.

【0023】[0023]

【発明の効果】以上説明したように、本発明に係る障害
対処システムによれば、現用系の統合制御コントローラ
の他に待機系の統合制御コントローラを設け、現用系統
合制御コントローラに障害が生じた場合には待機系統合
制御コントローラが制御を継続するようにしたため、装
置全体の処理を中止させることなく基板処理の続行が行
え、高い信頼性をもって生産効率の優れた半導体製造装
置を実現することができる。
As described above, according to the failure coping system of the present invention, a standby system integrated controller is provided in addition to the active system integrated controller, and a failure occurs in the active system integrated controller. In this case, since the standby system integrated controller continues the control, the substrate processing can be continued without stopping the processing of the entire apparatus, and it is possible to realize a semiconductor manufacturing apparatus with high reliability and excellent production efficiency. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る制御系を示す構成図で
ある。
FIG. 1 is a configuration diagram showing a control system according to an embodiment of the present invention.

【図2】本発明の一実施例に係るメッセージ交換を示す
説明図である。
FIG. 2 is an explanatory diagram showing message exchange according to an embodiment of the present invention.

【図3】半導体製造装置の障害発生時における対処処理
のフローチャートである。
FIG. 3 is a flowchart of a coping process when a failure occurs in a semiconductor manufacturing apparatus.

【図4】本発明の一実施例に係る半導体製造装置の構成
を示す平面図である。
FIG. 4 is a plan view showing a configuration of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【図5】従来の制御系を示す構成図である。FIG. 5 is a configuration diagram showing a conventional control system.

【符号の説明】[Explanation of symbols]

PM1、PM2、PM3、PM4 プロセスモジュー
ル、 CM1、CM2 カセットモジュール、 TM1、TM2 トランスポートモジュール、 GC 現用系統合制御コントローラ、 GC−R 待機系統合制御コントローラ、 PC1、PC2、PC3、PC4 プロセスモジュール
コントローラ、 CC1、CC2 カセットモジュールコントローラ、 TC1、TC2 トランスポートモジュールコントロー
ラ、
PM1, PM2, PM3, PM4 process module, CM1, CM2 cassette module, TM1, TM2 transport module, GC active system integrated control controller, GC-R standby system integrated control controller, PC1, PC2, PC3, PC4 process module controller, CC1, CC2 cassette module controller, TC1, TC2 transport module controller,

───────────────────────────────────────────────────── フロントページの続き (72)発明者 曲 正敏 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masatoshi Kama 3-14-20 Higashi-Nakano, Nakano-ku, Tokyo Inside Kokusai Electric Inc.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 基板に処理を施す複数のモジュールと、
各モジュールをそれぞれ制御する複数のサブコントロー
ラと、サブコントローラを統括して管理制御する統合制
御コントローラと、を備えた半導体製造装置において、 前記管理制御を実行する現用系の統合制御コントローラ
の他に、現用系統号制御コントローラと同一の機能を有
した待機系の統合制御コントローラを設け、 現用系と待機系の統合制御コントローラ間でメッセージ
交換を行って、待機系統合制御コントローラの状態を現
用系統合制御コントローラの制御状態と同一に維持し、
現用系統合制御コントローラに障害が生じた際には、こ
れを検知して待機系統合制御コントローラが現用系統号
制御コントローラに代わって前記サブコントローラを統
括して管理制御することを特徴とする半導体製造装置の
障害対処システム。
1. A plurality of modules for processing a substrate,
In a semiconductor manufacturing apparatus provided with a plurality of sub-controllers that respectively control each module, and an integrated control controller that collectively controls the sub-controllers, in addition to an active-system integrated control controller that executes the management control, The standby system integrated control controller that has the same function as the active system control controller is provided, and messages are exchanged between the active system and standby system integrated controllers, and the status of the standby system integrated controller is changed to the active system integrated control. Maintain the same control state of the controller,
When a failure occurs in the active system integrated control controller, the standby system integrated control controller detects this and controls the sub controller instead of the active system system control controller, thereby controlling the semiconductor manufacturing. Equipment fault handling system.
JP7176638A 1995-06-20 1995-06-20 Fault countermeasure system for semiconductor manufacturing device Pending JPH096401A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7176638A JPH096401A (en) 1995-06-20 1995-06-20 Fault countermeasure system for semiconductor manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7176638A JPH096401A (en) 1995-06-20 1995-06-20 Fault countermeasure system for semiconductor manufacturing device

Publications (1)

Publication Number Publication Date
JPH096401A true JPH096401A (en) 1997-01-10

Family

ID=16017088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7176638A Pending JPH096401A (en) 1995-06-20 1995-06-20 Fault countermeasure system for semiconductor manufacturing device

Country Status (1)

Country Link
JP (1) JPH096401A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200043707A (en) * 2018-10-18 2020-04-28 세메스 주식회사 Substrate treatment apparatus, control method therefor and storage medium
JP2020524403A (en) * 2017-06-15 2020-08-13 バーサム マテリアルズ ユーエス,リミティド ライアビリティ カンパニー Gas supply device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020524403A (en) * 2017-06-15 2020-08-13 バーサム マテリアルズ ユーエス,リミティド ライアビリティ カンパニー Gas supply device
KR20200043707A (en) * 2018-10-18 2020-04-28 세메스 주식회사 Substrate treatment apparatus, control method therefor and storage medium

Similar Documents

Publication Publication Date Title
JP6686062B2 (en) Access allocation system and operating method for semiconductor manufacturing equipment
JP4577886B2 (en) Substrate transport processing apparatus, fault countermeasure method in substrate transport processing apparatus, and fault countermeasure program in substrate transport processing apparatus
JPH0950948A (en) System coping with failure of semiconductor manufacturing apparatus
JPWO2008075404A1 (en) Semiconductor manufacturing system
CN105575853A (en) Substrate-processing system and method of aging a substrate-processing apparatus
CN101615025B (en) Maintenance control method and system used for semiconductor processing equipment
JPH096401A (en) Fault countermeasure system for semiconductor manufacturing device
US9818629B2 (en) Substrate processing apparatus and non-transitory computer-readable recording medium
JP4664868B2 (en) Troubleshooting system for semiconductor manufacturing equipment
JP2004087839A (en) Maintenance system, substrate processor and remote controller
GB2355092A (en) Server monitoring in a semiconductor factory automation system
JPH10256342A (en) Transfer control method
JP2000235942A (en) In-line equipment system and method for controlling the same
JP2008098670A (en) System for handling failure of semiconductor manufacturing equipment
JP5280638B2 (en) Substrate processing system and data transfer method
JP2004047837A (en) Method for adding program for board processing device and board processing system
US20220206467A1 (en) Controlling apparatus for controlling operation of substrate processing apparatus
JP3926070B2 (en) Semiconductor manufacturing equipment
JPH1116797A (en) Control system
KR20240096132A (en) Valve control system and substrate processing apparatus
JPH10247679A (en) Semiconductor treating device
JP2001338854A (en) Semiconductor manufacturing apparatus, console part therefor, semiconductor manufacturing system and device manufacturing method
JPH04157896A (en) Multi-ring bus system for exchange
KR20060064095A (en) System for managing semiconductor manufacturing equipment
JPS6376009A (en) Operation control system for computer system