JP4664868B2 - Troubleshooting system for semiconductor manufacturing equipment - Google Patents

Troubleshooting system for semiconductor manufacturing equipment Download PDF

Info

Publication number
JP4664868B2
JP4664868B2 JP2006164588A JP2006164588A JP4664868B2 JP 4664868 B2 JP4664868 B2 JP 4664868B2 JP 2006164588 A JP2006164588 A JP 2006164588A JP 2006164588 A JP2006164588 A JP 2006164588A JP 4664868 B2 JP4664868 B2 JP 4664868B2
Authority
JP
Japan
Prior art keywords
substrate
module
processed
process system
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006164588A
Other languages
Japanese (ja)
Other versions
JP2006339662A (en
Inventor
正則 奥野
晃 丸山
幸男 秋田
正敏 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006164588A priority Critical patent/JP4664868B2/en
Publication of JP2006339662A publication Critical patent/JP2006339662A/en
Application granted granted Critical
Publication of JP4664868B2 publication Critical patent/JP4664868B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、複数のプロセスモジュールによって複数のプロセス系を構成し、処理対象の基板を各プロセス系で分散処理する半導体製造装置に関し、特に、いずれかのプロセス系に障害が発生した場合に統合制御コントローラにより残余のプロセス系で基板処理を続行させる障害対処システムに関する。   The present invention relates to a semiconductor manufacturing apparatus in which a plurality of process systems are configured by a plurality of process modules, and a substrate to be processed is distributedly processed in each process system, and in particular, integrated control when a failure occurs in any of the process systems The present invention relates to a failure handling system in which substrate processing is continued in a remaining process system by a controller.

シリコンウエハ等といった処理対象の基板に、エッチング、アッシング、成膜等といったプロセス処理を施す半導体製造装置には、基板を搬入や搬出のために収容するモジュール、基板を搬送するモジュール、基板に所定の処理を施すモジュールをゲートバルブを介して連接し、上記の処理並びに基板の搬送を自動的に連続して行うものが知られている。   A semiconductor manufacturing apparatus that performs processing such as etching, ashing, and film formation on a substrate to be processed such as a silicon wafer, a module that accommodates the substrate for carrying in and out, a module that carries the substrate, A module is known in which modules for processing are connected via a gate valve, and the above processing and substrate transfer are automatically and continuously performed.

図1には、このような半導体製造装置の一例として枚葉式クラスタ型半導体製造装置の構成例を示してある。
この半導体製造装置は、4つのプロセスモジュールPM1〜PM4と、2つのカセットモジュールCM1及びCM2と、トランスポートモジュールTMと、を備えており、トランスポートモジュールTMにプロセスモジュールPM1〜PM4及びカセットモジュールCM1、CM2をそれぞれゲートバルブ(図示せず)を介して気密に接続して構成されている。
FIG. 1 shows a configuration example of a single wafer cluster type semiconductor manufacturing apparatus as an example of such a semiconductor manufacturing apparatus.
The semiconductor manufacturing apparatus includes four process modules PM1 to PM4, two cassette modules CM1 and CM2, and a transport module TM. The transport module TM includes process modules PM1 to PM4 and a cassette module CM1, Each CM 2 is configured to be hermetically connected via a gate valve (not shown).

プロセスモジュールPM1〜PM4はそれぞれ処理対象のウエハに所定の処理を施すモジュールであり、この例では、これらプロセスモジュールPM1〜PM4を2つの系に分割してウエハを分散処理している。
すなわち、プロセスモジュールPM1とPM4と、そして、プロセスモジュールPM2とPM3とは同一のウエハ処理を実行し、プロセスモジュールPM1とPM2とから成るプロセス系と、プロセスモジュールPM4とPM3とから成るプロセス系とによって、ウエハに一連の処理を施すようになっている。
Each of the process modules PM1 to PM4 is a module that performs a predetermined process on the wafer to be processed. In this example, the process modules PM1 to PM4 are divided into two systems to distribute the wafers.
That is, the process modules PM1 and PM4 and the process modules PM2 and PM3 execute the same wafer processing, and a process system including the process modules PM1 and PM2 and a process system including the process modules PM4 and PM3 are used. A series of processes are performed on the wafer.

また、カセットモジュールCM1とCM2は複数(例えば、10枚)のウエハを収容するモジュールであり、この例では、カセットモジュールCM1は未処理のウエハを収容する搬入モジュール(ロードモジュール)に設定され、カセットモジュールCM2はプロセス系で処理されたウエハを収容する搬出モジュール(アンロードモジュール)に設定されている。
また、トランスポートモジュールTMはウエハを搬送するためのロボットアームRを収容しており、カセットモジュールCM1とプロセスモジュールPM1及びPM4の間、プロセスモジュールPM1とPM2並びにPM4とPM3との間、及び、プロセスモジュールPM2及びPM3とカセットモジュールCM2との間でウエハを搬送する。なお、このウエハ搬送に際して、各モジュール間の通口を閉止しているゲートバルブが開閉操作される。
The cassette modules CM1 and CM2 are modules for storing a plurality of (for example, 10) wafers. In this example, the cassette module CM1 is set as a loading module (load module) for storing unprocessed wafers. The module CM2 is set as a carry-out module (unload module) that accommodates a wafer processed in the process system.
Further, the transport module TM accommodates a robot arm R for carrying a wafer, between the cassette module CM1 and the process modules PM1 and PM4, between the process modules PM1 and PM2, and between PM4 and PM3, and in the process. Wafers are transferred between the modules PM2 and PM3 and the cassette module CM2. During the wafer transfer, the gate valve that closes the opening between the modules is opened and closed.

プロセスモジュールPM1〜PM4、カセットモジュールCM1及びCM2、トランスポートモジュールTMによる動作は、それぞれのモジュールに付設されたコントローラPC1〜PC4、CC1、CC2、TCによって直接的に制御される。そして、図2に示すように、これらコントローラPC1〜PC4、CC1、CC2、TCは、LAN等のネットワークNを介して統合制御コントローラGCに接続されており、各コントローラPC1〜PC4、CC1、CC2、TCによる各モジュールPM1〜PM4、CM1、CM2、TMの制御を統合制御コントローラGCが統括して制御する。   The operations by the process modules PM1 to PM4, the cassette modules CM1 and CM2, and the transport module TM are directly controlled by the controllers PC1 to PC4, CC1, CC2, and TC attached to the respective modules. As shown in FIG. 2, these controllers PC1 to PC4, CC1, CC2, and TC are connected to the integrated control controller GC via a network N such as a LAN, and the controllers PC1 to PC4, CC1, CC2, The integrated control controller GC controls the modules PM1 to PM4, CM1, CM2, and TM by the TC.

統合制御コントローラGCには図3に示すような内容のウエハ搬送テーブルTが設けられており、統合制御コントローラGCがテーブルTの内容に従って制御を行うことにより、ウエハが2つのプロセス系PM1及びPM2とPM4及びPM3へ分散して搬送され、それぞれの系でプロセス処理が実施される。
図3に示す例では、カセットモジュールCM1に収容されているウエハを奇数枚目と偶数枚目とに分けて、奇数枚目のウエハは各モジュールCM1、PM1、PM2、CM2から成る経路で、偶数枚目のウエハは各モジュールCM1、PM4、PM3、CM2から成る経路で分散して処理する。
The integrated control controller GC is provided with a wafer transfer table T having the contents as shown in FIG. 3, and the integrated control controller GC performs control in accordance with the contents of the table T, so that the wafer has two process systems PM1 and PM2. It is distributed and conveyed to PM4 and PM3, and process processing is performed in each system.
In the example shown in FIG. 3, the wafers accommodated in the cassette module CM1 are divided into odd-numbered and even-numbered wafers, and the odd-numbered wafers are paths composed of the modules CM1, PM1, PM2, and CM2. The first wafer is distributed and processed through a path including the modules CM1, PM4, PM3, and CM2.

すなわち、図4に示すように、1枚目のウエハはカセットモジュールCM1からプロセスモジュールPM1へ搬送されて処理がなされ、更にプロセスモジュールPM2へ搬送されて処理がなされた後に、カセットモジュールCM2へ搬送される。また、2枚目のウエハは、1台のロボットアームRで搬送処理を行うために1枚目と若干の待ち時間をもって、カセットモジュールCM1からプロセスモジュールPM4へ搬送されて処理がなされ、更にプロセスモジュールPM3へ搬送されて処理がなされた後に、カセットモジュールCM2へ搬送される。
なお、3枚目及び4枚目以降のウエハについては、先のウエハについての処理が終了した後に同様に処理される。
That is, as shown in FIG. 4, the first wafer is transferred from the cassette module CM1 to the process module PM1 for processing, further transferred to the process module PM2, processed, and then transferred to the cassette module CM2. The Further, the second wafer is transferred from the cassette module CM1 to the process module PM4 with a slight waiting time for the transfer processing by one robot arm R, and further processed. After being transported to PM3 and processed, it is transported to cassette module CM2.
The third and fourth and subsequent wafers are processed in the same manner after the processing for the previous wafer is completed.

ここで、半導体製造においては、例えば、外因によってプロセスモジュールでのプロセス条件が変動する、各モジュールのコントローラで処理エラーが発生する等といった、種々な障害が発生する場合がある。
このような障害に発生に対して、上記した従来の半導体製造装置にあっては、障害箇所が一部のプロセス系であっても、統合制御コントローラが全ての処理動作を中断させていた。したがって、未処理のウエハが僅かであるような場合でも、これらウエハの処理が続行されないため、結果として、ウエハ処理が大幅に遅延してしまう事態が生じていた。
Here, in semiconductor manufacturing, for example, various faults may occur such as process conditions in the process module fluctuate due to external factors, processing errors occur in the controller of each module, and the like.
In response to the occurrence of such a failure, in the conventional semiconductor manufacturing apparatus described above, even if the failure location is a part of the process system, the integrated control controller interrupts all processing operations. Therefore, even when there are few unprocessed wafers, the processing of these wafers is not continued, resulting in a situation where the wafer processing is significantly delayed.

本発明は上記従来の事情に鑑みなされたもので、一部のプロセス系で障害が生じた場合には、残余の正常なプロセス系で基板(ウエハ)処理を続行し、総じて生産効率を向上させる半導体製造装置の障害対処システムを提供することを目的とする。   The present invention has been made in view of the above-described conventional circumstances. When a failure occurs in a part of the process system, the substrate (wafer) processing is continued in the remaining normal process system to improve the production efficiency as a whole. An object of the present invention is to provide a failure handling system for a semiconductor manufacturing apparatus.

上記目的を達成するため、本発明に係る半導体製造装置の障害対処システムは、処理対象の基板を複数枚収容する搬入モジュールと、前記基板に所定の処理を施すプロセスモジュールと、処理がなされた基板を収容する搬出モジュールとを、基板を各モジュール間で搬送するトランスポートモジュールを介して連接した半導体製造装置において、前記プロセスモジュールを複数設けるとともに、トランスポートモジュールで搬入モジュールからの基板を各プロセスモジュールに分散させて搬送し、各複数のプロセス系で基板を分散処理させ、各モジュールを統括して制御する統合制御コントローラが、いずれかのプロセス系で発生した障害を検知し、各モジュールを制御して当該障害の発生した系を除く残余のプロセス系で基板処理を続行させることを特徴とする。   In order to achieve the above object, a failure handling system for a semiconductor manufacturing apparatus according to the present invention includes a carry-in module that accommodates a plurality of substrates to be processed, a process module that performs a predetermined process on the substrate, and a substrate that has been processed In a semiconductor manufacturing apparatus in which a carry-out module that accommodates a substrate is connected via a transport module that conveys a substrate between the modules, a plurality of the process modules are provided, and a substrate from the carry-in module is connected to each process module by the transport module. The integrated control controller that distributes and distributes the substrates, distributes the substrate in multiple process systems, and controls each module in an integrated manner, detects a failure that occurred in one of the process systems, and controls each module. Continue processing the substrate in the remaining process system, excluding the faulty system. And wherein the Rukoto.

本発明では、基板を複数のプロセス系で分散して処理している状態において、いずれかのプロセス系で障害が発生すると、統合制御コントローラがこの障害の発生を検知する。そして、統合制御コントローラが障害が発生したプロセス系で処理する予定の基板を残余の正常なプロセス系へ振り替え、これら基板の処理を続行させる。
したがって、障害が発生したプロセス系の分、処理が遅延するものの、基板処理を続行することで、全ての処理を中断する場合に比べて総じて生産効率を高めることができる。
In the present invention, when a failure occurs in any one of the process systems in a state where the substrate is distributed and processed in a plurality of process systems, the integrated control controller detects the occurrence of the failure. Then, the integrated controller transfers the substrate scheduled to be processed in the process system in which the failure has occurred to the remaining normal process system, and continues processing of these substrates.
Therefore, although the processing is delayed by the amount of the process system in which the failure has occurred, by continuing the substrate processing, it is possible to improve the production efficiency as a whole compared to the case where all the processing is interrupted.

以上説明したように、本発明に係る障害対処システムによれば、基板を複数のプロセス系で分散して処理する半導体製造装置において、いずれかのプロセス系で障害が発生した場合に、統合制御コントローラが障害が発生したプロセス系で処理する予定の基板を残余の正常なプロセス系へ振り替えて処理を続行させるようにしたため、最小限の遅延によって、処理予定の基板の所定の処理を施すことができ、従来に比して半導体製造の効率を高めることができる。   As described above, according to the failure handling system according to the present invention, in a semiconductor manufacturing apparatus that processes a substrate in a distributed manner in a plurality of process systems, when a failure occurs in any of the process systems, the integrated control controller Since the processing is continued by transferring the substrate scheduled to be processed in the process system in which the failure occurred to the remaining normal process system, it is possible to perform the predetermined processing of the substrate scheduled for processing with a minimum delay. Therefore, the efficiency of semiconductor manufacturing can be increased as compared with the conventional case.

本発明の一実施例に係る半導体製造装置の障害対処システムを図面を参照して説明する。なお、本実施例は図1及び図2に示した半導体製造装置に本発明を適用したものであり、既に説明した部分には同一符号を付して重複する説明は省略する。
プロセスモジュールPM1とPM2とから成るプロセス系と、プロセスモジュールPM4とPM3とから成るプロセス系とのいずれにも障害がなく正常に稼働している状態では、本実施例においても、統合制御コントローラGCが図3に示したテーブル内容に従って各コントローラPC1〜PC4、CC1、CC2、TCを統括して制御し、図4に示したようにウエハを奇数枚目と偶数枚目に分けてそれぞれのプロセス系で分散処理させる。
A semiconductor manufacturing apparatus failure handling system according to an embodiment of the present invention will be described with reference to the drawings. In this embodiment, the present invention is applied to the semiconductor manufacturing apparatus shown in FIG. 1 and FIG. 2, and the same reference numerals are given to the parts already described, and redundant description is omitted.
In a state where both the process system composed of the process modules PM1 and PM2 and the process system composed of the process modules PM4 and PM3 are operating normally without any failure, the integrated control controller GC is also used in this embodiment. In accordance with the contents of the table shown in FIG. 3, the controllers PC1 to PC4, CC1, CC2, and TC are controlled in an integrated manner. As shown in FIG. Distributed processing.

本実施例の統合制御コントローラGCは、各プロセスモジュールコントローラPC1〜PC4からのエラー信号を受けて、各プロセスモジュールコントローラPC1〜PC4及び各プロセスモジュールPC1〜PC4での障害発生を検知する手段を有しており、システム稼働中はこの障害発生検知を常時行っている。
また、本実施例の統合制御コントローラGCは、ウエハ搬送テーブルTの内容を書き換える手段を有しており、障害発生を検知したときには、この書換手段によってテーブルTの内容を書き換え、障害が発生したプロセス系で処理する予定のウエハを残余の正常なプロセス系へ振り替えて処理を続行する縮退運用を実施する。なお、本実施例では、統合制御コントローラGCの操作パネルを操作して、作業者が縮退運用を実施するか否かを選択指示することができ、当該指示がなされている場合にのみ、統合制御コントローラGCが縮退運用を実施する。
The integrated control controller GC of this embodiment has means for detecting an error in each of the process module controllers PC1 to PC4 and each of the process modules PC1 to PC4 upon receiving an error signal from each of the process module controllers PC1 to PC4. This failure detection is always performed during system operation.
Further, the integrated controller GC of this embodiment has means for rewriting the contents of the wafer transfer table T. When the occurrence of a failure is detected, the contents of the table T are rewritten by this rewriting means, and the process in which the failure has occurred. A degenerate operation is performed in which a wafer to be processed in the system is transferred to the remaining normal process system and the processing is continued. In the present embodiment, the operator can select whether or not to perform the reduced operation by operating the operation panel of the integrated control controller GC, and only when the instruction is given, the integrated control The controller GC performs the degenerate operation.

次に、各プロセス系を成すプロセスモジュールコントローラPC1〜PC4及びプロセスモジュールPC1〜PC4で障害が発生した場合における、本実施例のシステムの動作を図5〜図7を参照して説明する。
まず、システムが起動されると統合制御コントローラGCが各プロセスモジュールコントローラPC1〜PC4からのエラー信号の監視を開始し(ステップSS1)、プロセスモジュールコントローラPC1〜PC4或いはプロセスモジュールPC1〜PC4のいずれかで障害が発生して、統合制御コントローラGCが当該障害に係るプロセスモジュールコントローラPC1〜PC4からのエラー信号を受信すると、縮退運用を実施する指示がなされていか否かを判断する(ステップS2)。
Next, the operation of the system of the present embodiment when a failure occurs in the process module controllers PC1 to PC4 and the process modules PC1 to PC4 constituting each process system will be described with reference to FIGS.
First, when the system is started, the integrated controller GC starts monitoring error signals from the process module controllers PC1 to PC4 (step SS1), and either the process module controller PC1 to PC4 or the process modules PC1 to PC4 When a failure occurs and the integrated control controller GC receives an error signal from the process module controllers PC1 to PC4 related to the failure, it is determined whether or not an instruction to perform the degenerate operation is given (step S2).

この結果、縮退運用の実施が指示されていない場合には、従来と同様に全てのプロセス系の処理を中断させる(ステップS3)。なお、本実施例では、統合制御コントローラGCの操作パネルを操作して、縮退運用をすることなく、正常なプロセス系のみをそのまま稼動させるように選択指示することもでき、この指示がなされている場合には、正常なプロセス系は図3に示した内容のままのテーブエルTに従って自己が処理すべきウエハのみの処理を続行する(ステップS3)。
一方、上記の判断の結果、縮退運用実施の指示がなされている場合には、エラー信号及び図3のテーブル内容に基づいて、障害が発生したプロセス系が奇数枚目のウエハを処理する系であるかを統合制御コントローラGCが判断する(ステップS4)。
As a result, when the execution of the degenerate operation is not instructed, the processing of all process systems is interrupted as in the conventional case (step S3). In this embodiment, the operation panel of the integrated control controller GC can be operated to select and instruct only the normal process system to operate as it is without performing the degenerate operation. This instruction is given. In this case, the normal process system continues to process only the wafer to be processed according to the table T shown in FIG. 3 (step S3).
On the other hand, as a result of the above determination, if the instruction to perform the degenerate operation is given, the process system in which the failure has occurred processes the odd number of wafers based on the error signal and the table contents of FIG. The integrated controller GC determines whether there is any (step S4).

この結果、奇数枚目のウエハを処理する系(すなわち、PM1及びPM2の系)で障害が発生している場合にはウエハ搬送テーブルTの奇数枚目のウエハに関するスケジュールを書き換える一方(ステップS5)、偶数枚目のウエハを処理する系(すなわち、PM4及びPM3の系)で障害が発生している場合にはウエハ搬送テーブルTの偶数枚目のウエハに関するスケジュールを書き換える(ステップS6)。   As a result, when a failure occurs in the system that processes odd-numbered wafers (that is, the system of PM1 and PM2), the schedule related to the odd-numbered wafers in the wafer transfer table T is rewritten (step S5). If a failure has occurred in the system that processes even-numbered wafers (that is, the PM4 and PM3 systems), the schedule for the even-numbered wafers in the wafer transfer table T is rewritten (step S6).

この書き換え処理は統合制御コントローラGCの書換手段でなされ、例えば、図3中及び図5図中に×印で示すように、1枚目(奇数枚目)のウエハのプロセス処理中に障害が発生した場合には、図6に*印で示すように、ウエハ搬送テーブルTの当該ウエハ以降の奇数枚目に係るスケジュールが書き換えられる。すなわち、3枚目、5枚目、7枚目、9枚目のウエハは、正常な処理においてはプロセスモジュールPM1及びPM2から成るプロセス系で処理されるようにスケジュールされているが(図3参照)、このプロセス系に障害が発生したことにより、プロセスモジュールPM4及びPM3から成る正常なプロセス系で処理されるように書き換えられる。   This rewriting process is performed by the rewriting means of the integrated controller GC. For example, as indicated by a cross in FIG. 3 and FIG. 5, a failure occurs during the process processing of the first (odd number) wafer. In this case, as shown by * in FIG. 6, the schedule relating to the odd-numbered sheets after the wafer on the wafer transfer table T is rewritten. That is, the third, fifth, seventh, and ninth wafers are scheduled to be processed by the process system including the process modules PM1 and PM2 in normal processing (see FIG. 3). When the failure occurs in this process system, the process system is rewritten so that it is processed in a normal process system including the process modules PM4 and PM3.

このようにテーブルTの書き換えがなされた後、このテーブルTの内容に従って統合制御コントローラGCが制御を行う(ステップS7)。この結果、図5に示すように、プロセスモジュールPM4及びPM3から成る正常なプロセス系において、後続する(3枚目以降の)ウエハが処理される。したがって、障害が生じたプロセス系で処理する予定のウエハについても処理が続行され、ウエハに薄膜形成等の所定の処理が施される。   After the table T is rewritten in this way, the integrated controller GC performs control according to the contents of the table T (step S7). As a result, as shown in FIG. 5, the subsequent (third and subsequent wafers) are processed in a normal process system including the process modules PM4 and PM3. Therefore, the processing is continued even for the wafer scheduled to be processed in the process system in which the failure has occurred, and predetermined processing such as thin film formation is performed on the wafer.

なお、この縮退運用による処理においては、プロセス系が減少することによってウエハ搬送の重複が減少することから、統合制御コントローラGCは図5に示すように3枚目以降のウエハについての待ち時間を調整し、2経路で処理していたものを1経路で処理するように制御を行う。このため、プロセス系に障害が生じても装置を停止することなく、全てのウエハを処理することができる。   In the processing by this degeneration operation, since the overlap of wafer conveyance is reduced by reducing the process system, the integrated controller GC adjusts the waiting time for the third and subsequent wafers as shown in FIG. Then, control is performed so that what has been processed in two paths is processed in one path. For this reason, even if a failure occurs in the process system, all wafers can be processed without stopping the apparatus.

なお、上記の実施例では、統合制御コントローラGCはコントローラPC1〜PC4からのエラー信号で障害発生を検知するようにしたが、各コントローラPC1〜PC4や各プロセスモジュールPC1〜PC4を直接監視して、障害発生を検知するようにしてもよい。
また、上記実施例の半導体製造装置では、搬入用と搬出用のカセットモジュールCM1、CM2をそれぞれ設けたが、1つのカセットモジュールで搬入と搬出とを兼用させることも可能である。
In the above embodiment, the integrated controller GC detects the occurrence of a failure by an error signal from the controllers PC1 to PC4, but directly monitors each of the controllers PC1 to PC4 and each of the process modules PC1 to PC4, A failure occurrence may be detected.
Further, in the semiconductor manufacturing apparatus of the above embodiment, the carry-in and carry-out cassette modules CM1 and CM2 are provided, respectively, but it is also possible to use both the carry-in and carry-out with one cassette module.

また、本発明においては、半導体製造装置のプロセス系は2つ以上あればよく、また、各プロセス系は1つ以上のプロセスモジュールで構成されていればよい。
また、本発明はクラスタ型以外の半導体製造装置にも適用することが可能であり、要は、2つ以上のプロセス系で処理対象の基板を分散処理する半導体製造装置であれば本発明を適用することができる。
In the present invention, the semiconductor manufacturing apparatus may have two or more process systems, and each process system may be composed of one or more process modules.
The present invention can also be applied to semiconductor manufacturing apparatuses other than the cluster type. In short, the present invention is applied to any semiconductor manufacturing apparatus that performs distributed processing of substrates to be processed in two or more process systems. can do.

本発明の一実施例に係る半導体製造装置の構成例を示す平面図である。It is a top view which shows the structural example of the semiconductor manufacturing apparatus based on one Example of this invention. 本発明の一実施例に係る制御系を示す構成図である。It is a block diagram which shows the control system which concerns on one Example of this invention. ウエハ搬送テーブルの正常時における内容を示す説明図である。It is explanatory drawing which shows the content at the time of the normal of a wafer conveyance table. 半導体製造装置の正常時における処理のタイムチャートである。It is a time chart of the process at the time of normal of a semiconductor manufacturing apparatus. 半導体製造装置の障害発生時における処理のタイムチャートである。It is a time chart of the process at the time of the failure generation of a semiconductor manufacturing apparatus. ウエハ搬送テーブルの障害発生時における内容を示す説明図である。It is explanatory drawing which shows the content at the time of the failure generation of a wafer conveyance table. 半導体製造装置の障害発生時における対処処理のフローチャートである。It is a flowchart of the coping process at the time of the failure generation of a semiconductor manufacturing apparatus.

符号の説明Explanation of symbols

PM1、PM2、PM3、PM4 プロセスモジュール、
CM1、CM2 カセットモジュール、
TM トランスポートモジュール、
GC 統合制御コントローラ、
PC1、PC2、PC3、PC4 プロセスモジュールコントローラ、
CC1、CC2 カセットモジュールコントローラ、
TC トランスポートモジュールコントローラ、
PM1, PM2, PM3, PM4 process modules,
CM1, CM2 cassette module,
TM transport module,
GC integrated controller,
PC1, PC2, PC3, PC4 Process module controller,
CC1, CC2 cassette module controller,
TC transport module controller,

Claims (3)

処理対象の基板を複数枚収容する搬入モジュールと、前記基板に所定の処理を施す複数のプロセスモジュールと、処理がなされた基板を収容する搬出モジュールとを、基板を各モジュール間で搬送するトランスポートモジュールを介して連接し、
前記トランスポートモジュールを介して前記搬入モジュールからの基板を各プロセスモジュールに分散させて搬送し、複数のプロセス系で基板を分散処理させ、各モジュールを統括して制御する統合制御コントローラを有する半導体製造装置において、
前記統合制御コントローラは、前記各モジュールでの障害の発生を検知する検知手段と、前記障害の発生した前記プロセスモジュールを含むプロセス系を除く正常なプロセス系で基板処理を続行させる縮退運用を実施するか否かの選択を指示する選択手段と、前記障害の発生したプロセス系で処理する予定の基板について正常なプロセス系で処理されるようにスケジュールを書き換える書換手段を有し、
前記各モジュールのいずれかで障害が発生すると、前記縮退運用を実施する指示がされているか判断し、縮退運用の指示がなければ、前記統合制御コントローラの操作パネルの操作に従って、全てのプロセス系の処理を中断させるか或いは前記正常なプロセス系で処理すべき基板のみの処理を続行させ、前記縮退運用の指示がされていれば、障害が発生したプロセスモジュールを含むプロセス系を判断し、前記障害が発生したプロセス系で処理する予定の基板について正常なプロセス系で処理されるようにスケジュールを書き換え、
障害が発生したプロセス系で処理する基板についても正常なプロセス系に振り替えて処理を続行させる際に、各基板について前記プロセスモジュールへの搬送待ち時間を調整し、前記各基板を正常なプロセス系のみで処理するように制御する、
ことを特徴とする半導体製造装置。
Transport for transporting a substrate between the modules, a carry-in module that accommodates a plurality of substrates to be processed, a plurality of process modules that perform predetermined processing on the substrate, and a carry-out module that accommodates processed substrates Connected through modules,
Semiconductor manufacturing having an integrated control controller that transports a substrate from the carry-in module distributed to each process module via the transport module, distributes the substrate in a plurality of process systems, and controls each module in an integrated manner In the device
The integrated controller performs a degenerate operation in which substrate processing is continued in a normal process system excluding a process system including the process module including the process module in which the fault has occurred and a detection unit that detects the occurrence of a fault in each module. Selection means for instructing whether or not to select, and rewriting means for rewriting the schedule so that the substrate to be processed in the failed process system is processed in a normal process system ,
When a failure occurs in any one of the modules, it is determined whether or not an instruction to perform the degeneration operation is given. If there is no instruction for the degeneration operation , all process systems are operated according to the operation of the operation panel of the integrated controller . If processing is interrupted or processing of only the substrate to be processed in the normal process system is continued, and the instruction for degenerate operation is given, a process system including a process module in which a failure has occurred is determined, and the fault Rewrite the schedule so that the substrate that is scheduled to be processed in the process system where the error occurred is processed in the normal process system,
When a substrate to be processed in a process system in which a failure has occurred is transferred to a normal process system and processing is continued, the transfer waiting time to the process module is adjusted for each substrate, and each normal substrate is processed only by the normal process system. Control to process with,
A semiconductor manufacturing apparatus.
処理対象の基板を複数枚収容する搬入モジュールと、前記基板に所定の処理を施す複数のプロセスモジュールと、処理がなされた基板を収容する搬出モジュールとを、基板を各モジュール間で搬送するトランスポートモジュールを介して連接し、前記トランスポートモジュールを介して前記搬入モジュールからの基板を各プロセスモジュールに分散させて搬送し、複数のプロセス系で基板を分散処理させ、各モジュールを統括して制御する統合制御コントローラを有する半導体製造装置における障害処理方法において、Transport for transporting a substrate between the modules, a carry-in module that accommodates a plurality of substrates to be processed, a plurality of process modules that perform predetermined processing on the substrate, and a carry-out module that accommodates processed substrates Connected through modules, transports the substrate from the carry-in module to each process module via the transport module, distributes the substrate in a plurality of process systems, and controls each module in an integrated manner In a failure processing method in a semiconductor manufacturing apparatus having an integrated controller,
前記統合制御コントローラは、前記各モジュールでの障害の発生を検知する検知手段と、前記障害の発生した前記プロセスモジュールを含むプロセス系を除く正常なプロセス系で基板処理を続行させる縮退運用を実施するか否かの選択を指示する選択手段と、前記障害の発生したプロセス系で処理する予定の基板について正常なプロセス系で処理されるようにスケジュールを書き換える書換手段を有し、The integrated controller performs a degenerate operation in which substrate processing is continued in a normal process system excluding a process system including the process module including the process module in which the fault has occurred and a detection unit that detects the occurrence of a fault in each module. Selection means for instructing whether or not to select, and rewriting means for rewriting the schedule so that the substrate to be processed in the failed process system is processed in a normal process system,
前記各モジュールのいずれかで障害が発生すると、前記縮退運用を実施する指示がされているか判断し、縮退運用の指示がなければ、前記統合制御コントローラの操作パネルの操作に従って、全てのプロセス系の処理を中断させるか或いは前記正常なプロセス系で処理すべき基板のみの処理を続行させ、前記縮退運用の指示がされていれば、障害が発生したプロセスモジュールを含むプロセス系を判断し、前記障害が発生したプロセス系で処理する予定の基板について正常なプロセス系で処理されるようにスケジュールを書き換え、When a failure occurs in any one of the modules, it is determined whether or not an instruction to perform the degeneration operation is given. If there is no instruction for the degeneration operation, all process systems are operated according to the operation of the operation panel of the integrated controller. If processing is interrupted or processing of only the substrate to be processed in the normal process system is continued, and the instruction for degenerate operation is given, a process system including a process module in which a failure has occurred is determined, and the fault Rewrite the schedule so that the substrate that is scheduled to be processed in the process system where the error occurred is processed in the normal process system,
障害が発生したプロセス系で処理する基板についても正常なプロセス系に振り替えて処理を続行させる際に、各基板について前記プロセスモジュールへの搬送待ち時間を調整し、前記各基板を正常なプロセス系のみで処理するように制御する、When a substrate to be processed in a process system in which a failure has occurred is transferred to a normal process system and processing is continued, the transfer waiting time to the process module is adjusted for each substrate, and each normal substrate is processed only by the normal process system. Control to process with,
ことを特徴とする半導体製造装置における障害処理方法。A failure processing method in a semiconductor manufacturing apparatus.
処理対象の基板を複数枚収容する搬入モジュールと、前記基板に所定の処理を施す複数のプロセスモジュールと、処理がなされた基板を収容する搬出モジュールとを、基板を各モジュール間で搬送するトランスポートモジュールを介して連接し、前記トランスポートモジュールを介して前記搬入モジュールからの基板を各プロセスモジュールに分散させて搬送し、複数のプロセス系で基板を分散処理させ、各モジュールを統括して制御する統合制御コントローラを有する半導体製造装置による半導体製造方法において、Transport for transporting a substrate between the modules, a carry-in module that accommodates a plurality of substrates to be processed, a plurality of process modules that perform predetermined processing on the substrate, and a carry-out module that accommodates processed substrates Connected through modules, transports the substrate from the carry-in module to each process module via the transport module, distributes the substrate in a plurality of process systems, and controls each module in an integrated manner In a semiconductor manufacturing method using a semiconductor manufacturing apparatus having an integrated controller,
前記統合制御コントローラは、前記各モジュールでの障害の発生を検知する検知手段と、前記障害の発生した前記プロセスモジュールを含むプロセス系を除く正常なプロセス系で基板処理を続行させる縮退運用を実施するか否かの選択を指示する選択手段と、前記障害の発生したプロセス系で処理する予定の基板について正常なプロセス系で処理されるようにスケジュールを書き換える書換手段を有し、The integrated controller performs a degenerate operation in which substrate processing is continued in a normal process system excluding a process system including the process module including the process module in which the fault has occurred and a detection unit that detects the occurrence of a fault in each module. Selection means for instructing whether or not to select, and rewriting means for rewriting the schedule so that the substrate to be processed in the failed process system is processed in a normal process system,
前記各モジュールのいずれかで障害が発生すると、前記縮退運用を実施する指示がされているか判断し、縮退運用の指示がなければ、前記統合制御コントローラの操作パネルの操作に従って、全てのプロセス系の処理を中断させるか或いは前記正常なプロセス系で処理すべき基板のみの処理を続行させ、前記縮退運用の指示がされていれば、障害が発生したプロセスモジュールを含むプロセス系を判断し、前記障害が発生したプロセス系で処理する予定の基板について正常なプロセス系で処理されるようにスケジュールを書き換え、When a failure occurs in any one of the modules, it is determined whether or not an instruction to perform the degeneration operation is given. If there is no instruction for the degeneration operation, all process systems are operated according to the operation of the operation panel of the integrated controller. If processing is interrupted or processing of only the substrate to be processed in the normal process system is continued, and the instruction for degenerate operation is given, a process system including a process module in which a failure has occurred is determined, and the fault Rewrite the schedule so that the substrate that is scheduled to be processed in the process system where the error occurred is processed in the normal process system,
障害が発生したプロセス系で処理する基板についても正常なプロセス系に振り替えて処理を続行させる際に、各基板について前記プロセスモジュールへの搬送待ち時間を調整し、前記各基板を正常なプロセス系のみで処理するように制御する、When a substrate to be processed in a process system in which a failure has occurred is transferred to a normal process system and processing is continued, the transfer waiting time to the process module is adjusted for each substrate, and each normal substrate is processed only by the normal process system. Control to process with,
ことを特徴とする半導体製造方法。A method of manufacturing a semiconductor.
JP2006164588A 2006-06-14 2006-06-14 Troubleshooting system for semiconductor manufacturing equipment Expired - Lifetime JP4664868B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006164588A JP4664868B2 (en) 2006-06-14 2006-06-14 Troubleshooting system for semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006164588A JP4664868B2 (en) 2006-06-14 2006-06-14 Troubleshooting system for semiconductor manufacturing equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP22262395A Division JPH0950948A (en) 1995-08-08 1995-08-08 System coping with failure of semiconductor manufacturing apparatus

Publications (2)

Publication Number Publication Date
JP2006339662A JP2006339662A (en) 2006-12-14
JP4664868B2 true JP4664868B2 (en) 2011-04-06

Family

ID=37559876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006164588A Expired - Lifetime JP4664868B2 (en) 2006-06-14 2006-06-14 Troubleshooting system for semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JP4664868B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818629B2 (en) 2013-02-07 2017-11-14 Hitachi Kokusai Electric, Inc. Substrate processing apparatus and non-transitory computer-readable recording medium

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872872B1 (en) * 2007-10-04 2008-12-10 세메스 주식회사 Apparatus and method for sensing leaking chemical liquid
JP5921200B2 (en) 2012-01-05 2016-05-24 株式会社日立国際電気 Substrate processing apparatus, substrate processing method, semiconductor device manufacturing method, degenerate operation program, and production list creation program
JP6586440B2 (en) * 2017-07-11 2019-10-02 株式会社Kokusai Electric Semiconductor device manufacturing method, substrate processing apparatus, and program

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5941470A (en) * 1982-08-31 1984-03-07 Shimadzu Corp Multi-chamber type thin film fabricating apparatus
JPH05251337A (en) * 1991-10-30 1993-09-28 Oki Electric Ind Co Ltd Formation method of resist pattern
JPH0621138A (en) * 1992-07-02 1994-01-28 Nec Corp Semiconductor manufacturing apparatus
JPH06267806A (en) * 1993-03-17 1994-09-22 Hitachi Ltd Multiple-chamber apparatus
JPH07106215A (en) * 1993-10-08 1995-04-21 Kokusai Electric Co Ltd Trouble shooting method in semiconductor manufacturing device
JPH0816206A (en) * 1994-06-24 1996-01-19 Hitachi Ltd Method and device for determining starting order of processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5941470A (en) * 1982-08-31 1984-03-07 Shimadzu Corp Multi-chamber type thin film fabricating apparatus
JPH05251337A (en) * 1991-10-30 1993-09-28 Oki Electric Ind Co Ltd Formation method of resist pattern
JPH0621138A (en) * 1992-07-02 1994-01-28 Nec Corp Semiconductor manufacturing apparatus
JPH06267806A (en) * 1993-03-17 1994-09-22 Hitachi Ltd Multiple-chamber apparatus
JPH07106215A (en) * 1993-10-08 1995-04-21 Kokusai Electric Co Ltd Trouble shooting method in semiconductor manufacturing device
JPH0816206A (en) * 1994-06-24 1996-01-19 Hitachi Ltd Method and device for determining starting order of processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818629B2 (en) 2013-02-07 2017-11-14 Hitachi Kokusai Electric, Inc. Substrate processing apparatus and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
JP2006339662A (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP2006203003A (en) Device for carrying and processing substrate and method and program for countermeasure against trouble of the same
JP4542984B2 (en) Substrate transport processing apparatus, fault countermeasure method in substrate transport processing apparatus, and fault countermeasure program in substrate transport processing apparatus
JPH0950948A (en) System coping with failure of semiconductor manufacturing apparatus
JP2009076503A (en) Controller and control method of processing system, and storage medium storing control program
JP4664868B2 (en) Troubleshooting system for semiconductor manufacturing equipment
US9646864B2 (en) Substrate processing system and substrate transfer control method
CN110690139B (en) Substrate processing system, substrate conveying method, and storage medium
US20090292388A1 (en) Semiconductor manufacturing system
JP4388563B2 (en) Substrate processing method, substrate processing apparatus, and computer-readable storage medium
JP2008098670A (en) System for handling failure of semiconductor manufacturing equipment
JP6279343B2 (en) Substrate processing apparatus, program, and substrate processing method
US9818629B2 (en) Substrate processing apparatus and non-transitory computer-readable recording medium
JP2005322762A (en) Substrate processing apparatus
JPH10256342A (en) Transfer control method
JP2001143979A (en) Processing system of semiconductor substrate
KR102294144B1 (en) Substrate processing system, substrate processing method, and control program
JP5852787B2 (en) Substrate processing apparatus and substrate processing method
JP5997542B2 (en) Vacuum processing apparatus and vacuum processing method
KR100587680B1 (en) Semiconductor process control system
KR102128722B1 (en) Inspection method of Apparatus for Processing Substrate
JP6083769B2 (en) Small manufacturing apparatus and manufacturing system using the same
GB2351363A (en) Semiconductor factory automation system and method for processing at least one semiconductor wafer cassette
JP2005129868A (en) Conveyance control method
JPH09159981A (en) Film forming device
JP2023148823A (en) Substrate processing system, control device, and substrate conveyance processing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

EXPY Cancellation because of completion of term