JPH10256342A - Transfer control method - Google Patents

Transfer control method

Info

Publication number
JPH10256342A
JPH10256342A JP6917397A JP6917397A JPH10256342A JP H10256342 A JPH10256342 A JP H10256342A JP 6917397 A JP6917397 A JP 6917397A JP 6917397 A JP6917397 A JP 6917397A JP H10256342 A JPH10256342 A JP H10256342A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
transfer
schedule
substrates
time
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6917397A
Other languages
Japanese (ja)
Inventor
Masatoshi Kiyoku
Masanori Okuno
Katsushi Yamamori
正則 奥野
克史 山森
正敏 曲
Original Assignee
Kokusai Electric Co Ltd
国際電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To ensure the quality of a semiconductor produce even if a time deviation occurs between a transfer schedule and actual transfer process by avoiding the simultaneous transfer to prepare a new transfer schedule. SOLUTION: The method comprises step 4 of detecting the time difference between a transfer schedule and actual transfer process to identify first substrates starting the transfer at the present time and second substrates not starting this transfer, step 5 of correcting the transfer schedule of the first substrates, except parts concerning the second substrates, based on the time difference of the transfer schedule of the first substrates, steps S6-S11 of incorporating the transfer schedule of the second substrates with the corrected schedule, with avoiding the simultaneous transfer, to prepare a new schedule and step S2 of executing following transfer according to the new schedule.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、複数の基板を同時に搬送することなく複数の搬送先へ並列的に順次搬送させるための搬送処理スケジュールに従って、半導体製造装置に備えられた基板搬送装置に基板の搬送処理を実行させる搬送制御方法に関し、特に、前記搬送処理スケジュールと実際の搬送処理行程との間にずれ時間が生じた場合であっても、同時搬送を回避して新たな搬送処理スケジュールを作成し、この新たな搬送処理スケジュールに従って後続する搬送処理を実行させることにより、製造される半導体製品の品質を担保する搬送制御方法に関する。 The present invention relates to a substrate to a plurality of following the transfer processing schedule for parallel and sequentially conveyed to the transport destination, a substrate transfer apparatus provided in the semiconductor manufacturing apparatus without carrying a plurality of substrates simultaneously relates conveyance control method for executing the transfer processing, in particular, even when a deviation time between the actual transportation process stroke and the conveyance processing schedule occurs, a new carrying process schedule to avoid simultaneous transport create, by executing the transport process that follows in accordance with this new carrying process schedule, it relates to the transport control method to ensure the quality of the semiconductor product to be manufactured.

【0002】 [0002]

【従来の技術】複数枚の半導体ウエハを並列的に順次処理する半導体製造装置として、例えばクラスタ型枚葉式半導体製造装置が知られる。 2. Description of the Related Art As a semiconductor manufacturing device in parallel and sequentially processing a plurality of semiconductor wafers, for example, cluster single-wafer processing type semiconductor manufacturing apparatus is known. 図7に、このクラスタ型枚葉式半導体製造装置1の構成例を示す。 7 shows an example of the configuration of this cluster single-wafer processing type semiconductor manufacturing apparatus 1. この装置1には、例えばウエハ上に薄膜を生成させるといったウエハの処理を行うプロセスモジュール(PM)と、ウエハを搬送処理する基板搬送装置であるトランスポートモジュール(TM)と、複数枚のウエハを格納するカセットモジュール(CM)と、トランスポートモジュールとトランスポートモジュールとの間を接続し、これらモジュール間でウエハを交換する処理を行うドッキングモジュール(DM)とが備えられている。 The apparatus 1 includes a process module (PM) for processing the wafer such as to produce a thin film, for example, on a wafer, a transport module (TM) is a substrate transfer device for transferring processed wafers, a plurality of wafers a cassette module for storing (CM), connected between the transport module and transport module, and the docking module for processing of exchanging wafers between these modules (DM) are provided.

【0003】また、上記したカセットモジュールには、 [0003] In addition, the cassette module described above,
装置1の内部と外部とを隔てるドアが備えられており、 Separates the interior of the device 1 and the external and the door is provided,
このドアを介して装置1の内外でのウエハの交換処理が行われる。 This exchange process wafers door inside and outside the device 1 through is performed. また、上記したトランスポートモジュールと他のモジュールとの間には、両モジュールでの雰囲気を分離するための境界面である例えばインタフェイスフランジから成るゲートバルブ(GV)が備えられている。 Between the transport module and the other modules described above, the gate valve of, for example, the interface flange is a boundary surface for separating the atmosphere in both modules (GV) is provided.
また、上記した各種の機能を有したモジュールは任意に組み合わせて用いることができ、図7に示したように、 Further, the module having various functions described above can be used in any combination, as shown in FIG. 7,
必要なモジュールを統合化して半導体製造装置を構成することにより、装置外部とは環境的に隔離された生産システムを確立することができる。 By configuring the semiconductor manufacturing device by integrating the required modules, it can be the outside of the apparatus to establish the environmentally isolated production system.

【0004】上記図7に示した構成から成る半導体製造装置1では、一般に、装置1に備えられた複数のプロセスモジュールにより複数枚のウエハを時間的に並列して処理することが行われている。 [0004] In the semiconductor manufacturing device 1 consists of the configuration shown in FIG. 7, generally, it has been made to process in parallel a plurality of wafers in time by a plurality of process modules provided in the device 1 . すなわち、前記トランスポートモジュールでは、例えば1枚のウエハを或る搬送先へ搬送し、この搬送先において当該ウエハの処理を行っている間に、別のウエハを他の搬送先へ搬送するといった処理が行われており、これにより、複数枚のウエハが並列的に処理されている。 That is, in the transport module, for example to convey one wafer to a certain transport destination, processing such while performing the processing of the wafers in the transport destination, to convey another wafer to the other transport destination has been performed, thereby, a plurality of wafers are processed in parallel. また、一般に、各モジュールでの処理は、コンピュータ等の制御装置により制御されて行われている。 In general, the processing in each module, being performed is controlled by a control device such as a computer. 例えば図7に示した半導体製造装置1では、同図に示すように、各プロセスモジュール毎に制御を行うプロセスモジュールコントローラ(PMC) In the semiconductor manufacturing apparatus 1 shown for example in FIG. 7, as shown in the figure, the process module controller for controlling each process module (PMC)
が接続されており、また、各トランスポートモジュール及びカセットモジュール毎に制御を行うトランスポート・カセットモジュールコントローラ(TM・CMC)が接続されている。 There are connected, also, each transport module and transport cassette module controller for controlling each cassette module (TM-CMC) is connected.

【0005】また、上記した各モジュールコントローラは、例えばイーサネットLAN3といった回線を介してこれらコントローラを統括的に制御するクラスタコントローラ(CC)2に接続されており、半導体製造装置1 [0005] Each module controller described above, is connected to a cluster controller (CC) 2 for controlling these controllers totally over the line, eg an Ethernet LAN 3, the semiconductor manufacturing device 1
におけるすべての処理は、このクラスタコントローラ2 All of the processing in, the cluster controller 2
によって制御されている。 It is controlled by. このため、クラスタコントローラ2には、各ウエハ毎にどのような処理を行うかといった処理のスケジュールが記憶されており、クラスタコントローラ2は、この記憶されたスケジュールに従って複数枚のウエハの処理を順次行っていく。 Therefore, the cluster controller 2, the schedule of processing such operations to be performed at the each wafer and is stored, cluster controller 2 sequentially performs the processing of a plurality of wafers in accordance with the stored schedule To go.

【0006】このようなスケジューリング機能を利用して、複数枚のウエハの処理が円滑に行われるように各ウエハ毎のスケジュールを組んだものがいわゆる自動運転である。 [0006] In using such a scheduling function, those that formed a schedule for each of the wafer so that the processing of a plurality of wafers can be smoothly carried out is the so-called automatic operation. また、この自動運転におけるスケジュールを上記した各モジュールにおける処理の待ち時間をなるべく最小限に抑えるように作成した場合には、半導体製造装置のスループット(単位時間当たりのウエハ処理枚数) Also, when you create a latency of processing in each module with the schedule in the automatic operation so as to suppress as much as possible to minimize the throughput of a semiconductor manufacturing apparatus (number of wafers processed per unit time)
を向上させることができる。 It is possible to improve the. すなわち、一般に、半導体製造装置は24時間常に稼働されており、上記した自動運転機能を用いて製品を効率的に製造することが行われている。 That is, in general, a semiconductor manufacturing apparatus is operating constantly 24 hours, to produce a product efficiently using an automatic operation function described above is performed. 上記のような自動運転を半導体製造装置に正しく実行させるためには、各ウエハの同一時刻での処理が重複しないようにスケジュールを作成しなければならず、このため例えば、プロセスモジュールでの処理の終了時等に或るウエハの搬送処理を行う必要があるときには、この時刻にトランスポートモジュール(ロボット) To run properly in a semiconductor manufacturing device automatic operation as described above, it is necessary to create a schedule processing at the same time of each wafer do not overlap Thus for example, the treatment with the process module when it is necessary to perform a conveying process of a certain wafer at the end or the like, the transport module at this time (robot)
が動作していないことが必要な条件となる。 There is a condition that needs to be not running.

【0007】また、例えばプロセスモジュールでウエハに高温処理が施された場合には、処理が終了した後になおウエハがプロセスモジュールに放置されるとウエハの膜に悪影響を及ぼしてしまうため、処理終了後には直ちにプロセスモジュールからウエハを取り出して後続する処理を行わなければならない。 Further, for example, when the high temperature processing of the wafer is performed in the process module, for Incidentally wafer after processing is completed adversely affects film when it is left in the process module wafer, after treatment completion It must be performed subsequent processing immediately out the wafer from the process module. このような条件や上記した搬送処理における条件等を満たすようにしてウエハ処理のスケジュールが作成され、このスケジュールがユーザ等によって装置に予め設定される。 Such conditions and schedules above-mentioned transporting process wafers processed so as to satisfy the conditions in is created, the schedule is preset in the apparatus by a user or the like. ここで、図8に示すクラスタ型枚葉式半導体製造装置4により自動運転を実行させるためのスケジュールの一例を図9に示す。 Here, FIG. 9 shows an example of a schedule for executing the automatic operation by the cluster-type single-wafer processing type semiconductor manufacturing apparatus 4 shown in FIG. 図8に示した半導体製造装置4には、2つのカセットモジュールCM1及びCM2と、6つのプロセスモジュールPM1〜PM6と、1つのトランスポートモジュールT A semiconductor manufacturing device 4 shown in FIG. 8, the two cassettes modules CM1 and CM2, and six process modules PM1~PM6, 1 single transport module T
Mとが備えられており、また、これら各モジュールには、図7で示したものと同様な各モジュールコントローラ及びこれらを統括制御するクラスタコントローラ2がLAN3を介して接続されている(図示せず)。 It is provided with a M, also in each of these modules, not have (shown connected via a cluster controller 2 LAN3 for centrally controlling each module controller and these similar to that shown in FIG. 7 ).

【0008】また、図8には、処理対象となる各ウエハに対してユーザによって入力された処理の手順(処理ルート)が示してあり、例えば1枚目のウエハ(ウエハ1)については、まず、カセットモジュールCM1のスロット1(ウエハ位置)からウエハ1を取り出し、次に、プロセスモジュールPM1での処理を行い、次いで、プロセスモジュールPM2での処理を行い、最後に、カセットモジュールCM2のスロット1に処理されたウエハ1を格納するように処理ルートが定められている。 Further, in FIG. 8, the process subject to the procedure of a process that has been input by the user for each wafer (processing route) is shown, for example the first wafer (wafer 1), first , from the slot 1 of the cassette module CM1 (wafer position) takes out the wafer 1, then, performs the processing in the process module PM1, then performs processing in the process module PM2, finally, the slot 1 of the cassette module CM2 processing route is defined to store the processed wafer 1. また、2枚目及び3枚目のウエハ(ウエハ2及びウエハ3)についての処理ルートも図示したように定められており、4枚目以降のウエハ(ウエハ4、ウエハ5、 The processing route for the second sheet and the third wafer (the wafer 2 and the wafer 3) are also determined as shown, after the 4th wafer (wafer 4, the wafer 5,
ウエハ6・・・)については、これらウエハ1〜3についての処理ルートと同一のルートを繰り返し処理に用いることが定められている。 The wafer 6 ...), be used to repeatedly process route and the same route processing for these wafers 1-3 are defined.

【0009】上記した処理ルートでは、ウエハをどのカセットモジュールのどのスロット(ウエハ位置)から取り出すかという情報及びウエハをどのカセットモジュールのどのスロットに格納させるかという情報(ロード/ [0009] In the process route mentioned above, information indicating whether to store information and a wafer as taken out of which slot of which the cassette module of the wafer (wafer position) which slot in which the cassette module (load /
アンロードカセットモジュール名称及びスロット番号) Unload cassette module name and slot number)
と、ウエハをどのプロセスモジュールで処理するかという情報(処理プロセスモジュール名称)とが定められている。 When, information indicating processing wafers in which process modules (processing process module name) and are determined. また、図8には示されていないが、クラスタコントローラ2には、プロセスモジュールでのウエハ処理について、例えば処理に要すると予定されるプロセス時間や処理を行う際の温度、圧力等の制御パラメータを定めたプロセスレシピが装置4で行われる処理の数に対応して記憶されており、上記した各ウエハの各プロセスモジュールでの処理に対して、記憶された内のどのプロセスレシピに従って処理を行うかという情報(プロセスレシピ名称)が定められている。 Further, although not shown in FIG. 8, the cluster controller 2 for wafer processing in the process module, for example, the temperature for performing the process time and process to be scheduled as required for processing, the control parameters such as pressure determined process recipe is stored in correspondence with the number of processing performed by the device 4, or to treatment with each process module of each wafer mentioned above, it performs the processing in accordance with which process recipe of stored information (process recipe name) is defined that.

【0010】図9には、上記図8に示した各ウエハに対する処理ルートに従って作成された半導体製造処理のスケジュールの一例が示されている。 [0010] FIG. 9 shows an example of a schedule of a semiconductor manufacturing process made in accordance with the processing route for each wafer shown in FIG. 8 is illustrated. 同図に示したスケジュールには、各ウエハに対して搬送処理等の処理がいつ行われるかという処理の流れが時刻順に従ってすべてのウエハについてまとめられている。 The schedule shown in the figure, the processing of the transport process and the like on each wafer flow of processing of when to take place are summarized for all of the wafer in accordance with time order. また、同図のスケジュールでは、各処理に要すると予定される時間として、 Further, as the time in the schedule in the drawing, it is expected to be required in each process,
搬送処理については搬送元のモジュール及び搬送先のモジュールの種類にかかわらずに30秒を要すると予定し、また、プロセスモジュールPM1、PM2、PM For conveying process is expected to require 30 seconds regardless of the type of transport origin of modules and transfer destination module and the process module PM1, PM2, PM
4、PM5でのウエハ処理については1分を要すると予定し、プロセスモジュールPM3でのウエハ処理については1分30秒を要すると予定し、プロセスモジュールPM6でのウエハ処理については2分を要すると予定して、スケジュールが作成されている。 4, scheduled to require one minute for wafer processing in PM5, for wafer processing in the process module PM3 is scheduled to require 1 minute 30 seconds, the wafer processing in the process module PM6 is the takes 2 minutes planned, the schedule has been created. また、上記した通り、搬送処理等の処理について、2枚以上のウエハについて同一の処理を行う時刻が重複しないようにスケジュールが組まれている。 Further, as described above, the processing of the transfer process or the like, schedule time for performing the same processing for two or more wafers do not overlap are assembled.

【0011】 [0011]

【発明が解決しようとする課題】しかしながら、上記のようなスケジュールに従ってウエハに搬送処理等の処理が実行されている際に、例えば上記した各モジュールに生じた一時的な障害により、実際の搬送処理行程が本来予定していた処理行程から時間的にずれてしまうといったことがあった。 [SUMMARY OF THE INVENTION However, when the process of transportation process or the like to the wafer is performed according to the schedule as described above, for example by temporary failure occurring in each module described above, the actual transportation process stroke had to be such as would time-shifted from the processing step that had been planned originally. ここで、上記図9に示した搬送処理のスケジュールにおいて、ウエハ1に対するプロセスモジュールPM1での処理に30秒の遅延時間が発生してしまった場合の例を図10に示す。 Here, in the schedule of the transport process shown in FIG. 9 shows an example in which the processing delay time of 30 seconds in the process module PM1 to the wafer 1 had occurred in FIG. このような処理の遅延に対処する方法としては、例えば同図に示すように、ウエハ1について遅延が生じたときに未だ処理が開始されていなかった3枚目以降のウエハ処理の開始時刻を単純に前記遅延時間分、すなわち30秒間遅延させてウエハ投入待ち時間を延ばすようにずらすことが行われているが、このような単純なスケジュールの変更では、プロセスモジュールでの処理終了後等のウエハ取り出しのタイミング(ウエハの搬送処理時刻)が2枚以上のウエハ間で重複してしまうことがある。 As a method to cope with the delay of such a process, for example, as shown in the figure, simply the start time of 3 subsequent wafers processing still processing has not been started when the wafer 1 delay has occurred the delay time, i.e. be shifted so as to delay 30 seconds extend the wafer turned latency being performed, the change of such a simple schedule, taking out a wafer processing after completion or the like in the process module sometimes timing (transport process time of the wafer) will overlap between two or more wafers.

【0012】例えば、上記図10に示した場合では、ウエハ3の処理開始時刻を30秒ずらすだけではウエハ2 [0012] For example, in the case shown in FIG. 10, only shifting the processing start time of the wafer 3 30 seconds the wafer 2
との搬送処理時刻(2分30秒〜3分)が重なってしまうために、更に待ち時間として30秒を設けてウエハ3 Transport process time and to overlaps (3 minutes 2 minutes 30 seconds), the wafer 3 to 30 seconds is provided as a further waiting time
の搬送処理を時刻3分から開始することとしている。 It has decided to transport processing of the time 3 minutes to start. この場合、ウエハ4の処理開始時刻を元の予定時刻(5 In this case, the processing start time of the original scheduled time of the wafer 4 (5
分)から30秒遅らせて時刻5分30秒とすると、ウエハ3とウエハ4との搬送処理時刻(7分〜7分30秒) When delayed from min) 30 seconds to time 5 minutes 30 seconds, the transport process time of the wafer 3 and the wafer 4 (7 minutes to 7 minutes and 30 seconds)
が重複してしまい、これらウエハの内のいずれかの処理を正常な手順で行うことができなくなってしまう。 There will be overlapping, making it impossible to carry out any of the processing of these wafers in the normal procedure. このため、例えば図10に示すようにウエハ4の搬送処理時刻を更に遅らせて7分30秒に開始させた場合には、この正常に処理を行うことができなかったウエハ4についてはウエハの膜質等といった品質が低下してしまうといった不具合があった。 Thus, for example, when further initiated delayed by 7 minutes 30 seconds conveyance processing time of the wafer 4 as shown in FIG. 10, the film quality of the wafer for the wafer 4 which could not do this successfully processed quality, such as etc. there has been a problem such as lowered.

【0013】また、以上では、ウエハ処理の予定時刻と実際の処理行程とに後続する処理に影響しない一時的な時間のずれが生じた場合について示したが、例えば或るプロセスモジュールにおける処理に要すると予定されていた時間が実際には設定された時間と違っていたために、後続する同一の処理についても同様な時間のずれが生じてしまうことがある。 [0013] In the above, has been described the case where temporary time shift that does not affect the process subsequent to the actual processing step the estimated time of wafer processing occurs, for example, essential to the process at a certain process module Then in order to time planned had actually unlike time set may be deviated similar time also subsequent same process occurs. このような場合にも、例えば上記の場合と同様に、後続するウエハの処理開始時刻を単純にずれた時間分ずらすといったスケジュールの変更を行っただけでは、後続するウエハについて搬送処理の重複を生じさせてしまうことがあり、品質の悪い製品を製造してしまうといった不具合があった。 In such a case, for example, as in the case described above, only simple to make offset scheduled such shifting time period changes the processing start time of the subsequent wafer results in duplication of the transport process for the subsequent wafer may inadvertently allowed to, there was a problem such as would produce a poor product quality.

【0014】以上のように、予め作成されたスケジュールに従って処理を実行する半導体製造装置において、実際のウエハ処理行程が予定されていたスケジュールからずれてしまった場合には、後続するウエハについて搬送処理が重複してしまうことがあるといった不具合があり、このため、後続する半導体製造処理を継続しても品質の悪い製品を製造してしまうといった不具合があった。 [0014] As described above, in a semiconductor manufacturing device for executing processing according to pre-created schedule, when deviated from the actual wafer processing step has been scheduled schedule, the transport process for subsequent wafer There are problems such as may sometimes overlap, Therefore, there is inconvenience be continued subsequent semiconductor manufacturing process resulting in production of poor product quality. また、上記のような時間のずれが生じた場合に製造処理を停止させてユーザを呼び出すようにすることもできるが、この場合にも、上記した時間のずれが発生する度にユーザによって装置の復旧作業等を行う必要があり、ユーザにとってこのような作業は非常に煩わしいといった不具合があった。 It is also possible to call the user by stopping the production process if the time lag as described above has occurred, but in this case, the device by a user every time the lag time mentioned above occurs it is necessary to carry out the restoration work and the like, such work for the user there is a problem such as very troublesome.

【0015】本発明は、このような従来の課題を解決するためになされたもので、複数の基板を同時に搬送することなく複数の搬送先へ並列的に順次搬送させるための搬送処理スケジュールに従って、半導体製造装置に備えられた基板搬送装置に基板の搬送処理を実行させるに際して、前記搬送処理スケジュールと実際の搬送処理行程との間にずれ時間が生じてしまった場合であっても、同時搬送を回避して新たな搬送処理スケジュールを作成し、この新たなスケジュールに従って後続する搬送処理を実行させることにより、製造される半導体製品の品質を担保することができる搬送制御方法を提供することを目的とする。 The invention, in accordance with such has been made in order to solve the conventional problems, carrying process schedule for parallel and sequentially conveyed to a plurality of transport destination without carrying a plurality of substrates simultaneously, in executing the process of transporting the substrate to the substrate transfer apparatus provided in a semiconductor manufacturing apparatus, even if the deviation time between the actual transportation process stroke and the conveyance processing schedule had occurred, the simultaneous transport to avoid creating a new transport processing schedule, by executing the transport process that follows in accordance with the new schedule, and aims to provide a conveyance control method capable of ensuring the quality of the semiconductor products manufactured to. また、本発明は、前記搬送処理スケジュールと実際の搬送処理行程との間にずれ時間が生じてしまった場合であっても、製造処理を停止させてユーザによる復旧作業等が行われなくとも、製品の品質を担保し、 Further, the present invention, even when the deviation time between the actual transportation process stroke and the conveyance processing schedule had occurred, even the manufacturing process is stopped not performed such recovery work by the user, to ensure the quality of products,
予定されていた品質を確保して後続する製造処理を実行させることができる搬送制御方法を提供することを目的とする。 And to provide a conveyance control method capable of executing a manufacturing process subsequent to ensure quality which was scheduled.

【0016】 [0016]

【課題を解決するための手段】上記目的を達成するため、本発明に係る搬送制御方法では、複数の基板を同時に搬送することなく複数の搬送先へ並列的に順次搬送させるための搬送処理スケジュールに従って、半導体製造装置に備えられた基板搬送装置に基板の搬送処理を実行させるに際して、次のような手順で搬送制御処理を行う。 To achieve the above object, according to an aspect of, the transport control method according to the present invention, the carrying process schedule for parallel and sequentially conveyed to a plurality of transport destination without carrying a plurality of substrates simultaneously according, when executing the process of transporting the substrate to the substrate transfer apparatus provided in a semiconductor manufacturing apparatus, and transport controlling process in the following steps. まず、基板搬送装置による搬送処理をセンサ等により監視して前記搬送処理スケジュールと実際の搬送処理行程とのずれ時間を検出し、これらの間にずれ時間が検出された場合には、前記複数の基板の内で現時点で搬送処理が開始されている基板と未だ搬送処理が開始されていない基板とを例えば前記搬送処理スケジュールの実行状況に基づいて特定する。 First, to detect the deviation time of the actual transportation process stroke and the conveyance processing schedule to monitor the transfer process by the substrate transfer device by a sensor or the like, in a case where the time shift between them is detected, the plurality of transport process at present within the substrate is still carrying process the substrate being started is specified on the basis of the substrate that are not started, for example, in execution status of the transfer processing schedule. 次いで、搬送処理スケジュールから未だ搬送処理が開始されていない基板に関する部分を除いて現時点で搬送処理が開始されている基板の搬送処理スケジュールを前記ずれ時間に基づいて補正した後、補正された搬送処理スケジュールに前記未だ搬送処理が開始されていない基板に関する搬送処理スケジュールを同時搬送を回避して繰り込んで新たな搬送処理スケジュールを作成する。 Then, after correcting on the basis of the carrying process schedule of the substrate conveying process at present except for portions related to the substrate not yet conveying process is started from the transfer processing schedule is started the shift time, the corrected transport process convolutionally to avoid simultaneous conveying the carrying process schedule for the substrate on which the not yet conveying process is started in the schedule to create a new transport process schedule. そして、作成された新たな搬送処理スケジュールに従って基板搬送装置に後続する搬送処理を実行させる。 Then, to execute the conveyance process following the substrate transfer apparatus in accordance with the new transport process schedule created.

【0017】従って、前記搬送処理スケジュールと実際の搬送処理行程との間にずれ時間が生じてしまった場合であっても、同時搬送を回避して新たな搬送処理スケジュールが作成され、この新たなスケジュールに従って後続する基板に対する搬送処理が実行されるため、基板の膜質等といった製品の品質の低下を防止して、後続する半導体製造処理を実行させることができる。 [0017] Therefore, even if the time lag between the actual transport process stroke and the transfer processing schedule had occurred, a new transport processing schedule to avoid the simultaneous transport is created, this new since the transport process to the substrate for subsequent according to the schedule is executed, to prevent the deterioration of the quality of products such as film quality such as a substrate, it is possible to execute the subsequent semiconductor manufacturing process. ここで、本発明に言う半導体製造装置には、半導体ウエハを処理する装置のみならず、LCD用のガラス基板等を処理する装置をも含まれ、本発明により処理される基板としても、半導体ウエハやLCD用のガラス基板等が用いられる。 Here, the semiconductor manufacturing device referred to in the present invention not only apparatus for processing semiconductor wafers, is also included a device for processing a glass substrate for LCD, even as the substrate to be processed by the present invention, a semiconductor wafer and glass substrate for LCD is used. また、複数の基板を同時に搬送することなく複数の搬送先へ並列的に順次搬送する処理とは、例えば上記図9に示したスケジュールに基づいて行われる基板搬送装置による搬送処理のことであり、複数の基板を複数の搬送先へ時間的に並列して順次搬送する処理のことである。 In addition, the sequential transport processes in parallel to a plurality of transport destination without carrying a plurality of substrates simultaneously is that for example in the transport process by the substrate transfer device is performed based on the schedule shown in Figure 9, is the process of sequentially conveyed in parallel a plurality of substrates temporally into a plurality of transport destination.

【0018】また、上記した搬送制御処理においては、 Further, in the conveyance control process described above,
前記搬送処理スケジュールと実際の搬送処理行程とのずれ時間を検出する処理のステップと、搬送処理が開始されている基板と未だ搬送処理が開始されていない基板とを特定する処理のステップとが行われる順序としては任意であり、例えば半導体製造処理中に搬送処理が開始された基板と未だ搬送処理が開始されていない基板とが常に監視され、これによりこれら両基板が常に特定されていてもよく、要は、前記ずれ時間が検出された際に既に搬送処理が開始されていた基板と未だ搬送処理が開始されていなかった基板とを特定することができればよい。 The conveying and processing of the step of detecting the time shift between the actual transportation process step and the processing schedule, step and a row for processing the transport process is still carrying process the substrate being started to identify a substrate that has not been started is arbitrary as order dividing, for example, still carrying process and substrate transport process is started in the semiconductor manufacturing process is a substrate that has not been started is always monitored, thereby may have two substrates are always identified in short, it suffices to identify a substrate still carrying process and substrate already carrying process is initiated has not been started when the deviation time is detected.

【0019】 [0019]

【発明の実施の形態】本発明に係る一実施例を図面を参照して説明する。 One embodiment according to the Detailed Description of the Invention The present invention will be described with reference to the drawings. なお、本例では、上記した従来例の説明において図8に示したクラスタ型枚葉式半導体製造装置4によりウエハの搬送処理等といった半導体製造処理を実行させる場合の例を示し、また、この半導体製造装置4を統括制御するクラスタコントローラ2には、上記図9に示した各ウエハに対する搬送処理のスケジュールと同一の内容を有した搬送処理スケジュールが予め記憶されているとする。 In this example, an example of a case of executing a semiconductor manufacturing process such conveyance processing of the wafer by the cluster-type single-wafer processing type semiconductor manufacturing apparatus 4 shown in FIG. 8 in the description of the conventional example described above, also, the semiconductor the cluster controller 2 for overall control of the manufacturing apparatus 4, the carrying process schedule having the same content and schedule transportation process for each wafer shown in FIG. 9 is stored in advance.

【0020】図1には、本発明に係る搬送制御方法による搬送制御処理の一例が示してある。 [0020] Figure 1 there is shown an example of a transport controlling process by the conveying control method according to the present invention. 本例では、上記した搬送処理スケジュールとして、図2に示す搬送処理スケジュールテーブル20aがクラスタコントローラ2に記憶されているとする。 In this example, as the conveying process schedule described above, the carrying process schedule table 20a shown in FIG. 2 is stored in cluster controller 2. このテーブル20aには、ウエハの搬送処理スケジュールの設定として、各ウエハ(W The table 20a, as set transportation process schedule wafers, each wafer (W
AFER)を例えば番号により識別するためのウエハI Wafer I for identifying by the afer) example number
Dと、これら各ウエハについての搬送を開始させる時刻である搬送開始時刻及びこの搬送を終了させる時刻である搬送終了時刻と、このウエハ搬送処理におけるウエハの搬送元及び搬送先のモジュールの名称とが予め設定されており、上記したように、この内容として、図9に示したスケジュールと同一の搬送処理スケジュールが設定されている。 And D, and a transport end time is the time to end the transport start time and the transport is time to start the conveyance of each of these wafers, the name of the wafer transfer source and transfer destination module in the wafer transfer process It is previously set, as described above, as the content, schedule and same carrier processing schedule shown is set in FIG. なお、図中に搬送元或いは搬送先がカセットモジュールである場合に示されている例えば”CM1 Incidentally, for example, the transport source or the transport destination in the figure is shown in the case of cassette modules "CM1
−2”とは、カセットモジュールCM1におけるスロット2(ウエハ位置)ということである。 The -2 "is that slot 2 (wafer position) in the cassette module CM1.

【0021】また、上記のようにして予定されたウエハの搬送処理や各プロセスモジュールでのウエハ処理はクラスタコントローラ2によって監視されており、図2に示したテーブル20aには、例えば、既に終了した搬送処理については「済み」といった処理の状態が示され、 [0021] The wafer processing in the wafer transfer process and each process module that is scheduled as described above is monitored by the cluster controller 2, the table 20a shown in FIG. 2, for example, has already ended shows a state of processing such as "completed" for the transport process,
また、次に搬送することになっているウエハについてプロセスモジュールでの処理が終了するのを待っているときには「タイムアップ待ち」といった処理の状態が示される。 The state of a process such as "time-up waiting" is indicated when the process in the process module for it has wafer supposed to convey next waiting for the end. 上記のようなテーブル20aに従った搬送制御処理としては、まず、クラスタコントローラ2が半導体製造装置4に自動運転を開始させる(ステップS1)。 The conveyance control process according to the table 20a, as described above, first, the cluster controller 2 to start the automatic operation to the semiconductor manufacturing device 4 (step S1). 一方、半導体製造装置4では、前記スケジュールに従った処理の順序で各ウエハに対する半導体製造処理を実行していき(ステップS2)、これとともに基板搬送装置(トランスポートモジュールTM)によるウエハ搬送処理やプロセスモジュールでのウエハ処理をセンサ等により監視して、これら各処理が終了する度に、これら各処理が終了したことをクラスタコントローラ2に通知する。 On the other hand, in the semiconductor manufacturing device 4, the order of processing in accordance with the schedule plan to perform the semiconductor manufacturing process for each wafer (step S2), the wafer transfer process or processes by which together with the substrate transfer apparatus (Transport Module TM) the wafer processing in the module monitors the sensor or the like, each time the respective processes are completed, to notify that the respective processes are ended cluster controller 2.

【0022】クラスタコントローラ2では、半導体製造装置4から上記した各処理の終了を知らせる通知を受信すると(ステップS3)、前記テーブル20aに設定された搬送処理スケジュールにおける搬送処理の予定時刻と実際の搬送処理行程での処理の実行時刻とを比較し、 [0022] In the cluster controller 2, upon receiving a notification indicating the end of the semiconductor manufacturing device 4 of the process described above (step S3), and the actual transport and estimated time of transport processes in the transport process the schedule set in the table 20a compared with the execution time of processing in the processing step,
これらの間に時間のずれが生じたか否かを判定して、ずれが生じた場合にはこれらの間のずれ時間を検出する(ステップS4)。 It determines whether deviation occurs in time between them, detecting a shift time between these when the shift occurs (Step S4). ここで、本例では、予定のスケジュールと実際の処理行程との間に時間のずれが生じたか否かを判定するに際して、例えばずれ時間に対して5秒といった閾値を設定し、予定のスケジュールと実際の処理行程との間にこの閾値以上の時間のずれが生じた場合には、両者の間でずれ時間が生じたことと判断して、このずれ時間を検出する。 In the present embodiment, when determining whether or not deviation occurs in time between the actual processing step with a predetermined schedule, to set the example threshold such 5 seconds for deviation time, and schedule appointments If the time lag of more than the threshold value between the actual processing step occurs, it is determined that the time shift between them occurs, detects the deviation time. なお、このずれ時間の閾値としては任意に設定されてよく、製造される製品に要求される品質等に基づいて設定されればよい。 Incidentally, this deviation may be arbitrarily set as a threshold time may be set based on the quality or the like that is required for the product to be manufactured. また、各処理についてそれぞれ異なる値の閾値が設定されても構わない。 Further, it may be set a threshold for each different value for each treatment.

【0023】上記のような処理ステップにより、予定のスケジュールと実際の搬送処理行程との間にずれ時間が検出されなかった場合には、上記で示した処理のステップ(ステップS2〜S4)を繰り返して行うことにより後続する搬送処理を続けて実行させる。 [0023] The processing steps described above, if the time deviation between the actual transportation process stroke and a predetermined schedule is not detected, repeating the steps of processing shown in the above (step S2 to S4) to execute continue carrying process subsequent by performing. 一方、予定のスケジュールと実際の搬送処理行程との間にずれ時間が検出された場合には、クラスタコントローラ2では、以下のようにして搬送処理の制御を行う。 On the other hand, if the time deviation between the actual transportation process stroke and a predetermined schedule is detected, the cluster controller 2 controls the conveying process in the following manner. まず、ずれ時間が検出された時点で既にカセットモジュールから取り出されて搬送処理が開始(スタート)されていたウエハと、 First, a wafer which has been transported processed is taken out from the cassette module already started (start) at the time the deviation time is detected,
未だ搬送処理が開始(スタート)されていなかったウエハとを例えば前記搬送処理スケジュールの実行状況に基づいて特定する。 Yet identified based a wafer transport process has not been started (start), for example, in execution status of the transfer processing schedule.

【0024】ここで、本例では、上記したテーブル20 [0024] Here, in this example, the table 20 described above
aに従った搬送処理行程において、時刻30秒〜1分3 In carrying process step according to a, time 30 seconds to 1 minute 3
0秒までの間に行われることになっていたプロセスモジュールPM1におけるウエハ1についての処理が実際には更に30秒長い時間を要し、このため、時刻30秒〜 Process for the wafer 1 is required actually for another 30 seconds a long time in the process module PM1 which was to take place is that until 0 seconds and therefore, the time for 30 seconds to
2分までの処理時間を要してしまった場合について説明する。 Description will be given of a case where've required the processing time of up to 2 minutes. この場合には、例えば時刻1分30秒から開始される予定であったウエハ1の搬送処理が30秒遅延して時刻2分から開始されることになるとともに、時刻2分から開始される予定であったウエハ3の搬送処理がこの時点では開始されないことになる。 In this case, there plans to transport processing of the wafer 1 was to be initiated, for example, from time 1 minute 30 seconds with will be initiated know time 2 with a delay of 30 seconds is started minutes time 2 conveying the wafer processing 3 is that it does not start at this point. この場合には、上記したウエハの特定処理として、クラスタコントローラ2 In this case, as the specific processing of wafers described above, the cluster controller 2
が、前記遅延時間が検出された時点で既に搬送処理が開始されていたウエハとしてウエハ1及びウエハ2を特定するとともに、未だ搬送処理が開始されていなかったウエハとしてウエハIDが”3”以降(ウエハ3以降)のウエハを特定する。 But with identifying the wafer 1 and the wafer 2 as a wafer which has already been conveyed processing starts when the delay time has been detected, the wafer ID as a wafer which has not yet conveying process is started "3" or later ( to identify the wafer of the wafer 3 or later).

【0025】次に、クラスタコントローラ2が、前記未だ搬送処理が開始されていなかったと特定されたウエハに関するスケジュールを除いて前記既に搬送処理が開始されていたウエハについての搬送処理スケジュールを検出されたずれ時間に基づいて補正する(ステップS Next, shift the cluster controller 2, the detected conveyance processing schedule for the wafer which has the already conveying process is initiated except schedule for the wafer which has been identified as not yet been conveyed processing is started corrected based on the time (step S
5)。 5). すなわち、本例の場合には、図3に示すテーブル20bのように、前記未だ搬送処理が開始されていなかったウエハ3以降のウエハに関するスケジュールをテーブル20aから除くとともに、遅延時間が発生した時点よりも後に行われるウエハ1についての搬送処理の予定時刻を30秒ずつ遅延させ、同様に、遅延時間が発生した時点よりも後に行われるウエハ2についての搬送処理の予定時刻を30秒ずつ遅延させる。 That is, in the case of this example, as a table 20b shown in FIG. 3, with the exception of schedule for the wafer 3 after the wafer has not yet conveying process is started from the table 20a, from the time when the delay time has occurred delaying the estimated time of transport process for the wafer 1 to be performed after every 30 seconds, similarly, it is delayed by 30 seconds estimated time of transport process for the wafer 2 to be performed later than the time when the delay time has occurred.

【0026】このような補正処理の方法としては、例えばウエハ3以降に関するスケジュールをテーブル20a [0026] Such a correction as a method of treatment is, for example, the wafer 3 after the schedule on the table 20a
から削除した後にウエハ1及びウエハ2についてのスケジュールをそれぞれ遅延させることによって行われるが、この補正処理の方法としては任意であり、例えばテーブル20aに設定されているスケジュールを一旦全てのウエハに関して遅延させた後に、ウエハ3以降に関するスケジュールを削除するようにしてもよい。 Is performed by delaying respective schedule for the wafer 1 and the wafer 2 after removing from, the is arbitrary as correction processing method, delayed with respect to once every wafer schedule set in the table, for example 20a in after, it is also possible to delete the schedule on the wafer 3 or later. また、上記したテーブル20bに対応した補正後のウエハ1及びウエハ2に対する搬送処理等のスケジュールを図4に示す。 Also shows the schedule for carrying process such as to the wafer 1 and the wafer 2 after the correction corresponding to the table 20b described above in FIG. なお、同図に示したスケジュールの内容としては、 It should be noted that, as the content of the schedule shown in the figure,
前記テーブル20bの内容と同様である。 Is the same as the contents of the table 20b. また、この時点での処理行程の状態は、ウエハ1が時刻2分〜2分3 The state of the processing step at this point, the wafer 1 is time 2 minutes 2 minutes 3
0秒の間にプロセスモジュールPM1からプロセスモジュールPM2へ搬送されたところである。 0 seconds is where conveyed from the process module PM1 to the process module PM2 between.

【0027】ここで、上記のようなスケジュールの補正処理を行った場合には、前記ずれ時間が検出された時点で既に搬送処理が開始されていたウエハ2については、 [0027] Here, when performing scheduling of correction processing as described above, the wafer 2 was already conveying process is started at time when the deviation time is detected,
例えば図4に示されるように、プロセスモジュールPM For example, as shown in FIG. 4, the process module PM
3で予定されていた処理時間(1分30秒間)よりも更に30秒長く当該モジュール内に放置されることとなり、製品の品質は保証されなくなる。 Than the processing time was scheduled in 3 (1 min 30 sec) will be left in for another 30 seconds longer in the module, the quality of the product is no longer guaranteed. このため、本例では以下で、ウエハ2についてのスケジュールを更に補正することにより、ウエハ2について本来予定されていた処理の手順を担保して新たな搬送処理スケジュールを作成する。 Therefore, in this example below, by further correcting the schedule for the wafer 2, and secured a procedure of processing was scheduled originally for the wafer 2 to create a new transport process schedule. なお、上記したウエハ2のようにずれ時間が検出された時点で既に処理の一部が開始されてしまっていたウエハについては、以下で説明する更なるスケジュールの補正処理によっても予定されていた手順通りのスケジュールを組むことができるとは限らないため、以下で説明する更なる補正処理を行うかどうかは任意である。 Note that the above-mentioned wafer was already been started part of the processing when the deviation time is detected as the wafer 2 was scheduled by the correction process further schedule described below procedure because not always can schedule the street, whether perform further correction processing described below is optional.

【0028】すなわち、本例では、テーブル20bに示されるように、ウエハ2の搬送処理が本来予定されていた時刻である時刻2分30秒〜3分の間及び時刻4分〜 [0028] That is, in this example, as shown in table 20b, the transport process between time 2 minutes 30 seconds to 3 minutes is the time that was scheduled originally and time 4 minutes to the wafer 2
4分30秒の間のいずれにおいてもウエハ1について上記のように遅延された搬送処理の予定が入っていないため、これらの空き時間を利用することにより、ウエハ2 The wafer 1 in any of between 4 minutes 30 seconds for that does not have scheduled transport process is delayed as described above, by utilizing these free time, the wafer 2
についてのスケジュールを元の予定通りのスケジュールに更に補正して、ウエハ2についての本来の処理手順を担保することができる。 Further correction schedule to the original schedule of planned for, it is possible to ensure the original processing procedure for the wafer 2. ここで、この補正処理が上記した更なる補正処理であり、上記したように、ウエハ2の搬送処理が本来予定されていた時刻にウエハ1についての搬送処理の予定が入ってしまっていた場合には、ウエハ2についてこの更なる補正処理を行うことはできない。 Here, a further correction process of the correction process described above, as described above, if the schedule of the transport process for the wafer 1 to the time at which the process of transporting the wafer 2 had been scheduled originally had ever fall It can not perform this additional correction processing for the wafer 2.

【0029】上記のようにしてウエハ1及びウエハ2についてのスケジュールが補正された後、クラスタコントローラ2が、前記ずれ時間が生じた時点で未だ搬送処理が開始されていなかったウエハ3以降のウエハに関するスケジュールを補正された搬送処理スケジュールに以下のようにして繰り込んでいく。 [0029] After the schedule for the wafer 1 and the wafer 2 as described above is corrected, the cluster controller 2, the wafer 3 relates subsequent wafers that have not yet been conveyed processing starts when the deviation time has occurred go convolutionally as follows schedule corrected carrying process schedule. なお、本例では、このスケジュールの繰り込み処理をウエハIDの順(ウエハ3、ウエハ4、・・・)に行うこととし、まず、ウエハ3のスケジュールを上記のようにして補正されたウエハ1及びウエハ2に関する搬送処理スケジュールに繰り込む処理について説明する。 In this example, the order of the wafer ID renormalization processing for this schedule (wafer 3, the wafer 4, ...) and to perform the, first, the wafer 1 and the schedule of the wafer 3 has been corrected in the manner described above for processing convolving the transport processing schedule for the wafer 2 will be described.

【0030】まず、前記補正されたスケジュール中に組み込まれたウエハ1及びウエハ2に関する搬送処理の予定時刻の隙間に空き時間があるかどうかを例えば時刻の早い順に検索する(ステップS6)。 The first searches whether the corrected there is free time gap scheduled time of the transfer processing relating to the wafer 1 and the wafer 2 incorporated into the schedule are listed in the ascending order of time for example (step S6). この空き時間としては、例えば時刻3分〜3分30秒があり、この間の時刻にはウエハ1及びウエハ2に関する搬送処理の予定が入っていない。 As the free time, for example, there is a time 3 minutes 30 seconds to 3 minutes, for that time of the time does not contain the expected transportation process regarding the wafer 1 and the wafer 2. この場合に、この空き時間を利用してウエハ3をカセットモジュールCM1(スロット3)からプロセスモジュールPM5へ搬送するようにスケジュールを組み込もうとしたときには、ウエハ3について後続する他の搬送処理の時刻にも、基板搬送装置による搬送処理の予定が空いていること、すなわち同時搬送を回避していることが必要な条件となる。 In this case, when trying to incorporate the schedule to transfer the wafer 3 by using this idle time from the cassette module CM1 (slot 3) to the process module PM5, the time of other transport process that follows the wafer 3 also, it is empty will transportation process by the substrate transport apparatus, that is, condition necessary that avoids simultaneous conveyance.

【0031】このため、次に、上記した場合にウエハ3 [0031] For this reason, then, the wafer 3 in the case of the above-mentioned
のプロセスモジュールPM5への搬送処理が終了すると予定される時刻3分30秒に当該モジュールPM5におけるウエハ3の処理に要すると予定される時間である1 The time at which the transport process to the process module PM5 of is expected to require the processing of the wafer 3 in the module PM5 time 3 minutes 30 seconds, which is scheduled to end 1
分間を加えることにより、前記モジュールPM5からウエハ3を取り出すと予定される時刻A、すなわち時刻4 By adding between minute time A, i.e. time 4 to be scheduled and taken out wafer 3 from the module PM5
分30秒を計算し(ステップS7)、この時刻Aでウエハ3の搬送処理を行うことができるか、すなわち他のウエハの搬送処理の予定が入っていないかどうかを確認する(ステップS8)。 Minute 30 seconds calculated (step S7), and whether it is possible to perform the transfer process of the wafer 3 at this time A, i.e. to see if contains no scheduled transportation process other wafer (step S8).

【0032】また、例えばウエハ3のように半導体製造装置4での一連の処理において複数回の搬送処理が行われる場合には、これらすべての搬送処理の予定時刻について、上記のような確認処理(ステップS7〜S8)を同時に行う。 Further, for example, when multiple transport processes in a series of processing in the semiconductor manufacturing device 4 as the wafer 3 is performed, the estimated time of all transportation process, check processing as described above ( step S7~S8) is carried out at the same time. 例えばウエハ3については、上記した搬送処理の予定時刻4分30秒〜5分での搬送処理スケジュールには空きがあり、また、ウエハ3について更に行われるプロセスモジュールPM6からカセットモジュールCM2(スロット3)への搬送処理の予定時刻7分〜7 For the wafer 3, for example, the carrying process schedule for the scheduled time 4 minutes 30 seconds to 5 minutes of the transfer process described above is full, The cassette modules CM2 from the process module PM6 further performed for the wafer 3 (slot 3) estimated time of 7 minutes and 7 of the transfer process to the
分30秒についても搬送処理スケジュールの予定が空いていることが確認され、この空き時間にウエハ3についてのスケジュールを繰り込むことが確定され、当該スケジュールが搬送処理スケジュールに繰り込まれる(ステップS9)。 For min 30 seconds confirmed to be vacant plan transportation process schedules, this can convolving the schedule for the wafer 3 in the free time is determined, the schedule is retracted to the transport process schedule (step S9) .

【0033】なお、上記の処理(ステップS7〜S8) [0033] The above-described processing (step S7~S8)
において、ウエハ3に対するいずれかの搬送処理の予定時刻に既に他のウエハの搬送処理の予定が入っていた場合には、前記既に設定されている他のウエハについてのスケジュール中の隙間から再び他の空き時間を検索し(ステップS6)、上記した処理(ステップS7〜S In, already scheduled time one of the transport process for the wafer 3 in the other when the planned transportation process of the wafer had entered, the already in schedule for other wafer being set from the gap again other Find the free time (step S6), and the above-mentioned process (step S7~S
8)を繰り返す。 Repeats 8). また、既にテーブルに設定されたウエハについてのスケジュール中の隙間に空き時間がなかった場合や、或いは、空き時間があっても、上記した確認処理の結果、これらいずれの空き時間を利用してもウエハ3のスケジュールを同時搬送を回避して組み込むことができない場合には、テーブルの最後、すなわち既にテーブルに設定された他のウエハについてのスケジュールがすべて終了すると予定される時刻よりも後の時刻にウエハ3のスケジュールを繰り込む(ステップS11)。 Also, already or if no free time to clearance in schedule for the wafer set in the table, or even if there is spare time, the result of the confirmation process described above, be utilized in any of these free time If the schedule of the wafer 3 can not be incorporated to avoid the simultaneous transport, the last of the table, that is already at a later time than the time at which the schedule of the other of the wafer that has been set in the table is scheduled with all ends renormalize the schedule of the wafer 3 (step S11).

【0034】次いで、上記したウエハ3の場合と同様な繰り込み処理により、ウエハ4以降のウエハのスケジュールについても、既に搬送処理の予定が設定されたウエハとの同時搬送を回避して搬送処理スケジュールに順次繰り込んでいく(ステップS10)。 [0034] Then, the case similar to renormalization processing of the wafer 3 described above, the wafer 4 or later of the wafer of the schedule as well, to transport processing schedule already to avoid the simultaneous transport of the wafer, which will have been set in the transport process go sequentially convolutionally (step S10). 以上の処理ステップにより、図5に示すような新たな搬送処理スケジュールテーブル20cが作成され、クラスタコントローラ2 By the above processing steps, a new transport process schedule table 20c as shown in FIG. 5 is created, the cluster controller 2
は、この新たに作成された搬送処理スケジュールに従って基板搬送装置に後続する搬送処理を実行させる(ステップS2)。 It is to perform the conveying process following the substrate transfer apparatus in accordance with the newly created transport process schedule (step S2). なお、図6には前記図5に示したテーブル20cに対応した半導体製造処理のスケジュールを示してあり、スケジュールの内容については、前記テーブル20cの内容と同様である。 Incidentally, in FIG. 6 are shown the schedule of a semiconductor manufacturing process corresponding to the table 20c shown in FIG. 5, for the content of the schedule is the same as the contents of the table 20c.

【0035】従って、複数の基板を同時に搬送することなく複数の搬送先へ並列的に順次搬送させるための搬送処理スケジュールに従って、半導体製造装置に備えられた基板搬送装置に基板の搬送処理を実行させるに際して、前記搬送処理スケジュールと実際の搬送処理行程との間にずれ時間が生じてしまった場合であっても、上記のように同時搬送を回避して新たな搬送処理スケジュールが作成され、この新たなスケジュールに従って後続する搬送処理が実行されるため、製造される半導体製品の品質を担保することができる。 [0035] Thus, following the transfer process schedule for parallel and sequentially conveyed to a plurality of transport destination without carrying a plurality of substrates simultaneously, to perform the process of transporting the substrate to the substrate transfer apparatus provided in a semiconductor manufacturing device in the even if the deviation time between the actual transportation process stroke and conveying process schedule had occurred, a new transportation process schedule to avoid simultaneous conveyance as described above is created, the new since the transport process that follows in accordance with a schedule runs, it is possible to ensure the quality of the semiconductor product to be manufactured. また、上記のような搬送制御方法が用いられた場合には、上記したようなずれ時間が生じてしまった場合であっても、製造処理を停止させてユーザにより復旧作業等を行う必要がなく、半導体制御装置を制御するコントローラ等によって元の正常な運転状態を復旧させることができる。 Further, when the conveyance control method as described above is used, even if the deviation time as described above had occurred, there is no need to perform recovery operation by the user of the production process is stopped like , it is possible to recover the normal operating condition of the original by a controller for controlling the semiconductor control device.

【0036】また、上記実施例では、ずれ時間が生じた時点で未だ搬送処理が開始されていなかったウエハに関するスケジュールを繰り込んでいく際に、時刻の早い順に空き時間を検索して繰り込み処理を行うようにしたため、処理対象となるウエハのすべてを処理するのに要する全処理時間を短縮するように新たな搬送処理スケジュールを作成することができる。 [0036] In the above embodiment, when going convolutionally schedule wafer about that have not yet conveying process is started at the time when the deviation time occurs, the renormalization process searches the ascending order free time to the time for that to perform, it is possible to create a new transport process scheduled to reduce the total processing time required to process all wafers to be processed. ここで、上記実施例では、プロセスモジュールPM1におけるウエハ1に対する処理に要すると予め予定された処理時間(1分間)が実際の処理時間(1分30秒間)とは異なっていた場合について説明したため、このウエハ1と同一の処理が行われる後続するウエハ4、ウエハ7、・・・のスケジュールについても、上記したウエハ1に生じた30秒の遅延時間をスケジュールに組み込んで、上記図5に示した新たな搬送処理スケジュールテーブル20cを作成した。 Here, since in the above embodiment, the when required for processing for the wafer 1 in the process module PM1 previously scheduled processing time (1 minute) the actual processing time (1 minute 30 seconds) it has been described for the case where different, wafer 4 which follows the wafer 1 same processing as is performed, the wafer 7, for the ... schedule by incorporating the scheduling delay time of 30 seconds generated in the wafer 1 described above, as shown in FIG. 5 you create a new transport processing schedule table 20c.

【0037】この場合には、例えば図1に示すように、 As shown in this case, in FIG. 1, for example,
各処理行程に要すると予定される処理時間をまとめたテーブル10を上記したクラスタコントローラ2により予め記憶しておく。 Table 10 summarizes the processing time expected to be required in the processing step is stored in advance by the cluster controller 2 described above. そして、例えばプロセスモジュールP Then, for example, the process module P
M1でウエハ1に対して行われた実際の処理(プロセスレシピA)に要した時間が予め予定されていた処理時間(1分間)とは異なり、更に30秒多くの処理時間を要することが確認された場合には、テーブル10中に設定された前記”1分間”を実際の処理に要した”1分30 M1 Unlike actual processing was performed on the wafer 1 (process recipe A) processing time required was scheduled in advance to the time (1 minute), the confirmation that further takes 30 seconds more processing time If it is, the "1 minute 30 took the" 1 minute "set in the table 10 to the actual processing
秒間”に変更して、この実際に要した処理時間を新たな設定時間として記憶し、上記した新たな搬送処理スケジュールを作成する際に反映させる(遅延時間の学習)。 Seconds to change to ", the actually required processing time was stored as a new set time, it is reflected when creating a new transport processing schedule as described above (the delay time learning).

【0038】また、上記実施例では、本発明に係る搬送制御方法による搬送制御処理を例えばプロセッサやメモリを備えたハードウェア資源(クラスタコントローラ2)において、プロセッサが制御プログラムを実行することにより行った場合の例を示したが、本発明では、上記した搬送制御処理において説明した各処理ステップを行う機能手段を独立したハードウェア回路として構成してもよい。 [0038] In the above embodiment, the conveyance control method hardware resources having a conveyance control process example processors and memory according to the present invention (cluster controller 2) was performed by the processor executing a control program an example is shown of a case, according to the present invention may be configured as a hardware circuit independent functional means for performing the processing steps described in the conveyance control process described above.

【0039】また、上記実施例では、プロセスモジュールでのウエハ処理において遅延時間が生じた場合について説明したが、搬送処理スケジュールと実際の搬送処理行程との間にずれ時間を生じさせる原因としては、例えば基板搬送装置による基板搬送処理の際にずれ時間が生じることもあり、本発明は、このようにして生じたずれ時間に対処して半導体製造装置の正常な運転の実行を担保したものである。 [0039] In the above embodiment has described the case where the delay time in the wafer processing in the process module occurs, as a cause to generate a deviation time between the actual transportation process stroke and conveying process schedule, for example sometimes time shift during the substrate transfer process by a substrate transport apparatus is produced, the present invention is obtained by securing the execution of the normal operation of the semiconductor manufacturing device to address this manner resulting delay times . また、ずれ時間としても、必ずしも上記実施例のように実際の搬送処理行程が予定されていたスケジュールよりも遅延してしまった場合に限られず、実際の搬送処理行程の方が予定されていたスケジュールよりも速く進んでしまった場合にも本発明により新たな搬送処理スケジュールを作成して製品の品質の低下を防止することができる。 In addition, the shift as a time, not limited to the case that always got delayed than the actual transport process stroke had been planned schedule as in the above embodiment, the schedule that had been scheduled to be towards the actual transport process stroke it is possible to prevent deterioration in quality of the product to create a new transport process scheduled by also present invention when you have proceeded faster than.

【0040】また、本発明は、前記ずれ時間が検出された際に、既に搬送処理が開始されていた基板についてのスケジュールを補正した後、未だ搬送処理が開始されていなかった基板に関するスケジュールを前記補正された搬送処理スケジュールに同時搬送を回避して繰り込むものであるため、スケジュールを繰り込むことができる空き時間が複数箇所あった場合には、いずれの空き時間を利用して当該スケジュールが組み込まれてもよい。 Further, the present invention, when the deviation time is detected, after already corrected schedule for substrate transport process has been started, the schedule to a substrate which has not yet conveying process is started since the corrected carrying process schedule those convolving avoiding simultaneous conveyance, if the idle time that can convolving the schedule had a plurality of locations is the schedule built-in using any free time it may be. また、この際、予め予定されていた搬送処理の開始時刻よりも早い時刻に前記スケジュールが繰り込まれても構わない。 In addition, at this time, it may be the schedule is retracted to a time earlier than the start time of the transfer process that had been pre-planned.

【0041】また、上記実施例では、予定された搬送処理スケジュールと実際の搬送処理行程とのずれ時間を検出した後に、この時点で搬送処理が開始されていた基板と未だ搬送処理が開始されていなかった基板とを特定したが、これら2つの処理のステップが行われる順序としては任意であり、例えば上記したクラスタコントローラ2によって常に搬送処理が開始された基板と未だ搬送処理が開始されていない基板とを監視するとともに、予定された搬送処理スケジュールと実際の搬送処理行程との間の時間のずれを監視していてもよく、要は、ずれ時間が検出された際に既に搬送処理が開始されていた基板と未だ搬送処理が開始されていなかった基板とを特定することができればよい。 [0041] In the above embodiment, after detecting the deviation time of the actual transportation process step a scheduled transport process schedule, yet carrying process and substrate transport process has been started at this point is started have been identified and none was substrate, these as the order in which two processing steps are performed is arbitrary, for example, the above still carrying process always substrate transport process is initiated by the cluster controller 2 is not started substrate It monitors the bets may be monitors the time deviation between the actual transportation process step a scheduled transport process schedule, short, already carrying process is started when the deviation time is detected the which was the substrate and the substrate which has not yet been conveyed treatment begins it suffices to identify.

【0042】 [0042]

【発明の効果】以上説明したように、本発明に係る搬送制御方法によると、複数の基板を同時に搬送することなく複数の搬送先へ並列的に順次搬送させるための搬送処理スケジュールに従って、半導体製造装置に備えられた基板搬送装置に基板の搬送処理を実行させるに際して、 As described in the foregoing, according to the transport control method according to the present invention, following the transfer process schedule for parallel and sequentially conveyed to a plurality of transport destination without carrying a plurality of substrates simultaneously, the semiconductor manufacturing in executing the process of transporting the substrate to the substrate transfer apparatus provided in the apparatus,
前記搬送処理スケジュールと実際の搬送処理行程との間にずれ時間が生じてしまった場合であっても、同時搬送を回避して新たな搬送処理スケジュールを作成し、この新たなスケジュールに従って後続する搬送処理を実行させるようにしたため、半導体製造装置によって製造される製品の品質を担保することができる。 Conveying said even if the deviation time between the actual transportation process stroke and conveying process schedule had occurred, that to avoid simultaneous conveyance to create a new transport process schedule, followed according to the new schedule due to so as to perform the process, it is possible to ensure the quality of products produced by the semiconductor manufacturing device.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例に係る搬送制御処理を説明するための図である。 1 is a view for explaining a transportation control process according to an embodiment of the present invention.

【図2】予め設定される搬送処理スケジュールの一例である。 Figure 2 is an example of a transport process schedule previously set.

【図3】搬送処理スケジュールの補正を説明するための図である。 3 is a diagram for explaining the correction of the transfer processing schedule.

【図4】補正された搬送処理スケジュールに従った半導体製造処理のスケジュールの一例である。 FIG. 4 is an example of the corrected semiconductor manufacturing process schedule in accordance with the carrying process schedule.

【図5】新たに作成された搬送処理スケジュールの一例である。 5 is an example of a newly created transport process schedule.

【図6】新たに作成された搬送処理スケジュールに従った半導体製造処理のスケジュールの一例である。 6 is an example of a newly created semiconductor manufacturing process schedule in accordance with the carrying process schedule.

【図7】クラスタ型枚葉式半導体製造装置及びコントローラの一構成例である。 7 is a configuration example of a cluster-type single-wafer semiconductor manufacturing device and a controller.

【図8】ウエハの処理ルートを説明するための図である。 8 is a diagram for illustrating the wafer processing route.

【図9】半導体製造処理における自動運転のためのスケジュールの一例である。 9 is an example of a schedule for automatic operation in a semiconductor manufacturing process.

【図10】ウエハ処理中に生じたずれ時間を説明するための図である。 10 is a diagram for explaining the delay times occurring during wafer processing.

【符号の説明】 DESCRIPTION OF SYMBOLS

1・・クラスタ型枚葉式半導体製造装置、 2・・クラスタコントローラ、3・・LAN、 4・・クラスタ型枚葉式半導体製造装置、 1 ... cluster single-wafer processing type semiconductor manufacturing apparatus, 2 ... cluster controller, 3 ... LAN, 4 ... cluster single-wafer processing type semiconductor manufacturing apparatus,

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数の基板を同時に搬送することなく複数の搬送先へ並列的に順次搬送させるための搬送処理スケジュールに従って、半導体製造装置に備えられた基板搬送装置に基板の搬送処理を実行させる搬送制御方法において、 基板搬送装置による搬送処理を監視して前記搬送処理スケジュールと実際の搬送処理行程とのずれ時間を検出するステップと、 前記複数の基板の内で現時点で搬送処理が開始されている基板と未だ搬送処理が開始されていない基板とを特定するステップと、 搬送処理スケジュールから未だ搬送処理が開始されていない基板に関する部分を除いて現時点で搬送処理が開始されている基板の搬送処理スケジュールを前記ずれ時間に基づいて補正するステップと、 補正された搬送処理スケジュールに前記未だ搬送処 Accordance 1. A conveying process schedule for parallel and sequentially conveyed to a plurality of transport destination without carrying a plurality of substrates simultaneously, to perform the process of transporting the substrate to the substrate transfer apparatus provided in a semiconductor manufacturing device in the transport control method, and detecting a time shift between the actual transportation process stroke and the conveyance processing schedule to monitor the transfer process by the substrate transfer device, the transport process is started at present among the plurality of substrates a step of still carrying process the substrate there are to identify a substrate that has not been started, the transfer process of the substrate conveying process at present except for portions related to the substrate not yet conveying process is started from the transfer processing schedule is started and correcting on the basis of the schedule to the deviation time, the still conveying punished corrected carrying process schedule が開始されていない基板に関する搬送処理スケジュールを同時搬送を回避して繰り込んで新たな搬送処理スケジュールを作成するステップと、 作成された新たな搬送処理スケジュールに従って基板搬送装置に後続する搬送処理を実行させるステップと、 を有することを特徴とする搬送制御方法。 Run but the step of creating a initiated convolutionally to avoid simultaneous conveying the carrying process schedule for the substrate is not a new transport process scheduling, the transport process following the substrate transfer apparatus in accordance with the new transport process schedule created transport control method characterized by comprising the step of, the.
JP6917397A 1997-03-06 1997-03-06 Transfer control method Pending JPH10256342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6917397A JPH10256342A (en) 1997-03-06 1997-03-06 Transfer control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6917397A JPH10256342A (en) 1997-03-06 1997-03-06 Transfer control method

Publications (1)

Publication Number Publication Date
JPH10256342A true true JPH10256342A (en) 1998-09-25

Family

ID=13395076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6917397A Pending JPH10256342A (en) 1997-03-06 1997-03-06 Transfer control method

Country Status (1)

Country Link
JP (1) JPH10256342A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054187A1 (en) * 2000-01-17 2001-07-26 Ebara Corporation Wafer transfer control apparatus and method for transferring wafer
JP2007165913A (en) * 1999-06-23 2007-06-28 Asml Us Inc Robot pre-positioning in wafer processing system
JP2007208269A (en) * 1998-12-31 2007-08-16 Asml Us Inc Method and device for synchronizing substrate processing system
JP2007281490A (en) * 2000-03-07 2007-10-25 Asml Us Inc Recipe cascading in wafer processing system
KR100823237B1 (en) * 2000-01-17 2008-04-18 가부시키가이샤 에바라 세이사꾸쇼 Wafer transfer control apparatus and method for transferring wafer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621698B2 (en) * 1998-12-31 2011-01-26 エーエスエムエル ホールディング エヌ.ブイ. Method and apparatus for synchronizing a substrate processing system
JP2007208269A (en) * 1998-12-31 2007-08-16 Asml Us Inc Method and device for synchronizing substrate processing system
JP2007214551A (en) * 1999-06-23 2007-08-23 Asml Us Inc Robot pre-arrangement in wafer processing system
JP2007165913A (en) * 1999-06-23 2007-06-28 Asml Us Inc Robot pre-positioning in wafer processing system
WO2001054187A1 (en) * 2000-01-17 2001-07-26 Ebara Corporation Wafer transfer control apparatus and method for transferring wafer
US6772029B2 (en) 2000-01-17 2004-08-03 Ebara Corporation Wafer transfer control apparatus and method for transferring wafer
US7072730B2 (en) 2000-01-17 2006-07-04 Ebara Corporation Substrate transfer controlling apparatus and substrate transferring method
US7313452B2 (en) 2000-01-17 2007-12-25 Ebara Corporation Substrate transfer controlling apparatus and substrate transferring method
KR100823237B1 (en) * 2000-01-17 2008-04-18 가부시키가이샤 에바라 세이사꾸쇼 Wafer transfer control apparatus and method for transferring wafer
JP2007281490A (en) * 2000-03-07 2007-10-25 Asml Us Inc Recipe cascading in wafer processing system

Similar Documents

Publication Publication Date Title
US20060111805A1 (en) Fabrication system and fabrication method
US7151980B2 (en) Transport management system and method thereof
US7221993B2 (en) Systems and methods for transferring small lot size substrate carriers between processing tools
US8055378B2 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
US6351686B1 (en) Semiconductor device manufacturing apparatus and control method thereof
US5696689A (en) Dispatch and conveyer control system for a production control system of a semiconductor substrate
US7218983B2 (en) Method and apparatus for integrating large and small lot electronic device fabrication facilities
US20050273191A1 (en) Small lot size lithography bays
US20050005808A1 (en) Transfer system and semiconductor manufacturing system
US20100068009A1 (en) Vacuum processing apparatus
US20030109945A1 (en) Apparatus and method for automatically controlling semiconductor manufacturing process in semiconductor factory automation system
JPH11102953A (en) Substrate carriage control method
US6162010A (en) Method for recovering object to be treated after interruption
US6298274B1 (en) Conveyance system in a semiconductor manufacturing process and method for processing semiconductor wafer therein
US7522968B2 (en) Scheduling method for processing equipment
US5930137A (en) Work supplying method and apparatus to batch process apparatus for semiconductor wafer with preferential treatment to time critical lots
JPH1050794A (en) Apparatus and method for processing substrate
US6931303B2 (en) Integrated transport system
US6516238B1 (en) Semiconductor factory automation system and method for transporting semiconductor wafers
US20070282474A1 (en) Method and system for dynamically changing the transport sequencing in a cluster tool
US6535784B2 (en) System and method for scheduling the movement of wafers in a wafer-processing tool
JPH0950948A (en) System coping with failure of semiconductor manufacturing apparatus
US6996448B2 (en) Transport system with multiple-load-port stockers
Kim et al. Scheduling start-up and close-down periods of dual-armed cluster tools with wafer delay regulation
US20090076648A1 (en) System, method and storage medium for controlling a processing system