JPH0962484A

JPH0962484A - ディジタルデータ記録／再生装置及びメモリ制御方法

Info

Publication number: JPH0962484A
Application number: JP24098195A
Authority: JP
Inventors: Masamitsu Kai; 正光甲斐
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-08-25
Filing date: 1995-08-25
Publication date: 1997-03-07

Abstract

(57)【要約】【課題】例えば、８ビットのＤＲＡＭを４個使って、
３２ビットでバッファメモリにデータを転送できるよう
にした場合、バッファメモリの任意の境界のアドレスか
らデータを転送できるようにし、バッファメモリの容量
を有効に使用できるようにする。【解決手段】例えば８ビットのＤＲＡＭ５０〜５３を
４個用いて３２ビットでデータ転送をできるようにバッ
ファメモリ１９を構成する。バッファメモリにデータを
転送する際に、ＤＲＡＭ５０〜５３の境界のアドレスか
らデータを転送する場合には、その境界の所までダミー
データを付加して転送すると共に、ＣＡＳ０〜ＣＡＳ３
信号により、ダミーデータが転送される所のＤＲＡＭへ
の書込みを無効にする。バッファメモリからデータを転
送する際に、ＤＲＡＭの境界のアドレスからデータを転
送する場合には、その境界の所までデータを取り除い
て、データを転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、特に、テープ状
記録媒体にディジタルデータを記録／再生するデータ記
録／再生装置及び、そのバッファメモリの制御に用いて
好適なメモリ制御方法に関する。

【０００２】

【従来の技術】ディジタルデータを磁気テープに記録／
再生するテープストリーマドライブは、記録容量が膨大
であるため、ハードディスク等に記録されたデータをバ
ックアップするのに広く用いられている。また、テープ
ストリーマドライブは、バックアップ用としてばかりで
なく、動画データのような大きなファイルのデータを記
録する場合にも好適である。

【０００３】このようなテープストリーマドライブとし
て、例えば、８ミリＶＴＲのテープカセットと同様のテ
ープカセットを利用したものが知られている。このよう
なテープストリーマドライブでは、回転ヘッドを用い
て、ヘリカルスキャン方式で、ディジタルデータを磁気
テープに記録／再生している。

【０００４】また、このようなテープストーマドライブ
では、データ記録容量の増大を図るために、データを圧
縮して記録すること行われている。データ圧縮方式とし
ては、例えば、ＬＺ（Lempel-ZIV）符号を用いたものが
知られている。ＬＺ符号は、文字列の繰り返しを検出す
ることで、データの圧縮を行うものである。また、この
ようにデータ圧縮して記録すると、特に、シーケンシャ
ルなデータを記録／再生する場合には、読み出し／書込
みするデータ量が少なくなるので、アクセス速度が見か
け上速くなる。

【０００５】このようなデータ圧縮機能を実現するため
に、テープストリーマドライブには、例えばＬＺ符号の
データ圧縮／伸長を行うデータ圧縮／伸長部が設けられ
ている。通常、データ圧縮／伸長部は、オリジナルデー
タ側インターフェースと、データ圧縮／伸長エンジン
と、圧縮データ側インターフェースとを有している。オ
リジナルデータ側インターフェース及び圧縮データ側イ
ンターフェースには、ＤＭＡ（Direct Memory Access）
の転送速度を調整するためのＦＩＦＯ（First-InFirst-
Out）レジスタが設けられる。

【０００６】データを圧縮する場合には、オリジナルデ
ータ側インターフェースにオリジナルデータが送られ
る。オリジナルデータは、例えば５１２バイトを１セグ
メントとして、セグメント単位で送られてくる。このオ
リジナルデータがデータ圧縮／伸長エンジンに供給され
る。データ圧縮／伸長エンジンで、このデータが圧縮さ
れていく。

【０００７】入／出力されるデータと、磁気テープへの
データ記録／再生との間のデータの転送を調整するため
に、データ圧縮／伸長部の後段には、バッファメモリが
設けられている。データを記録する場合、例えばＳＣＳ
Ｉインターフェースを使って入力されたオリジナルデー
タは、圧縮され、一旦、バッファメモリに蓄えられた
後、テープに記録される。また、磁気テープからの再生
データは、一旦、バッファメモリに蓄えられた後、伸長
され、ＳＣＳＩインターフェースを使って出力される。

【０００８】バッファメモリとして、従来、１６ビット
でデータを転送するものが使われている。これは、８ビ
ットのＤＲＡＭを２つ設けてバッファメモリを構成し、
１６ビット単位でデータを転送するものである。しかし
ながら、１６ビットでデータ転送するのでは、データの
転送速度が十分でない。

【０００９】そこで、バッファメモリとして、３２ビッ
トでデータを転送できるようにしたものが考えられてい
る。このようなバッファメモリは、８ビットのＤＲＡＭ
を４個使って構成できる。３２ビットでデータを転送で
きれば、従来の１６ビットで転送するものに比べて、転
送速度を著しく向上できる。

【００１０】

【発明が解決しようとする課題】ところが、８ビットの
ＤＲＡＭを４個使って３２ビットでデータを転送できる
ようにした場合、バッファメモリの任意の境界のアドレ
スからデータを転送できない。このため、記憶容量に無
駄が生じる。

【００１１】つまり、図６に示すように、８ビットのＤ
ＲＡＭ１００、１０１、１０２、１０３から３２ビット
のバッファメモリを構成したとする。ＤＲＡＭ１００の
アドレスは４ｎ（０、４、８、…）となり、ＤＲＡＭ１
０１のアドレスは４ｎ＋１（１、５、９、…）となり、
ＤＲＡＭ１０２のアドレスは４ｎ＋２（２、６、１０、
…）となり、ＤＲＡＭ１０３のアドレスは４ｎ＋３
（３、７、１１、…）となる。

【００１２】３２ビットでデータを転送する場合、アド
レス「０」〜「３」、アドレス「４」〜「７」、アドレ
ス「８」〜「１１」、…のように、４の整数倍のアドレ
スから、４バイト単位で、データが転送される。

【００１３】ここで、図６Ａに示すように、アドレス
「１」〜「５」に、既にデータが書かれているとする。
なお、「＊」は既に書かれているデータを示し、「＊
＊」は新たに書かれたデータを示すものとする。この場
合、次のデータをアドレス「６」から転送できれば、記
録容量の無駄は生じない。ところが、データの転送は３
２ビットで行われるため、４の整数倍のアドレスからし
かデータは転送できない。このため、図６Ｂに示すよう
に、アドレス「８」からデータを転送しなければならな
い。アドレス「８」からデータを転送すると、アドレス
「６」、「７」の領域が無駄になる。

【００１４】したがって、この発明の目的は、例えば４
個のＤＲＡＭを用いてバッファメモリを構成した場合
に、４の整数倍以外のアドレスからデータを転送でき、
データ量に無駄が生じないディジタルデータ記録／再生
装置及びメモリ制御方法を提供することにある。

【００１５】この発明は、オリジナルデータの入／出力
を行うオリジナルデータ入／出力手段と、記録媒体にデ
ータを記録／再生する記録／再生手段とオリジナルデー
タ入／出力手段と記録／再生手段との間にあり、記録再
生手段への又は記録／再生手段からのデータを一時的に
蓄えるバッファメモリと、バッファメモリを制御するバ
ッファ制御手段とを有し、バッファメモリは、複数のブ
ロックに分割されており、バッファメモリにデータを転
送する際に、ブロックの境界のアドレスからデータを転
送する場合には、ブロックの境界のアドレスまでに相当
してダミーデータを付加して転送すると共に、ダミーデ
ータが転送される所の分割ブロックへの書込みを無効に
し、バッファメモリからデータを転送する際に、ブロッ
クの境界のアドレスからデータを転送する場合には、ブ
ロックの境界に相当するアドレスまでデータを取り除い
て、データを転送するようにしたディジタルデータ記録
／再生装置である。

【００１６】この発明は、オリジナルデータの入／出力
を行うオリジナルデータ入／出力手段と記録媒体にデー
タを記録／再生する記録／再生手段との間にあり、記録
／再生手段への又は記録再生手段からのデータを一時的
に蓄えるバッファメモリを制御するメモリ制御方法にお
いて、バッファメモリにデータを転送する際に、ブロッ
クの境界のアドレスからデータを転送する場合には、ブ
ロックの境界のアドレスまでに相当してダミーデータを
付加して転送すると共に、ダミーデータが転送される所
の分割ブロックへの書込みを無効にし、バッファメモリ
からデータを転送する際に、ブロックの境界のアドレス
からデータを転送する場合には、ブロックの境界に相当
するアドレスまでデータを取り除いて、データを転送す
るようにしたメモリ制御方法である。

【００１７】例えば８ビットのＤＲＡＭを４個用いて３
２ビットでデータ転送をできるようにバッファメモリを
構成し、バッファメモリにデータを転送する際に、ＤＲ
ＡＭの境界のアドレスからデータを転送する場合には、
その境界の所までダミーデータを付加して転送すると共
に、ダミーデータが転送される所のＤＲＡＭへの書込み
を無効にし、バッファメモリからデータを転送する際
に、ＤＲＡＭの境界のアドレスからデータを転送する場
合には、その境界の所までデータを取り除いて、データ
を転送するようにしている。このため、バッファメモリ
を、例えば８ビットのＤＲＡＭを４個用いて３２ビット
でデータ転送をできるようにした場合に、４ｎでないア
ドレスからもデータ転送でき、バッファメモリの容量が
無駄にならない。

【００１８】

【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。図１は、この発明が適用さ
れたテープストリーマドライブの一例を示すものであ
る。このテープストリーマドライブは、８ミリＶＴＲと
同様の磁気テープを用い、ヘリカルスキャン方式で、磁
気テープにデータを記録／再生するものである。

【００１９】すなわち、図１において、１は回転ドラム
である。回転ドラム１には、記録ヘッド２Ａ及び２Ｂ、
再生ヘッド３Ａ及び３Ｂが配置される。記録ヘッド２Ａ
及び２Ｂは、アジマス角の異なる２つのギャップが極め
て近接して一体構造で設けられた所謂ダブルアジマス構
造とされている。同様に、再生ヘッド３Ａ及び３Ｂは、
ダブルアジマスヘッドの構造とされている。

【００２０】回転ドラム１に、磁気テープ５が巻き付け
られる。この磁気テープ５は、８ミリＶＴＲのテープカ
セットと同様のカセットから引き出されたものである。
回転ドラム１は、ドラムモータ４により回転される。ま
た、磁気テープ５は、キャプスタンモータ６及びピンチ
ローラ（図示せず）により送られる。ドラムモータ４及
びキャプスタンモータ６は、メカコントローラ７の制御
の基に回転される。メカコントローラ７により、ドラム
サーボ及びトラッキングサーボ等の処理が行われてい
る。メカコントローラ７と、全体制御を行うシステムコ
ントローラ１２とは双方向に接続されている。

【００２１】このように記録ヘッド２Ａ及び２Ｂ、再生
ヘッド３Ａ及び３Ｂが配置された回転ドラム１を用い
て、ヘリカルスキャン方式でデータが記録／再生され
る。

【００２２】すなわち、磁気テープ５への記録データ
は、変調回路８で変調され、記録アンプ９を介して、記
録ヘッド２Ａ及び２Ｂに供給される。記録ヘッド２Ａ及
び２Ｂにより磁気テープ５に傾斜トラックに沿ってデー
タが記録される。記録ヘッド２Ａ及び２Ｂは互いに異な
るアジマス角とされており、この傾斜トラックは、１ト
ラック毎に異なるアジマス角のトラックとなる。

【００２３】磁気テープ５のデータは、再生ヘッド３Ａ
及び３Ｂにより再生される。再生ヘッド３Ａ及び３Ｂの
出力は、再生アンプ１０を介して、復調回路１１に供給
される。復調回路１１により、再生データが復調され
る。

【００２４】このテープストリーマドライブでは、デー
タの入出力に、ＳＣＳＩ（Small Computer System Inte
rface ）インターフェースが用いられている。すなわ
ち、データを記録する際には、ホストコンピュータ（図
示せず）から、例えば５１２バイトを１セグメントとし
て、データが送られてくる。このデータは、ＳＣＳＩイ
ンターフェース１３を介して入力される。

【００２５】また、このテープストリーマドライブで
は、データを圧縮／伸長するためのデータ圧縮／伸長部
１４が設けられている。データ圧縮／伸長部１４は、オ
リジナルデータ側インターフェース１５と、データ圧縮
／伸長エンジン１６と、圧縮データ側インターフェース
１７とからなる。データ圧縮／伸長部１４へのデータ
は、ＤＭＡで転送される。オリジナルデータ側インター
フェース１５及び圧縮データ側インターフェース１７
は、ＤＭＡ転送速度を調整するためのＦＩＦＯ（First-
In First-Out）レジスタを有している。

【００２６】データ圧縮／伸長エンジン１６は、ＬＺ符
号により、データの圧縮／伸長処理を行うものである。
ＬＺ符号は、入力した文字列の繰り返しを検出すること
より、データの圧縮を行うものである。すなわち、過去
に処理した文字列に専用のコードが割り振られ、辞書の
形で格納される。入力文字列と辞書とが比較され、一致
したときは辞書コードに書き換えられる。一致しなかっ
た文字列は、逐次、辞書に登録される。このように、入
力文字列を辞書に登録し、文字列を辞書のコードに書き
換えていくことにより、データが圧縮される。

【００２７】データを記録する際には、ホストコンピュ
ータから、例えば５１２バイトを１セグメントとして、
データが送られてくる。このデータは、ＳＣＳＩインタ
ーフェース１３を介して入力される。ＳＣＳＩインター
フェース１３の出力は、データ圧縮／伸長部１４のオリ
ジナルデータ側インターフェース１５を介して、データ
圧縮／伸長エンジン１６に供給される。このデータは、
データ圧縮／伸長エンジン１６により、ＬＺ符号を用い
て圧縮される。データ圧縮／伸長エンジン１６の出力が
圧縮データ側インターフェース１７を介して出力され
る。

【００２８】圧縮データ側インターフェース１７の出力
は、バッファコントローラ１８の制御の基に、バッファ
メモリ１９に一旦蓄えられる。バッファメモリ１９の出
力は、変調回路８に供給される。変調回路８で記録デー
タが変調される。変調回路８の出力は、記録アンプ９を
介して、記録ヘッド２Ａ及び２Ｂに供給される。記録ヘ
ッド２Ａ及び２Ｂにより磁気テープ５にデータが傾斜ト
ラックで記録される。

【００２９】データを再生する際には、磁気テープ５の
記録データが再生ヘッド３Ａ及び３Ｂにより再生され
る。再生ヘッド３Ａ及び３Ｂの出力は、再生アンプ１０
を介して、復調回路１１に供給される。復調回路１１に
より、再生データが復調される。復調回路１１の出力
は、バッファコントローラ１８の制御の基に、バッファ
メモリ１９に一旦蓄えられる。

【００３０】バッファメモリ１９の出力は、データ圧縮
／伸長部１４の圧縮データ側インターフェース１７を介
して、データ圧縮／伸長エンジン１６に供給される。デ
ータ圧縮／伸長エンジン１６により、データが伸長さ
れ、元のデータに戻される。データ圧縮／伸長エンジン
１６の出力は、オリジナルデータ側インターフェース１
５を介して、ＳＣＳＩインターフェース１３に供給され
る。

【００３１】図２は、バッファメモリ１９の構成を示す
ものである。バッファメモリ１９は、８ビットのＤＲＡ
Ｍ５０、５１、５２、５３から構成される。ＤＲＡＭ５
０〜５１とバッファコントローラ１８とは、アドレスバ
ス５４及びデータバス５５で結ばれている。データバス
５５には、３２ビットでデータが転送される。

【００３２】バッファメモリコントローラ１８からＤＲ
ＡＭ５０、５１、５２、５３に与えられるＣＡＳ０〜Ｃ
ＡＳ３信号により、ＤＲＡＭ５０〜５３にデータが記録
可能になる。すなわち、ＣＡＳ０信号によりＤＲＡＭ５
０が書込み可能になり、ＣＡＳ１信号によりＤＲＡＭ５
１が書込み可能になり、ＣＡＳ２信号によりＤＲＡＭ５
２が書込み可能になり、ＣＡＳ３信号によりＤＲＡＭ５
３が書込み可能になる。

【００３３】この例では、バッファメモリ１９の任意の
境界のアドレスからデータを転送できる。すなわち、
「４ｎ」のアドレス以外からデータを転送する場合に
は、ダミーデータを付加すると共に、ダミーデータが転
送される所のＤＲＡＭ５０〜５３のＣＡＳ信号が無効さ
れる。これにより、４個の８ビットのＤＲＡＭ５０〜５
１を用いて３２ビットのデータを転送する場合にも、
「４ｎ」のアドレス以外からでも、データの転送が行な
える。

【００３４】つまり、図３でフローチャートで示すよう
に、アドレスが「４ｎ」から始まるかどうかが判断され
（ステップＳ１）、アドレスが「４ｎ」から始まるな
ら、ＤＲＡＭ５０〜５３に対するＣＡＳ０信号〜ＣＡＳ
３信号が全て有効とされ（ステップＳ２）、３２ビット
でオリジナルデータがＤＲＡＭ５０〜５３に転送される
（ステップＳ３）。

【００３５】ステップＳ１でアドレスが「４ｎ」から始
まらなければ、アドレスが「４ｎ＋１」始まるかどうか
が判断され（ステップＳ４）、アドレスが「４ｎ＋１」
から始まるなら、ＤＲＡＭ５０に対するＣＡＳ０信号が
無効にされる（ステップＳ５）。そして、１バイトのダ
ミーデータと、３バイトのオリジナルデータとで３２ビ
ットのデータとされて、データがＤＲＡＭ５０〜５３に
転送される（ステップＳ６）。ＤＲＡＭ５０に対するＣ
ＡＳ０信号は無効とされているので、ＤＲＡＭ５０には
データが記録されない。以後、ＤＲＡＭ５０〜５３に対
するＣＡＳ０信号〜ＣＡＳ３信号が全て有効とされ（ス
テップＳ７）、残りのデータが３２ビットでＤＲＡＭ５
０〜５３に転送される（ステップＳ８）。

【００３６】ステップＳ４でアドレスが「４ｎ＋１」か
ら始まらなければ、アドレスが「４ｎ＋２」から始まる
かどうかが判断され（ステップＳ９）、アドレスが「４
ｎ＋２」から始まるなら、ＤＲＡＭ５０及び５１に対す
るＣＡＳ０信号及びＣＡＳ１信号が無効にされる（ステ
ップＳ１０）。そして、２バイトのダミーデータと、２
バイトのオリジナルデータとで３２ビットのデータとさ
れて、データがＤＲＡＭ５０〜５３に転送される（ステ
ップＳ１１）。ＤＲＡＭ５０及び５１に対するＣＡＳ０
信号及びＣＡＳ１は無効とされているので、ＤＲＡＭ５
０及び５１にはデータが記録されない。以後、ＤＲＡＭ
５０〜５３に対するＣＡＳ０信号〜ＣＡＳ３信号が全て
有効とされ（ステップＳ１２）、残りのデータが３２ビ
ットでＤＲＡＭ５０〜５３に転送される（ステップＳ１
３）

【００３７】ステップＳ９でアドレスが「４ｎ＋２」か
ら始まらなければ、アドレスが「４ｎ＋３」から始まる
かどうかが判断され（ステップＳ１４）、アドレスが
「４ｎ＋３」から始まるなら、ＤＲＡＭ５０〜５２に対
するＣＡＳ０〜ＣＡＳ２信号が無効にされる（ステップ
Ｓ１５）。そして、３バイトのダミーデータと、１バイ
トのオリジナルデータとで３２ビットのデータとされ
て、データがＤＲＡＭ５０〜５３に転送される（ステッ
プＳ１６）。ＤＲＡＭ５０〜５２に対するＣＡＳ０〜Ｃ
ＡＳ２は無効とされているので、ＤＲＡＭ５０〜５２に
はデータが記録されない。以後、ＤＲＡＭ５０〜５３に
対するＣＡＳ０信号〜ＣＡＳ３信号が全て有効とされ
（ステップＳ１７）、残りのデータが３２ビットでＤＲ
ＡＭ５０〜５３に転送される（ステップＳ１８）。

【００３８】例えば、前回に転送されてきたデータが５
バイトで、図４Ａに示すように、アドレス「０」〜
「４」にデータが書かれているとする。なお、「＊」は
既に書かれているデータを示し、「＊＊」は新たに書か
れたデータを示すものとする。この場合、次のデータ
は、アドレス「５」から始まるる。アドレス「５」は、
「４ｎ＋１」のアドレスであるから、ステップＳ４〜Ｓ
８に示したように、ＣＡＳ０及びＣＡＳ１信号が無効と
され、１バイトのダミーデータと、３バイトのオリジナ
ルデータとが転送される。すなわち、アドレス「４」に
ダミーデータ、アドレス「５」〜「７」にオリジナルデ
ータが転送される。アドレス「４」にダミーデータが転
送されるが、ＣＡＳ０信号が無効なので、このダミーデ
ータは記録されない。このため、図４Ｂに示すように、
アドレス「５」、「６」、「７」にオリジナルデータが
記録される。それから、アドレス「８」、「９」、「１
０」、…にオリジナルデータが記録されていく。

【００３９】図５は、バッファメモリからデータを読み
出す場合の処理を示すフローチャートである。

【００４０】図５において、アドレスが「４ｎ」から始
まるかどうかが判断され（ステップＳ２１）、アドレス
が「４ｎ」から始まるなら、ＤＲＡＭ５０〜５３から４
バイトのデータが読み出され、ＤＲＡＭ５０〜５３から
３２ビットでデータが転送される（ステップＳ２２）。

【００４１】ステップＳ２１でアドレスが「４ｎ」から
始まらなければ、アドレスが「４ｎ＋１」から始まるか
どうかが判断される（ステップＳ２３）。アドレスが
「４ｎ＋１」から始まるなら、ＤＲＡＭ５０〜５３から
最初の４バイトが転送される（ステップＳ２４）。そし
て、ＤＲＡＭ５０から転送される１バイトのデータは取
り除かれる（ステップＳ２５）。以後、ＤＲＡＭ５０〜
５３から４バイトのデータが読み出され、ＤＲＡＭ５０
〜５３から３２ビットでデータが転送される（ステップ
Ｓ２６）。

【００４２】ステップＳ２４でアドレスが「４ｎ＋１」
から始まらなければ、アドレスが「４ｎ＋２」から始ま
るかどうかが判断される（ステップＳ２７）。アドレス
が「４ｎ＋２」から始まるなら、ＤＲＡＭ５０〜５３か
ら最初の４バイトが読み出される（ステップＳ２８）。
そして、ＤＲＡＭ５０、５１から転送される２バイトの
データは取り除かれる（ステップＳ２９）。以後、ＤＲ
ＡＭ５０〜５３から４バイトのデータが読み出され、Ｄ
ＲＡＭ５０〜５３から３２ビットでデータが転送される
（ステップＳ３１）。

【００４３】ステップＳ２８でアドレスが「４ｎ＋２」
から始まらなければ、アドレスが「４ｎ＋３」から始ま
るかどうかが判断される（ステップＳ３１）。アドレス
が「４ｎ＋３」なら、ＤＲＡＭ５０〜５３から最初の４
バイトが読み出される（ステップＳ３２）。そして、Ｄ
ＲＡＭ５０〜５２から転送される３バイトのデータは取
り除かれる（ステップＳ３３）。以後、ＤＲＡＭ５０〜
５３から４バイトのデータが読み出され、ＤＲＡＭ５０
〜５３から３２ビットでデータが転送される（ステップ
Ｓ３４）。

【００４４】なお、この例では、圧縮符号としてＬＺ符
号を用いているが、他の圧縮符号を用いるようにしても
良い。勿論、データ圧縮しないで、オリジナルデータを
直接記録／再生することも可能である。

【００４５】また、この例では、記録データを変調して
そのまま記録しているが、エラー訂正符号化回路を設
け、エラー訂正コードを付加して記録するようにしても
良い。また、この例では、復調回路１１の出力をそのま
ま取り出しているが、記録側でエラー訂正コードを付加
した場合には、エラー訂正処理を行うことができる。

【００４６】

【発明の効果】この発明によれば、例えば８ビットのＤ
ＲＡＭを４個用いて３２ビットでデータ転送をできるよ
うにバッファメモリを構成し、バッファメモリにデータ
を転送する際に、ＤＲＡＭの境界のアドレスからデータ
を転送する場合には、その境界の所までダミーデータを
付加して転送すると共に、ダミーデータが転送される所
のＤＲＡＭへの書込みを無効にし、バッファメモリから
データを転送する際に、ＤＲＡＭの境界のアドレスから
データを転送する場合には、その境界の所までデータを
取り除いて、データを転送するようにしている。このた
め、バッファメモリを、例えば８ビットのＤＲＡＭを４
個用いて３２ビットでデータ転送をできるようにした場
合に、４ｎでないアドレスからもデータ転送でき、バッ
ファメモリの容量が無駄にならない。

【図面の簡単な説明】

【図１】この発明が適用されたテープストリーマドライ
ブの一例のブロック図である。

【図２】この発明が適用されたテープストリーマドライ
ブにおけるバッファメモリの構成を示すブロック図であ
る。

【図３】この発明が適用されたテープストリーマドライ
ブにおけるバッファメモリの一例の説明に用いるフロー
チャートである。

【図４】この発明が適用されたテープストリーマドライ
ブにおけるバッファメモリの一例の説明に用いる略線図
である。

【図５】この発明が適用されたテープストリーマドライ
ブにおけるバッファメモリの一例の説明に用いるフロー
チャートである。

【図６】従来のテープストリーマドライブにおけるバッ
ファメモリの説明に用いる略線図である。

【符号の説明】

１４データ圧縮／伸長部１５オリジナルデータ側インターフェース１６データ圧縮／伸長エンジン１７圧縮データ側インターフェース１９バッファメモリ５０〜５３ＤＲＡＭ

Claims

【特許請求の範囲】

【請求項１】オリジナルデータの入／出力を行うオリ
ジナルデータ入／出力手段と、記録媒体にデータを記録／再生する記録／再生手段と上記オリジナルデータ入／出力手段と上記記録／再生手
段との間にあり、上記記録／再生手段への又は上記記録
再生手段からのデータを一時的に蓄えるバッファメモリ
と、上記バッファメモリを制御するバッファ制御手段とを有
し、上記バッファメモリは、複数のブロックに分割されてお
り、上記バッファメモリにデータを転送する際に、上記ブロ
ックの境界のアドレスからデータを転送する場合には、
上記ブロックの境界のアドレスまでに相当してダミーデ
ータを付加して転送すると共に、上記ダミーデータが転
送される所の分割ブロックへの書込みを無効にし、上記バッファメモリからデータを転送する際に、上記ブ
ロックの境界のアドレスからデータを転送する場合に
は、上記ブロックの境界に相当するアドレスまでデータ
を取り除いて、データを転送するようにしたディジタル
データ記録／再生装置。
【請求項２】オリジナルデータの入／出力を行うオリ
ジナルデータ入／出力手段と記録媒体にデータを記録／
再生する記録／再生手段との間にあり、上記記録／再生
手段への又は上記記録／再生手段からのデータを一時的
に蓄えるバッファメモリを制御するメモリ制御方法にお
いて、上記バッファメモリにデータを転送する際に、上記ブロ
ックの境界のアドレスからデータを転送する場合には、
上記ブロックの境界のアドレスまでに相当してダミーデ
ータを付加して転送すると共に、上記ダミーデータが転
送される所の分割ブロックへの書込みを無効にし、上記バッファメモリからデータを転送する際に、上記ブ
ロックの境界のアドレスからデータを転送する場合に
は、上記ブロックの境界に相当するアドレスまでデータ
を取り除いて、データを転送するようにしたメモリ制御
方法。