JPH0961848A

JPH0961848A - マトリクス型液晶表示素子

Info

Publication number: JPH0961848A
Application number: JP21504095A
Authority: JP
Inventors: Yoshiharu Kataoka; 義晴片岡; Keiichi Tanaka; 恵一田中; Masaya Okamoto; 昌也岡本; Mikio Katayama; 幹雄片山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-08-23
Filing date: 1995-08-23
Publication date: 1997-03-07

Abstract

(57)【要約】【課題】マトリクス型液晶表示素子において、製造プ
ロセスの複雑化を招くことなく、対向電極とソースバス
ライン，ソース電極，ドレイン電極との間での電流リー
クの発生を抑えることができ、良好な表示を得る。【解決手段】表示基板上に形成されたデータ信号線
（ソースバスライン）１７，ソース電極１７ａ，ドレイ
ン電極１７ｂの表面側部分をタンタルにより構成し、そ
れぞれの表面領域を、該タンタルと、ガス状で成膜室に
供給可能な非金属元素である窒素との化合物からなる絶
縁性保護膜により被覆した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マトリクス型液晶
表示素子に関し、特に、スイッチング素子としてＴＦＴ
（薄膜トランジスタ）を備えたものに関する。

【０００２】

【従来の技術】近年、液晶表示素子等を用いた卓上パー
ソナル用情報端末機器およびアミューズメント機器等が
開発されている。これらの装置に用いられる液晶表示素
子は、高画質化および大型化等の要請から、能動素子、
例えばＴＦＴを有するマトリクス型液晶表示素子が主流
となっている。このＴＦＴとしては、例えば逆スタガー
型やスタガー型構造のものが知られている。

【０００３】図７は、従来の逆スタガー型ＴＦＴを備え
たマトリクス型液晶表示素子の一部を示している。この
マトリクス型液晶表示素子は、マトリクス状に配列され
た複数の絵素電極１６と、絵素電極の各行毎に設けられ
た走査線（ゲートバスライン）１１と、絵素電極の各列
毎に設けられた信号線（ソースバスライン）１７とを有
している。また、上記各走査線１１と信号線１７との交
差部分には、ＴＦＴ１が設けられており、そのゲート電
極１１ａは上記ゲートバスライン１１にこれと一体とな
って接続され、また、そのソース電極１７ａは上記ソー
スバスライン１７にこれと一体となって接続されてい
る。また、上記ＴＦＴ１のドレイン電極１７ｂは、上記
対応する絵素電極１６に接続されている。

【０００４】図８は、図７のVIII−VIII線部分の断面構
造を示す図である。

【０００５】図８に示すように、ゲート電極１１ａ及び
ゲートバスライン１１は絶縁基板１０上に形成されてお
り、その上にゲート絶縁膜１２が形成されている。ゲー
ト絶縁膜１２の上には、ゲート電極１１ａと対向するよ
う半導体層１３が形成され、半導体層１３の中央部上に
は、チャネル保護絶縁膜１４が形成されている。

【０００６】そして、該チャネル絶縁保護膜１４の両側
の半導体層１３上には、ＴＦＴオン時のコンタクト抵抗
を下げ、ＴＦＴオフ時のコンタクト抵抗を上げるため
に、ｎ⁺アモルファスシリコン層１５ａ、１５ｂが形成
されている。一方のｎ⁺アモルファスシリコン層１５ａ
上には、ソースバスライン１７から分岐されたソース電
極１７ａが形成され、他方のｎ⁺アモルファスシリコン
層１５ｂ上には絵素電極１６につながるドレイン電極１
７ｂが形成されている。

【０００７】ここで、ソースバスライン１７，ソース電
極１７ａ，ドレイン電極１７ｂは、それぞれＩＴＯ膜
６，６ａ，６ｂと、その上の金属膜７，７ａ，７ｂの２
層構造となっており、上記絵素電極１６も、これらのＩ
ＴＯ膜と同層のＩＴＯ膜から構成されている。また、上
記金属膜７，７ａ，７ｂは、上記ソースバスライン，及
び各電極の抵抗を低減する働きがある。

【０００８】また、液晶表示素子では、このような構成
の絶縁基板１０と対向するよう、対向電極２１を有する
対向基板２０が配置されているが、対向電極２１と、ゲ
ートバスライン１１およびソースバスライン１７との間
に異物等が挟まって、これらの間にリークが生じて線欠
陥となるのを防ぐために、上記絶縁基板１０の表面の、
ゲートバスライン、ソースバスラインおよびＴＦＴの配
置部分は、保護膜（パッシベーション膜）２８により被
覆されている。つまり上記絶縁基板１０は、該保護膜２
８の、絵素電極１６の配置部分に開口を形成した窓開け
構造となっている。

【０００９】また、図９は、従来のスタガー型ＴＦＴを
備えたマトリクス型液晶表示素子を説明するための図で
あり、該スタガー型ＴＦＴ及びその近傍の断面構造を示
している。

【００１０】この液晶表示素子においても、図７に示す
逆スタガー型ＴＦＴを備えたマトリクス型液晶表示素子
と同様、マトリクス状に配列された複数の絵素電極１６
と、絵素電極の各行毎に設けられた走査線（ゲートバス
ライン）１１と、絵素電極の各列毎に設けられた信号線
（ソースバスライン）１７とを有しており、上記各絵素
電極に対応してスタガー型ＴＦＴ２が設けられており、
そのゲート電極１１ａは上記ゲートバスライン１１にこ
れと一体となって接続され、そのソース電極１７ａは上
記ソースバスライン１２にこれと一体となって接続され
ている。また、上記ＴＦＴ２のドレイン電極１７ｂは、
上記対応する絵素電極１６に接続されている。

【００１１】そして、スタガー型ＴＦＴ２では、絶縁基
板１０上に、ソースバスライン１７から分岐されたソー
ス電極１７ａが配置され、ドレイン電極１７ｂが、該絶
縁基板１０上に形成された絵素電極１６の一部に重なる
よう配置されている。該ソース電極１７ａおよびドレイ
ン電極１７ｂ上には、ＴＦＴオン時のコンタクト抵抗を
下げ、オフ時のコンタクト抵抗を上げるためのｎ⁺アモ
ルファスシリコン層１５ａ、１５ｂが形成されてい
る。

【００１２】そして、該ソース側，ドレイン側のｎ⁺ア
モルファスシリコン層１５ａ、１５ｂ上には、該両半導
体層１５ａ、１５ｂに跨るよう、チャネルとなる半導体
層１３が形成されている。該半導体層１３の、ソース電
極及びドレイン電極間の領域上には、ゲート絶縁膜１２
を介してゲート電極１１ａが配置されている。

【００１３】さらに、このスタガー型ＴＦＴを用いた液
晶表示素子においても、上記構成の絶縁基板１０と対向
するよう、対向電極２１を有する対向基板２０が配置さ
れているが、対向電極２１と、ゲートバスライン１１お
よびソースバスライン１７との間に異物等が挟まって、
これらの間にリークが生じて線欠陥となるのを防ぐため
に、上記絶縁基板１０の表面の、ゲートバスライン、ソ
ースバスラインおよびＴＦＴの配置部分は、保護膜（パ
ッシベーション膜）６１により被覆されている。つまり
上記絶縁基板１０は、該保護膜６１の、絵素電極１６の
配置部分に開口を形成した窓開け構造となっている。

【００１４】

【発明が解決しようとする課題】ところで、上述のよう
なＴＦＴを有する液晶表示素子は、ワークステーション
（ＷＳ）等の卓上パーソナル用情報端末機器や、アミュ
ーズメント機器等に用いられるため、構造の簡略化によ
る製品のコストダウンが重要な課題である。

【００１５】一方、従来の液晶表示素子では、対向電極
と、ゲートバスライン１１およびソースバスライン１７
との間でのリーク発生を防止するために、絶縁基板表面
の、ゲートバスライン、ソースバスラインおよびＴＦＴ
の配置領域をパッシベーション膜により被覆するように
しているが、このパッシベーション膜は、これと各バス
ラインとを連続成膜できるものではないため、その形成
には手間がかかるものであった。また、上記パッシベー
ション膜は絵素部分に開口を有するものであるため、こ
のパッシベーション膜の形成は、そのパターン形成を行
うためのフォトリソ工程の増加を伴うものであり、製造
工程を複雑なものとしている。

【００１６】本発明は上記のような従来の課題を解決す
るためになされたものであり、対向電極とバスラインと
のリーク低減を図ることができ、しかも製造プロセスの
複雑化を招くことのない構造の液晶表示素子を得ること
を目的とする。

【００１７】

【課題を解決するための手段】この発明（請求項１）係
るマトリクス型液晶表示素子は、マトリクス状に配設さ
れた複数の絵素電極と、該絵素電極の各行に対応して設
けられた複数の走査信号線と、該絵素電極の各列に対応
して設けられた複数のデータ信号線と、該走査信号線と
データ信号線との交差部分に配置され、そのゲートが対
応する走査信号線に、そのソースが対応するデータ信号
線に接続され、そのドレインが対応する絵素電極に接続
された薄膜トランジスタとを有する表示基板を備えると
ともに、液晶を挟んで該絵素電極と対向するよう設けら
れた対向電極を有する対向基板とを備えている。

【００１８】そして、該表示基板上に形成されたデータ
信号線あるいは走査信号線の表面を、その信号線を構成
する金属元素とガス状で供給可能な非金属元素との化合
物からなる絶縁性保護膜により被覆している。そのこと
により上記目的が達成される。

【００１９】この発明（請求項２）は、請求項１記載の
マトリクス型液晶表示素子において、前記データ信号線
あるいは走査信号線の表面領域をタンタルにより構成
し、前記絶縁性保護膜を、窒化タンタルにより構成した
ものである。

【００２０】この発明（請求項３）は、請求項２記載の
マトリクス型液晶表示素子において、前記絶縁性保護膜
を、窒素濃度４５ｍｏｌ％以上の窒化タンタルにより構
成したものである。

【００２１】この発明（請求項４）は、請求項１記載の
マトリクス型液晶表示素子において、前記走査信号線ま
たはデータ信号線の表面領域を構成する金属膜と、前記
絶縁性保護膜とが、同一の成膜室内にて連続して形成可
能なものとなっているものである。

【００２２】この発明（請求項５）は、請求項１または
２に記載のマトリクス型液晶表示素子において、前記薄
膜トランジスタを、前記表示基板上に形成されたゲート
電極の上側にソース，ドレイン領域及びチャネル領域を
含む半導体層が位置する逆スタガー型構造とし、前記デ
ータ信号線の表面のみ、あるいは該データ信号線，これ
につながるソース電極，及びドレイン電極の表面のみ
を、前記絶縁性保護膜により被覆しているものである。

【００２３】この発明（請求項６）は、請求項１または
２に記載のマトリクス型液晶表示素子において、前記薄
膜トランジスタを、前記表示基板上に形成された、ソー
ス，ドレイン領域及びチャネル領域を含む半導体層の上
側に、ゲート電極が位置するスタガー型構造とし、前記
走査信号線の表面のみ、あるいは該走査信号線及びこれ
につながるゲート電極の表面のみを、前記絶縁性保護膜
により被覆しているものである。

【００２４】以下、作用について説明する。

【００２５】この発明（請求項１）おいては、表示基板
上に形成されたデータ信号線あるいは走査信号線を、そ
の表面領域が、その信号線を構成する金属元素とガス状
で供給可能な非金属元素との化合物からなる絶縁性保護
膜により被覆されている構造としているから、データ信
号線あるいは走査信号線を構成する導体膜を成膜した
後、続けて、該導体膜の成膜を行った成膜室にて、非金
属元素ガスの流量制御を行いながら成膜することによ
り、上記絶縁性保護膜を形成することができる。

【００２６】このため、製造プロセスの複雑化を招くこ
となく、対向電極とバスラインとの間での電流リークの
発生を抑制することができる。

【００２７】この発明（請求項２）においては、前記デ
ータ信号線あるいは走査信号線の表面領域をタンタルに
より構成し、前記絶縁性保護膜を、窒化タンタルにより
構成しているので、成膜室内でタンタルのデポジション
を行った後、該成膜室内に窒素ガスを供給しながら成膜
することにより、窒素タンタルからなる絶縁性保護膜を
形成することができる。

【００２８】この発明（請求項３）においては、窒化タ
ンタルの窒素濃度を、４５ｍｏｌ％以上としているの
で、十分高い抵抗を有する絶縁性保護膜を形成すること
ができる。

【００２９】この発明（請求項４）においては、前記走
査信号線またはデータ信号線の表面領域を構成する金属
膜と、前記絶縁性保護膜とが、同一の成膜室内にて連続
して形成可能なものとしているため、上記と同様、デー
タ信号線あるいは走査信号線を構成する導体膜を成膜し
た後、続けて、該導体膜の成膜を行った成膜室にて、非
金属元素ガスの流量制御を行いながら成膜することによ
り、上記絶縁性保護膜を形成することができる。

【００３０】この発明（請求項５）においては、前記薄
膜トランジスタを逆スタガー型構造とし、前記データ信
号線の表面のみ、あるいは該データ信号線，これにつな
がるソース電極，及びドレイン電極の表面のみを、前記
絶縁性保護膜により被覆しているので、スイッチング素
子として逆スタガー型薄膜トランジスタを用いた液晶表
示素子を、対向電極とバスラインとの間での電流リーク
による表示画像の劣化のないものとできる。

【００３１】この発明（請求項６）においては、前記薄
膜トランジスタをスタガー型構造とし、前記走査信号線
の表面のみ、あるいは該走査信号線及びこれにつながる
ゲート電極の表面のみを、前記絶縁性保護膜により被覆
しているので、スイッチング素子としてスタガー型薄膜
トランジスタを用いた液晶表示素子を、対向電極とバス
ラインとの間での電流リークによる表示画像の劣化のな
いものとできる。

【００３２】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００３３】（実施の形態１）図１は、本発明の実施の
形態１による逆スタガー型ＴＦＴを備えたマトリクス型
液晶表示素子の一部を示す平面図である。

【００３４】このマトリクス型液晶表示素子は、従来の
ものと同様、マトリクス状に配列された複数の絵素電極
１６と、絵素電極の各行毎に設けられた走査線（ゲート
バスライン）１１と、絵素電極の各列毎に設けられた信
号線（ソースバスライン）１７とを有している。また、
上記各走査線１１と信号線１７との交差部分には、ＴＦ
Ｔ１が設けられており、そのゲート電極１１ａは上記ゲ
ートバスライン１１にこれと一体となって接続され、ま
た、そのソース電極１７ａは上記ソースバスライン１２
にこれと一体となって接続されている。また、上記ＴＦ
Ｔ１のドレイン電極１７ｂは、上記対応する絵素電極１
６に接続されている。

【００３５】そして、本実施の形態では、上記ソースバ
スライン１７，ソース電極１７ａ，ドレイン電極１７ｂ
は、下側のＩＴＯ膜（第１の導体層）と上側のＴａ（タ
ンタル）膜（第２の導体層）の２層構造となっており、
それぞれの表面には、ＴａＮ_X（窒化タンタル）１８が
形成されており、従来の液晶表示素子におけるパッシ
ベーション膜は形成されていない。

【００３６】また、図２は上記図１のＩＩ−ＩＩ線断面
の構造を示す図であり、上記ソースバスライン１７，ソ
ース電極１７ａ，ドレイン電極１７ｂの表面にのみ、Ｔ
ａＮ_X（窒化タンタル）膜（以下、ソース絶縁膜ともい
う。）１８が形成されている点が、図７，図８に示す従
来の液晶表示素子と異なっている。

【００３７】ここで、上記ソース絶縁膜１８は、ソース
バスライン１７，ソース電極１７ａ，及びドレイン電極
１７ｂと、対向電極との間に異物等が挟まって、これら
の間で電流リークが発生するのを防ぐ働きがある。

【００３８】次に製造方法について説明する。

【００３９】まず、ガラス基板等の絶縁基板１０上に、
ゲートバスライン１１およびゲート電極１１ａを形成す
る。ここでは、ゲートバスライン１１およびゲート電極
１１ａとして、厚さ約２０００〜７０００オングストロ
ームのＴａ膜を形成する。なお、上記ゲートバスライン
１１およびゲート電極１１ａの構成材料は、Ｔａ膜に限
らず、Ａｌ、Ｃｒ、Ｗ、Ｃｕ、Ａｕ、Ｍｏ、Ｔｉ等、あ
るいはこれらの金属の合金、例えばＡｌ−ＭｏやＭｏ−
Ｔａ等の低抵抗金属材料を用いてもよい。

【００４０】次に、全面にゲート絶縁膜１２として、Ｓ
ｉＮ_X膜を約３０００〜５０００オングストロームの厚
さに形成する。このゲート絶縁膜１２の構成材料として
は、ＳｉＮ_X膜の他に、Ａｌ₂Ｏ₃、ＳｉＯ₂、Ｔａ₂Ｏ₅等
の絶縁膜を用いてもよい。

【００４１】続いて、ゲート絶縁膜１２上に、ａ−Ｓｉ
の真性半導体膜を約２００〜１０００オングストローム
の厚さに形成して、ＴＦＴのチャネルとして機能する半
導体層１３を形成する。

【００４２】さらに、該半導体層１３上に、厚み約１０
００〜４０００オングストロームのＳｉＮ_X膜からなる
チャネル保護膜１４を形成する。このチャネル保護膜１
４には、Ａｌ₂Ｏ₃、ＳｉＯ₂、Ｔａ₂Ｏ₅等の絶縁膜を用
いてもよい。

【００４３】その後、上記半導体層１３の、チャネル保
護膜１４の両側にｎ⁺半導体層１５ａ、１５ｂを形成す
る。このｎ⁺半導体層１５ａ、１５ｂは、ＴＦＴがオン
している状態でのチャネルとソースバスライン及び絵素
電極とのコンタクト抵抗を下げ、ＴＦＴがオフしている
状態での該コンタクト抵抗を上げる働きがある。また、
ここでは、上記ｎ⁺半導体層１５ａ、１５ｂとして、厚
さ約２００〜１０００オングストロームのｎ⁺アモルフ
ァスシリコン膜を形成している。

【００４４】次に、全面に第１の導体層６として、ＩＴ
Ｏ等の透明導電膜を約２０００〜８０００オングストロ
ームの厚さに成膜し、その後、第２の導体層７としての
Ｔａ膜と、絶縁膜８としてのＴａＮ_X膜を連続して形成
する（図３参照）。ここでは、Ｔａ膜を厚さ約１００
〜８０００オングストローム程度に成膜し、ＴａＮ_X膜
を約２０００〜１００００オングストローム程度の厚
さに成膜する。また、上記ＴａＮ_X膜は、その窒素濃度
が４５ｍｏｌ％以上になるようにしている。

【００４５】このように導体層及び絶縁膜として、Ｔａ
膜及びＴａＮ_X膜を用いるのは、例えば反応性スパッタ
装置の成膜室中でＴａをターゲットとしてＡｒやＸｅ等
の不活性ガスと共に窒素流量を変化させて成膜を行うこ
とにより、同一成膜室内で導体層と絶縁膜との連続成膜
を行うことができ、プロセスの簡略化となるからであ
る。

【００４６】上記ＴａＮ_Xは、図６に示すように、その
窒素濃度が４５ｍｏｌ％以上になると高抵抗を示す。こ
のため、窒素濃度を変化させることにより、ソースバス
ライン１７、ソース電極１７ａおよびドレイン電極１７
ｂを構成する上層側の導体層７，７ａ，７ｂと、これら
の上に形成される、リーク電流の発生防止のための絶縁
膜１８とを、連続して成膜することができる。

【００４７】続いて、図３に示すように、上記導体層７
の、ソースバスライン１７，ソース電極１７ａ及びドレ
イン電極１７ｂとなるべき部分上に、レジスト膜３０を
選択的に形成する。その後、該レジスト膜３０をマスク
として、例えばドライエッチング等を行うことによりに
より、図４に示すように、ソースバスライン１７、ソー
ス電極１７ａ及びドレイン電極１７ｂを構成する上層側
導体層７と、これらの上の絶縁膜１８とを同時にパター
ニングすることができる。

【００４８】このように本実施の形態１では、ソースバ
スライン１７、ソース電極１７ａ及びドレイン電極１７
ｂを構成する上層側の導体層７と、これらの表面を被覆
する絶縁性保護膜８とを、同一成膜室内にて連続して成
膜することができ、しかもこれらを同時にパターン形成
することができ、これにより液晶表示素子の製造プロセ
スの簡略化が可能となる。

【００４９】また、ソースバスライン１７、ソース電極
１７ａおよびドレイン電極１７ｂの上層側導体層の表面
が絶縁性保護膜１８により覆われているため、重大な欠
陥となるソースバスラインと対向電極との間でのリーク
発生を回避することができる。

【００５０】なお、上記実施の形態では、ソースバスラ
イン１７、ソース電極１７ａ及びドレイン電極１７ｂの
上層側の導体層を被覆する保護絶縁膜として、ＴａＮ_X
を用いたが、該保護絶縁膜としては、Ｔａ等の陽極酸化
膜を用いることもできる。

【００５１】（実施の形態２）図５は、本発明の第２の
実施の形態としてスタガー型ＴＦＴを備えたマトリクス
型液晶表示素子を説明するための図であり、該スタガー
型ＴＦＴ及びその近傍の断面構造を示している。

【００５２】図において、図９と同一符号は従来のスタ
ガー型ＴＦＴを備えたマトリクス型液晶表示素子と同一
のものを示している。この実施の形態の液晶表示素子で
は、上記絶縁基板１０の表面の、ゲートバスライン及び
ゲート電極の配置部分のみ窒化タンタル（ＴａＮ_X）膜
５１により被覆している点が従来のものと異なる。そ
の他の構成は、従来のものと同一である。

【００５３】この液晶表示素子の製造プロセスにおいて
は、Ｔａを用いてゲートバスライン１１およびゲート電
極１１ａとなる導電膜を成膜し、その上に窒化タンタル
（ＴａＮ_X）を用いて絶縁膜を連続して成膜する。この
ＴａＮ_X膜の窒素濃度は４５ｍｏｌ％以上とする。

【００５４】この導電膜と絶縁膜とを、上記実施の形態
１と同様に、同時にパターン形成することにより、ゲー
トバスライン１１及びゲート電極１１ａおよび絶縁性保
護膜５１を形成する。

【００５５】このように本実施の形態２では、ゲートバ
スライン１１およびゲート電極１１ａと、絶縁性保護膜
５１とを連続成膜して、同時にパターン形成することが
できるので、プロセスの簡略化が可能となる。

【００５６】また、ゲートバスライン１１およびゲート
電極１１ａ上に、絶縁性保護膜５１が形成されているの
で、重大な欠陥となるゲートバスラインと対向電極との
間でのリーク発生を回避することができる。

【００５７】

【発明の効果】以上のように本発明によれば、ソースバ
スラインまたはゲートバスラインと、その表面を被覆す
る絶縁性保護膜とを連続的に成膜し、しかもこれらを同
時にパターン形成することができる。このため、製造プ
ロセスの複雑化を招くことなく、対向電極とソースバス
ラインおよびゲートバスラインとの間での電流リークの
発生を抑えることができ、良好な表示が得られる液晶表
示素子を低コストで作製することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による逆スタガー型ＴＦ
Ｔを備えたマトリクス型液晶表示素子の一部を示す平面
図である。

【図２】上記図１のII−II線断面の構造を示す図であ
る。

【図３】上記実施の形態１の液晶表示素子の製造方法を
説明するための断面図であり、ソースバスライン等を構
成する上層側導体層と、その表面を被覆する絶縁膜とを
連続成膜する工程を示している。

【図４】上記ソースバスライン等を構成する上層側導体
層と、その表面を被覆する絶縁膜とを同時にパターニン
グする工程を示す図である。

【図５】本発明の実施の形態２によるマトリクス型液晶
表示素子のＴＦＴ配置部分を示す断面図である。

【図６】ＴａＮ_X膜中の窒素濃度とＴａＮ_X膜の比抵抗と
の関係をグラフで示す図である。

【図７】従来の逆スタガー型ＴＦＴを備えたマトリクス
型液晶表示素子の一部を示す平面図である。

【図８】図７のVIII−VIII線部分の断面構造を示す図で
ある。

【図９】従来のスタガー型ＴＦＴを備えたマトリクス型
液晶表示素子を説明するための図であり、該スタガー型
ＴＦＴ及びその近傍の断面構造を示している。

【符号の説明】

１逆スタガー型ＴＦＴ２スタガー型ＴＦＴ６，６ａ，６ｂＩＴＯ膜（下層側導体層）７，７ａ，７ｂＴａ膜（上層側導体層）１０絶縁基板１１ゲートバスライン１１ａゲート電極１２ゲート絶縁膜１３真性半導体膜１４チャネル保護膜１５ａ、１５ｂｎ⁺アモルファスシリコン膜１６絵素電極１７ソースバスライン１７ａソース電極１７ｂドレイン電極１８、５１絶縁性保護膜３０レジスト膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者片山幹雄大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配設された複数の絵素電
極と、該絵素電極の各行に対応して設けられた複数の走
査信号線と、該絵素電極の各列に対応して設けられた複
数のデータ信号線と、該走査信号線とデータ信号線との
交差部分に配置され、そのゲートが対応する走査信号線
に、そのソースが対応するデータ信号線に接続され、そ
のドレインが対応する絵素電極に接続された薄膜トラン
ジスタとを有する表示基板と、液晶を挟んで該絵素電極と対向するよう設けられた対向
電極を有する対向基板とを備え、該表示基板上に形成されたデータ信号線あるいは走査信
号線の表面を、該信号線を構成する金属元素とガス状で
供給可能な非金属元素との化合物からなる絶縁性保護膜
により被覆したマトリクス型液晶表示素子。
【請求項２】請求項１記載のマトリクス型液晶表示素
子において、前記データ信号線あるいは走査信号線は、その表面領域
がタンタルにより構成されており、前記絶縁性保護膜は、窒化タンタルにより構成されてい
るマトリクス型液晶表示素子。
【請求項３】請求項２記載のマトリクス型液晶表示素
子において、前記絶縁性保護膜は、窒素濃度４５ｍｏｌ％以上の窒化
タンタルにより構成されているマトリクス型液晶表示素
子。
【請求項４】請求項２記載のマトリクス型液晶表示素
子において、前記走査信号線またはデータ信号線の表面領域を構成す
る金属膜と、前記絶縁性保護膜とは、同一の成膜室内に
て連続して形成可能なものであるマトリクス型液晶表示
素子。
【請求項５】請求項１または２に記載のマトリクス型
液晶表示素子において、前記薄膜トランジスタは、前記表示基板上に形成された
ゲート電極の上側にソース，ドレイン領域及びチャネル
領域を含む半導体層が位置する逆スタガー型構造をして
おり、前記データ信号線の表面のみ、あるいは該データ信号
線，これにつながるソース電極，及びドレイン電極の表
面のみが、前記絶縁性保護膜により被覆されているマト
リクス型液晶表示素子。
【請求項６】請求項１または２に記載のマトリクス型
液晶表示素子において、前記薄膜トランジスタは、前記表示基板上に形成され
た、ソース，ドレイン領域及びチャネル領域を含む半導
体層の上側に、ゲート電極が位置するスタガー型構造を
しており、前記走査信号線の表面のみ、あるいは該走査信号線及び
これにつながるゲート電極の表面のみが、前記絶縁性保
護膜により被覆されているマトリクス型液晶表示素子。