JPH09508201A - 加速度センサの製造方法 - Google Patents

Abstract

(57)【要約】 シリコンの上に加速度センサを製造するための方法において、電子的機能要素のために必要なドープされた範囲を製造した後に、ポリシリコン層が、このポリシリコン層の一部が電極（たとえばトランジスタのエミッタ電極（９）およびコレクタ電極（１０））およびセンサ要素として予定されているセンサ層（１７）を形成するように、析出され、かつパターン化される。

Description

【発明の詳細な説明】 加速度センサの製造方法 本発明は、ミクロ機械的な方法を応用したシリコン技術による加速度センサの 製造方法に関する。 重力加速度の範囲内の加速度測定のための極めて小形で、従ってまた経済的な ミクロ機械的な加速度センサは測定結果の評価のために電子回路を必要とする。 このようなインテリジェントなセンサは一般にハイブリッド構成で製造される。 同一の基板内での実現が実際上加法的な製造テクノロジーを必要とするからであ る。電子回路およびミクロ機械的センサは次々と製造されるので、一般にこのよ うな集積されたセンサは４つよりも多い追加マスクを製造の際に必要とし、この ことは少なくとも２０％の追加費用を惹起する。 本発明の課題は、電子回路を有するミクロ機械的な加速度センサの良好な製造 方法を提供することである。 この課題は請求項１の特徴により解決される。他の実施態様は従属請求項に記 載されている。 本発明による製造方法ではシリコン中にミクロ機械的なパターンを製造する技 術が応用される。電子回路はシリコン技術により，特にシリコンのバイポーラ技 術またはＣＭＯＳ技術により製造される。本発明による製造方法は１つまたは２ つのポリシリコン層が被覆されるシリコン中の電子デバイスのすべての製造方法 と組み合わされ得る。センサ要素が少なくとも１つの方向に少なくとも部分的に 動き得るシリコン部分により形成されるセンサが製造され得る。特に本発明によ る方法は、一端で支えられたポリシリコン条片を有する加速度センサ（片持梁セ ンサ形式）の製造のために応用され得る。製造の際の簡単化は、トランジスタお よびセンサ要素に対する少なくとも１つのポリシリコン層が共通に析出され、ま たパターン化されることにより達成される。このポリシリコン層から少なくとも トランジスタ電極と可動のセンサ要素としての空間的に限定されたセンサ層とが 製造される。二重ポリシリコンプロセスを応用する際には予め、もう１つのトラ ンジスタ電極と加速度測定に用いられる対向電極とをパターン化して形成するも う１つのポリシリコン層が被覆される。 以下に本発明による製造工程を図１ないし図１５により説明する。 図１ないし図４は本発明により製造されたセンサの実施例の横断面を示す。 図５は図２に記入されている方向に見た図を示す。 図６ないし図１１は図１に示されているパターンに通ずる種々の工程後のセン サの横断面を示す。 図１２は図２に示されているパターンに通ずる工程後の加速度センサを示す。 図１３ないし図１５は図３または図４に示されているパターンの製造の種々の 工程後の加速度センサの横断面を示す。 先ず、加速度センサを製造するための一重ポリシリコンプロセスを説明する。 このような方法では、ただ１つのポリシリコン層が析出され、それからトランジ スタ電極および可動のセンサ層がパターン化される。こうして、たとえば図３お よび図４中に示されているセンサが製造される。図３ではシリコンから成る基板 層１の上にＣＭＯＳトランジスタが製造されている。ソースおよびドレイン範囲 ２１はゲート酸化物２２を設けられているチャネル範囲の側面に並んでいる。ゲ ート酸化物２２の上にスペーサ８により境されるポリシリコンから成るゲート電 極２３が位置している。片持梁として一端で支えられた条片を形成するセンサ層 １７は同じくポリシリコンである。この条片は加速の際に層平面に対して垂直な 方向に偏移させられる。測定のためには、このセンサ層１７の下側に別のセンサ 電極２０として配置されている対向電極が必要である。これらの別のセンサ電極 ２０およびセンサ層１７に対してメタライジング部分１４、１５が存在している 。さらにソースおよびドレイン‐メタライジング部分２４ならびに接続メタライ ジング部分１６が導体帯として存在している。種々のドープされた範囲の絶縁と して、パターン化された酸化物層５が作用する。図４の実施例では、追加的に、 紙面に対して垂直に誘電体層１８とパッシベーション層２８との間に固定されて いる上側センサ電極１９が設けられている。 この加速度センサに対して可能な製造方法の実施例は、シリコンから成る基板 層１から出発する。それは基板もしくは基仮の上のシリコン層であってよい。ま たＳＯＩ基板のシリコン層であってもよい。注入によりＣＭＯＳトランジスタに 対して必要なドープされた範囲（ＣＭＯＳウェル）が製造される。場合によって は、そのために製造された調節マークの使用のもとに追加的な高濃度にドープさ れた層が入れられる。この層は後でセンサに対する対向電極（別のセンサ電極） としての役割をする。この追加的なドーピングは、加速度の評価のための十分に 正確なキャバシタンス測定を行い得るように、ＣＭＯＳウェルの供給導線抵抗が 十分に低くない場合にのみ必要である。基坂層１の上面はたとえばパターン化さ れた酸化により、トランジスタおよび別のセンサ電極の端子に予定されている個 所に開口を有する酸化物層５に変換され得る。ゲート酸化物２２の被覆後に、図 １３中に示されている構成が実現される。その後に全面に、本発明による方法に とって重要なポリシリコン層が被覆される。この層のパターン化の後にそこから ゲート電極２３と可動センサ要素に予定されているセンサ層１７とが残留する。 このセンサ層１７は完全に酸化物層５の上に位置しており、従ってまた残りのシ リコンから隔てられている。通常のように製造されたスペーサの使用のもとに、 図１４のパターンが生ずるように、トランジスタに対するソースおよびドレイン 範囲２１が製造される。 全面に誘電体層１８が平らに被覆され、そのなかに接触に予定されている個所 に接触孔が製造される。これらの接触孔は、第１のメタライジング面が被覆され る以前に、たとえば金属（たとえばタングステン）により満たされる。しかし接 触孔は、ソースおよびドレイン範囲２１がソースおよびドレイン‐メタライジン グ部分２４を設けられており、また対向電極として予定されている別のセンサ電 極２０が当該のメタライジング部分１４と、またセンサ層１７が当該のメタライ ジング部分１５と接触しているように、この接続メタライジング部分１６の被覆 と一緒に満たされてもよい。図１５に示されているパターンはその後にパッシベ ーション層により被覆される。このパッシベーション層はその後にセンサの範囲 内で誘電体層１８および酸化物層５と一緒に、片持梁として予定されているセン サ層１７の部分が露出されるまで、除去される。 接続メクライジング部分１６（図１５参照）と一緒に上側センサ電極１９も誘 電体層１８の上に被覆され得る。この上側センサ電極１９は、センサの範囲内の 誘電体層１８の除去の後に上側センサ電極と別のセンサ電極２０との間のセンサ 層１７が自由に運動可能であり、また上側センサ電極１９が横方向に、すなわち この実施例では紙面に対して垂直な方向に、誘電体層１８の上に固定されている ように寸法を定められる。その場合、センサにおいて、センサ層１７と各１つの 対向電極との間の両側のキャパシタンス測定が可能である。 図１のセンサではバイポーラトランジスタが基板層１内に集積されている。ド ープされたベース範囲２および反対の極性にドープされたコレクタ範囲３が基板 層１内にたとえば注入により形成されている。埋められたコレクタ範囲３は等し い極性にドープされたコレクタ端子範囲４により基板層の表面と接続されている 。基板層１の表面はパターン化された酸化物層５により絶縁されている。この酸 化物層５の上およびベース範囲２の上に達してベース電極６が位置しており、ま たその上に絶縁層７が位置している。ベース電極６はエミッタ電極９からスペー サ８により電気的に絶縁されている。ベース範囲２内のシリコンから成るエミッ タ電極９からの拡散によりエミッタ電極９の下側にエミッタ範囲が形成されてい る。コレクタ端子範囲４の上に同じくシリコンから形成されたコレクタ電極１０ が位置している。センサの範囲内に酸化物層５の上に平面として下側電極２５が 位置している。さらにここに一例として同様に片持梁として構成されてセンサ層 １７が取付けられている。ベースメタライジング部分１１がベース電極６の上に 位置している。エミッタメタライジング部分１２がエミッタ電極９の上に位置し ている。コレクタメタライジング部分１３がコレクタ電極１０の上に位置してい る。下側のセンサ電極２５およびセンサ層１７はそれぞれメタライジング部分１ ４、１５を設けられている。これらのメタライジング部分１１、１２、１３、１ ４、１５の上に接続メタライジング部分１６が取付けられており、また誘電体層 １８に埋込まれている。この誘電体層１８はセンサ層１７の片持梁として予定さ れている範囲で、片持梁が垂直方向に振動し得るように、下側センサ電極２５ま で除去されている。基板層１内にコレクタ範囲３と反対の極性にドープされた電 流制限範囲２９（チャネルストッパ）が構成されている。 図２には、誘電体層１８内に固定されている上側センサ電極１９を有する代替 的な実施例が示されている。この図２中に記入されている一点鎖線矢印の方向に 見た図は図５に示されている。そこには下側センサ電極２５のメタライジング部 分１４およびセンサ層１７のメタライジング部分１５が記入されている。センサ 層１７およびそれと直交して配置されている上側センサ電極１９は誘電体層１８ 内に取付けられた部分（破線）により示されている。 本発明による方法のこの実施例では同じく、シリコンから成る基板層１から出 発される。この基板層１内にコレクタ範囲３が注入により製造され、また続いて 、図６中に横断面図で示されているように、シリコンから成るエピタキシー層２ ６により全面を覆われる。注入の完全硬化後にコレクタ範囲３は図６中に記入さ れているような境界を有する。場合によっては、その後に電流制限範囲２９に対 する注入が行われ、その際にドーピングの極性はコレクタ範囲３のそれと反対で ある。ベース範囲２は同じくコレクタ範囲３のドーピング極性と反対の極性にド ープされて製造され、その際にパターン化された酸化物層５がマスクとして使用 されることは目的にかなっている。この酸化物層５はたとえば基板層１の表面の パターン化された酸化により製造される。この図７に示されているパターンの上 にその後に全面にポリシリコン層が、またその上に絶縁層７が被覆され、絶縁層 ７は続いて、ポリシリコン層から、図８中に示されているように、ベース電極６ としての部分および下側センサ電極２５としての部分が残るようにパターン化さ れる。この下側センサ電極２５は完全に酸化物層５の上に位置しており、従って また基板層１のシリコンから電気的に絶縁されている。同じく酸化物層５の開口 を通して注入されたコレクタ端子範囲４およびエミッタ端子として予定されてい る範囲はベース範囲２の上に露出した状態にとどまる（図８を参照）。ポリシリ コン層は析出の際にベースの導電形と等しい極性にドープされる。たとえば、酸 化物の合致した析出とそれに続いての異方性のバックエッチングとにより、ベー ス電極６の緑を絶縁するためのスペーサが製造される。 全面ポリシリコン層の析出およびそれに続いてのこのポリシリコン層のパター ン化の後にその部分として、ベース電極６を絶縁するスペーサ８の間のエミッタ 電極９、コレクタ電極１０およびセンサ層１７が、下側センサ電極２５を絶縁す る絶縁層７の部分の上に残っている。図９には、下側センサ電極２５およびこの センサ層１７が共平面的に層平面に対して垂直に重なり合って配置されており、 またその間に位置している絶縁層７により互いに絶縁されていることが認められ る。次いで、図１０のように、全面に誘電体層１８がプレーナ化して析出され、 またこの誘電体層１８内に電気端子として予定されている個所に接触孔２７が製 造される。場合によっては、これらの接触孔は、第１のメタライジング面が製造 される以前に、たとえばタングステンから成る金属充填材により充填される。し かし、接触孔２７の充填はこの接続メタライジング部分の製造と一緒に一工程で 行われてもよい。図１１にはベースメタライジング部分１１、エミッタメタライ ジング部分１２、コレクタメタライジング部分１３、下側センサ電極２５に対す るメタライジング部分１４およびセンサ層１７に対するメタライジング部分１５ が記入されている。メタライジング部分の上に接続メタライジング部分１６が析 出され、またパターン化され、またパッシベーション層２８によりプレーナ化さ れる。場合によっては、接続メタライジング部分１６と一緒に再び上側センサ電 極１９が図１２中に示されているように析出されてもよい。パッシベーション層 ２８、誘電体層１８および絶縁層７は次いでセンサの範囲内で、センサ層１７に より形成されるセンサ要素の十分な運動可能性のために必要である範囲内で除去 される。 誘電体層はたとえば酸化物であり、パッシベーション層２８はたとえばＳｉＯ₂ またはＳｉ₃Ｎ₄であってよい。接続メタライジング部分１６の接続面およびセ ンサ層１７は作業工程で露出されてもよいし、もしくは、同時に接続メタライジ ング部分の金属およびセンサ層１７のポリシリコンに対するパッシベーション層 の選択的エッチングを許さないエッチング物質が使用される場合には、２つの相 い続くホト技術的工程で露出されてもよい。接続メタライジング部分１６および 場合によっては上側センサ電極１９はたとえばアルミニウムである。 有利なことに、本発明による方法は片持梁形式の集積された加速度センサを製 造するために応用できる。しかし同様にして、センサ層１７がたとえば完全に露 出エッチングされるミクロ機械的なセンサも実現することができる。このように してたとえば本発明による方法により、加速による慣性力に反応する要素がシリ コンばねに懸垂された層状の質量部分となる集積された加速度センサも製造でき る。その場合このセンサ層１７および当該のトランジスタ電極に対して析出され るポリシリコン層の厚みはこの質量部分の十分な安定性が得られるように選定さ れるだけでよい。以上に説明した実施例に相応して、通常のようにシリコン技術 で実現される多数のトランジスタまたは完全な電子回路がミクロ機械的なセンサ と共に集積することができる。この集積回路の製造のために用いられるポリシリ コン層はそれぞれ同時にセンサ要素の製造のためにも使用され、またパターン化 される。多数の異なる電子的機能要素の製造の際にも本発明による方法により必 要なプロセスの工程が公知の方法にくらべて節減できる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 シヤイター、トーマス ドイツ連邦共和国 デー−80469 ミユン ヘン エーレングートシユトラーセ 15 (72)発明者 ヒエロルト、クリストフアー ドイツ連邦共和国 デー−81739 ミユン ヘン ドルンレツシエンシユトラーセ 48

Claims (1)

1. 【特許請求の範囲】 １．シリコンの上に加速度センサを製造するための方法において、 第１の工程でシリコンから成る基板層（１）から出発してトランジスタを構 成するためドープされた範囲のパターンが製造され、 第２の工程でポリシリコン層が析出され、このポリシリコン層がこのトラン ジスタの少なくとも１つの電極および１つのセンサ層（１７）を形成するように パターン化され、 第３の工程でメタライジング部分（１１、１２、１３、１４、１５；２４） がこのトランジスタ、センサ層（１７）および少なくとも１つの別のセンサ電極 （２０；２５）に対する電気端子として施され、 第４の工程でこのセンサ層（１７）が、少なくとも部分的に少なくとも１つ の方向に運動可能であるように露出される ことを特徴とする加速度センサの製造方法。 ２．トランジスタがＣＭＯＳトランジスタとして製造され、またポリシリコン層 がゲート電極（２３）およびセンサ層（１７）を形成することを特徴とする請求 項１記載の方法。 ３．トランジスタがバイポーラトランジスタとして製造され、 第１の工程と第２の工程との間で別のポリシリコン層が析出され、この別の ポリシリコン層がベース電極（６）および下側センサ電極（２５）を形成するよ うにパターン化され、その後に絶縁層（７）およびスペーサ（８）が被覆され、 第２の工程で被覆されたポリシリコン層がエミッタ電極（９）、コレクタ電 極（１０）およびセンサ層（１７）を形成する ことを特徴とする請求項１記載の方法。 ４．第１の工程で、トランジスタに対して予定されているドープされた範囲（ ＣＭＯＳウェル）が基板層（１）内に、またパターン化された酸化物層（５）が 基板層（１）の表面の上に製造され、その後にソースおよびドレイン範囲（２１ ）およびゲート酸化物（２２）がこの酸化物層（５）の開口に製造され、 第２の工程でセンサ層（１７）がこの酸化物層（５）の一部の上に製造され、 第３の工程で誘電体層（１８）が被覆され、そのなかに接触孔が製造され、ま たソースおよびドレイン‐メタライジング部分（２４）およびセンサ層（１７） および別のセンサ電極（２０）に対するメタライジング部分（１４、１５）がこ の接触孔内に入れられ、 第４の工程でこの誘電体層（１８）および酸化物層（５）が、センサ層（１７ ）の予定されている可動性のために必要な範囲内で除去される ことを特徴とする請求項２記載の方法。 ５．第１の工程で、コレクタ範囲（３）を製造するための注入が行われ、またド ープされたエピタキシー層（２６）が被覆され、 その後にパターン化された酸化物層（５）が製造され、 その後に酸化物層（５）の開口を通じてエピタキシー層（２６）と反対の極性 にドープされたベース範囲（２）およびコレクタ端子範囲（４）が製造され、 その後に別のポリシリコン層が、またその上に絶縁層（７）が、下側センサ電 極（２５）がこの酸化物層（５）の上に配置されているように被覆され、またパ ターン化され、 その後にベース電極（６）の自由な縁がスペーサ（８）により絶縁され、 その後に第２の工程が実行される ことを特徴とする請求項３記載の方法。 ６．第４の工程でセンサ層（１７）が一端で固定されたポリシリコン条片（片持 梁）として製造されることを特徴とする請求項１ないし５の１つに記載の方法。 ７．第４の工程でセンサ層（１７）がばねに懸垂された質量部分として製造され ることを特徴とする請求項１ないし５の１つに記載の方法。 ８．別のセンサ電極（２０；２５）およびセンサ層（１７）が共平面にあり、ま た層平面に対して垂直に互いに重なり合って配置されることを特徴とする請求項 １ないし７の１つに記載の方法。 ９．第３の工程後に共平面にかつ層平面に対して垂直にセンサ層（１７）の上に 平らな上側センサ電極（１９）が製造されることを特徴とする請求項１ないし８ の１つに記載の方法。