CN102086019B - 多晶硅悬梁结构的单片制造方法 - Google Patents
多晶硅悬梁结构的单片制造方法 Download PDFInfo
- Publication number
- CN102086019B CN102086019B CN 201010527220 CN201010527220A CN102086019B CN 102086019 B CN102086019 B CN 102086019B CN 201010527220 CN201010527220 CN 201010527220 CN 201010527220 A CN201010527220 A CN 201010527220A CN 102086019 B CN102086019 B CN 102086019B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- polysilicon
- cantilever structure
- silicon chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
本发明涉及一种多晶硅悬梁结构的单片制造方法，本发明方法在常规BiCMOS工艺过程中，插入了多晶硅悬梁结构的加工步骤，在金属化工艺之前完成多晶硅的淀积和退火，避免了MEMS高温工艺对于金属化工艺的影响；在多晶硅悬梁结构的释放过程中，采用特制腐蚀液和利用负性光刻胶作为多晶硅悬梁结构的支柱，有效地避免了湿法释放悬梁结构过程中的衬底粘附问题，且避免了对信号处理电路造成影响。本发明方法解决了多晶硅悬梁结构制作工艺与BiCMOS电路加工工艺兼容的技术难题，实现了多晶硅悬梁结构与BiCMOS信号处理电路的单片集成。本发明方法可广泛应用于电容式加速度计、陀螺仪等MEMS传感器的单片集成制造领域。
Description
技术领域
本发明涉及一种多晶硅悬梁结构的单片制造方法，特别涉及一种多晶硅悬梁结构与BiCMOS信号处理电路的单片集成制造方法，它直接应用于电容式加速度计、陀螺仪等MEMS传感器的单片集成制造领域。
背景技术
MEMS传感器通常包括两部分，分别是MEMS微结构与信号处理电路，实现两者之间的电连接一般有两种方法，一是混合集成方法，即MEMS微结构和信号处理电路分别制作，再将制作完成的两个芯片在PCB板上或者陶瓷基板上进行混合集成，封装到一个外壳里。此方法最大的优点是避免了工艺兼容的问题，大大减小了工艺设计和工艺加工的难度，但要进行混合集成封装，增加了设计成本和混合封装的成本。
二是单片集成技术(Monolithic integration)。单片集成技术就是将MEMS微结构与信号处理电路同时做在同一个芯片上，在一次工艺流程中同时完成两者的制作。此方法的优点是大大减小了体积，降低了成本，具有更好的性能。但其最大的挑战是制作信号处理电路的CMOS工艺与MEMS微结构制作工艺的兼容问题，其工艺的设计复杂度和加工工艺的复杂度较大、难度很高。
按照制作信号处理电路与MEMS微结构的制作工艺顺序，单片集成技术可分为前CMOS(pre-CMOS)技术，混合CMOS(interleaved CMOS/MEMS)技术和后CMOS技术(post-CMOS)三种方法。
后CMOS技术，是先完成信号处理电路的制作，再进行MEMS微结构的制作。此方法的主要问题是后面制作MEMS微结构的高温工艺会对前面已经形成的CMOS信号处理电路的性能产生直接影响，更为严重的是，高温MEMS工艺与CMOS的金属化工艺不兼容。以目前研究较多的多晶硅作为MEMS感应部件结构层的工艺为例，其中多晶硅层应力退火温度达到1050℃，将使CMOS器件的结深发生变化，影响信号处理电路的性能，特别是对于浅结器件，CMOS电路的可靠性会受到严重影响。
前CMOS技术，是指先制作MEMS微结构，再制作信号处理电路。此方法虽然克服了后CMOS技术中MEMS高温工艺对CMOS电路的影响，但由于在制作CMOS信号处理电路之前就形成了立体的MEMS微结构，存在MEMS微结构与电路互连的台阶覆盖性问题，而且在后续CMOS工艺过程中，还存在对前面已经形成的MEMS微结构的保护问题。因此，前CMOS技术仅适合一些特殊的应用。
混合CMOS/MEMS技术，是指在信号处理电路制作工艺中，插入一些MEMS微结构工艺。此方法是解决前CMOS技术和后CMOS技术存在问题的有效方法。例如，可将MEMS微结构的制作所涉及到的高温工艺步骤，放到CMOS金属化工艺之前完成，即将MEMS高温工艺嵌入到标准CMOS工艺步骤之中，使MEMS高温工艺不会影响到CMOS金属化工艺，但此方法要对现有的标准CMOS工艺步骤进行较大修改，因此，此工艺方法的成本较高。
无论以上哪种方法，要实现MEMS微结构与信号处理电路的集成，在工艺实现上都是较困难的。
发明内容
为克服MEMS多晶硅微结构与信号处理电路难以集成在一起的问题，本发明提供一种多晶硅悬梁结构的单片制造方法，将多晶硅悬梁结构的制作工艺与BiCMOS信号处理电路的制作工艺巧妙地融合在一起，实现多晶硅悬梁结构与BiCMOS信号处理电路的单片集成。
本发明解决上述技术问题的技术方案为：一种多晶硅悬梁结构的单片制造方法，该方法包括以下步骤：
1.在P型硅片上制作BiCMOS信号处理电路；
2.在已经形成了BiCMOS信号处理电路的所述硅片上形成牺牲层和多晶硅悬梁结构；
3.在已经形成了牺牲层和多晶硅悬梁结构的所述硅片上制作金属布线和钝化层；
4.在特制腐蚀液中(该特制腐蚀液配方为：6wt％的HF酸，40wt％的NH4F，10wt％的冰乙酸，其余为去离子水)，局部腐蚀多晶硅悬梁下的牺牲层，在已经形成的所述多晶硅悬梁结构下面形成光刻胶防粘附支柱；
5.完全腐蚀牺牲层，然后再去除硅片表面光刻胶和多晶硅悬梁结构下的光刻胶防粘附支柱，完全释放多晶硅悬梁结构。
所述在P型硅片上制作BiCMOS信号处理电路的步骤包括：
(1)对P型硅片进行清洗，氧化，氧化层的厚度为0.6±0.05μm；
(2)光刻N+埋层区；
(3)去除N+埋层区上面的氧化层，去胶；
(4)清洗，氧化，氧化层的厚度为14-18nm；
(5)光刻N+埋层区；
(6)带胶砷注入，剂量3.2E15/cm2，能量100keV，去胶；
(7)高温推进，在1050℃N2气氛中60min，在1050℃H2和O2气氛中55min，在1250℃N2气氛中57min，去除硅片表面所有氧化层；
(8)清洗，氧化，氧化层的厚度为40-50nm；
(9)光刻P型隔离区；
(10)带胶硼注入，能量为60keV，剂量6.8E13/cm2，去胶；
(11)950℃退火30min，1000℃推进30min，得到N+埋层和P型隔离区，去除硅片表面所有氧化层；
(12)淀积N型外延层(5)，外延层的厚度为2.2μm±15％，电阻率为0.5Ω·cm±15％；
(13)将所述淀积了N型外延层(5)的硅片进行清洗，氧化，在表面形成二氧化硅层，厚度为63-77nm；
(14)光刻P型隔离区；
(15)带胶硼注入，能量为100keV，剂量1E14/cm2，去胶；
(16)光刻NPN管的穿透区；
(17)带胶磷注入，能量为140keV，剂量1E15/cm2，去胶；
(18)高温推进，1050℃，30min，去除硅片表面所有氧化层；
(19)清洗，氧化，氧化层厚度为40-50nm；
(20)光刻NPN管的基区；
(21)带胶硼注入，能量为80keV，剂量7.2E13/cm2，去胶；
(22)光刻NMOS的P阱区；
(23)带胶硼注入，能量为80keV，剂量8E12/cm2，去胶；
(24)推进，850℃，N2气氛推进25min，去除硅片表面所有氧化层；
(25)栅氧氧化，栅氧化层的厚度为35-37nm；
(26)采用LPCVD(低压化学气相淀积)工艺，淀积多晶硅层，厚度为280-320nm；
(27)光刻多晶硅，干法刻蚀多晶硅，去胶；
(28)N+掺杂区光刻；
(29)带胶磷注入，能量80keV，剂量4E15/cm2，去胶；
(30)P+掺杂区光刻；
(31)带胶硼注入，能量80keV，剂量3E15/cm2，去胶。
所述在已经形成了BiCMOS信号处理电路的硅片上形成牺牲层和多晶硅悬梁结构的步骤包括：
(1)在所述已经形成BiCMOS信号处理电路的硅片上，采用LPCVD工艺，淀积一氮化硅层，厚度为100nm；
(2)光刻出用于形成多晶硅悬梁结构的区域，以下简称为传感器区；
(3)干法刻蚀，去除传感器区的氮化硅层和热氧化层，去胶；
(4)采用PECVD(等离子体增强化学气相淀积)工艺，淀积一层PSG(磷硅玻璃)，厚度为1.8μm；
(5)光刻PSG层；
(6)干法刻蚀PSG层，去胶；
(7)采用LPCVD工艺，淀积多晶硅层，淀积温度为600℃，厚度为2μm；
(8)多晶硅磷离子注入，注入能量100keV，注入剂量4E15/cm2；
(9)高温快速退火，温度为1050℃，时间30秒；
(10)光刻多晶硅层；
(11)干法刻蚀多晶硅，形成多晶硅悬梁结构，去胶。
所述在已经形成了牺牲层和多晶硅悬梁结构的所述硅片上制作金属布线和钝化层的步骤包括：
(1)在所述已经形成了牺牲层和多晶硅悬梁结构的所述硅片上，光刻接触孔；
(2)干法刻蚀氮化硅和氧化硅，形成接触孔，去胶；
(3)溅射一层铝硅金属，厚度为1.2μm±0.2μm，
(4)光刻引线；
(5)干法刻蚀铝硅，形成金属引线，去胶；
(6)合金，温度440℃，时间30min；
(7)采用PECVD工艺，淀积钝化层，钝化层为两层结构，下层为SiO2，上层为Si3N4，SiO2和Si3N4的厚度分别为300nm±10％和700nm±10％；
(8)光刻钝化孔；
(9)干法刻蚀钝化层，形成钝化孔；
(10)再合金，温度380℃，时间60min。
在所述已经形成的多晶硅悬梁结构下面形成光刻胶防粘附支柱的步骤包括：
(1)在硅片表面涂覆一层正性光刻胶，通过曝光显影，形成牺牲层腐蚀的窗口；
(2)在特制腐蚀液中，进行牺牲层局部腐蚀，该特制腐蚀液配方为：6wt％的HF酸，40wt％的NH4F，10wt％的冰乙酸，其余为去离子水，腐蚀时间为15min；
(3)腐蚀完成后，去离子水漂洗，之后在120℃氮气气氛中烘20min；
(4)将烘干的硅片再次放入特制腐蚀液中腐蚀，时间15min；
(5)去离子水漂洗，在120℃氮气气氛中烘20min，此时多晶硅悬梁结构下面已经形成了空洞；
(6)干法去除硅片表面的光刻胶，去胶功率800W，去胶时间40min；
(7)在硅片表面涂覆负性光刻胶，由于已经在多晶硅悬梁结构下面腐蚀出了空洞，涂胶的过程中，空洞位置会被填充上光刻胶，从而形成多晶硅悬梁结构下面的光刻胶支柱，然后经过曝光、显影，就实现了在已经形成的所述多晶硅悬梁结构下面形成光刻胶防粘附支柱。
所述释放多晶硅悬梁结构的步骤包括：
(1)将已经形成了所述光刻胶防粘附支柱的硅片放入所述特制腐蚀液中，腐蚀30min；
(2)去离子水漂洗，在120℃氮气气氛中烘20min；
(3)再次放入特制腐蚀液中，腐蚀30min；
(4)去离子水漂洗，在120℃氮气气氛中烘20min；
(5)将烘干的硅片放入体积比为HF∶H2O＝1∶1的腐蚀液中，腐蚀2min；
(6)去离子水漂洗，在氮气气氛中烘干，条件为：温度120℃，时间为10min；
(7)使用氧等离子体干法去胶，去胶功率800W，去胶时间为35min，硅片表面的光刻胶和多晶硅悬梁结构下面的光刻胶防粘附支柱都被去除，得到完整释放的所述多晶硅悬梁结构，实现了多晶硅悬梁结构与BiCMOS信号处理电路的单片集成。
有益效果：
由于本发明方法采用了上述的技术方案，与常规的CMOS/MEMS工艺技术相比，本发明的多晶硅悬梁结构的单片制造方法具有以下特点：
1)在常规BiCMOS工艺过程中，插入了多晶硅悬梁结构的加工步骤，在金属化工艺之前完成了多晶硅结构的淀积和退火，避免了MEMS高温工艺对于金属化工艺的影响；
2)多晶硅悬梁结构的应力退火工艺采用快速退火工艺，并且在前面的NPN晶体管和MOS晶体管的工艺设计过程中充分考虑多晶硅高温退火对于器件的影响，有效规避了MEMS高温工艺对于信号处理电路器件性能的影响；
3)在多晶硅悬梁结构的释放过程中，采用特制腐蚀液进行牺牲层腐蚀和利用负性光刻胶作为多晶硅悬梁结构的防粘附支柱，无需过于复杂的工艺和专用设备即可有效避免湿法释放悬梁结构过程中由于液体表面张力等原因造成的衬底粘附问题，且避免了对信号处理电路造成影响，在对BiCMOS信号处理电路丝毫不影响的情况下，实现了多晶硅悬梁结构与BiCMOS信号处理电路的单片集成。
综上所述，本发明方法解决了多晶硅悬梁结构制作工艺与BiCMOS电路加工工艺兼容的技术难题，实现了多晶硅悬梁结构与BiCMOS信号处理电路的单片集成。
附图说明
图1为本发明在P型硅片上制作了N+埋层和P型下隔离区之后的剖面示意图；
图2为本发明图1进行了N型外延后的剖面示意图；
图3为本发明图2制作了P型上隔离区，NPN管发射区、集电区、基区，NMOS的P阱、源漏区和NMOS的栅氧化层、多晶栅之后的剖面示意图；
图4为本发明图3进行了LPCVD淀积氮化硅、刻蚀传感器区、淀积PSG牺牲层并刻蚀PSG之后的剖面示意图；
图5为本发明图4进行了LPCVD淀积多晶硅、多晶硅掺杂、多晶硅退火、多晶硅干法刻蚀形成多晶硅悬梁结构之后的剖面示意图；
图6为本发明图5进行了刻蚀接触孔、溅射铝硅层、刻蚀铝硅形成金属引线之后的剖面示意图；
图7为本发明图6进行了PECVD钝化层淀积、钝化层刻蚀之后的剖面示意图；
图8为本发明图7在表面涂覆了正性光刻胶并进行了光刻之后的剖面示意图；
图9为本发明图8进行了牺牲层局部湿法腐蚀，在多晶硅悬梁结构下面形成了空洞之后的剖面示意图；
图10为本发明图9进行了去胶、涂覆负性光刻胶并光刻之后的剖面示意图；
图11为本发明图10在湿法腐蚀去除了PSG牺牲层之后的剖面示意图；
图12为本发明图11进行了等离子去胶之后的剖面示意图；
图13为本发明图5的俯视示意图；
图14为本发明图8的俯视示意图；
图15为本发明图10的俯视示意图。
其中，图1-15中，各编号的含义是：
1——热氧化层 2——P型硅片 3——N+埋层 4——P型下隔离区
5——N型外延层 6——P型上隔离区 7——N型穿透区
8——NPN管的基区 9——NMOS的P阱 10——栅氧化层
11——多晶栅 12——N+掺杂区 13——P+掺杂区 14——氮化硅
15——PSG牺牲层 16——多晶硅悬梁结构 17——铝硅引线 18——钝化层
19——正性光刻胶 20——负性光刻胶 21——多晶硅和衬底相接触的区域
22——传感器区的边界 23——牺牲层腐蚀的窗口 24——负性光刻胶20的边界。
具体实施方式
本发明的具体实施方式不仅限于下面的描述，现结合附图对本发明加以进—步说明，其中一个具体实施方式的详细步骤如下：
1.在P型硅片(2)上，制作常规BiCMOS信号处理电路的步骤如下：
(1)选用<100>晶向、厚度525±20μm、电阻率7-13Ω·cm的P型硅片(2)，清洗，氧化，氧化层厚度为0.6±0.05μm；
(2)光刻N+埋层区(3)；
(3)湿法腐蚀，去除N+埋层区(3)上面的氧化层，去胶；
(4)清洗，氧化，氧化层的厚度为14-18nm；
(5)光刻N+埋层区(3)；
(6)带胶砷注入，剂量3.2E15/cm2，能量100keV，去胶；
(7)高温推进，在1050℃ N2气氛下中60min，在1050℃H2和O2气氛下中55min，在1250℃N2气氛下中57min，湿法腐蚀去除硅片表面所有氧化层；
(8)清洗，氧化，氧化层(1)的厚度为40-50nm；
(9)光刻P型下隔离区(4)；
(10)带胶硼注入，能量为60keV，剂量6.8E13/cm2，去胶；
(11)950℃退火30min，1000℃推进30min，得到N+埋层(3)，P型下隔离区(4)，如图1所示，去除硅片表面所有氧化层；
(12)淀积N型外延层(5)，厚度为2.2μm±15％，电阻率为0.5Ω.cm±15％，如图2所示；
(13)将所述淀积了N型外延层(5)的硅片进行清洗，氧化，在表面形成二氧化硅层，厚度63-77nm；
(14)光刻晶体管的P型上隔离区(6)；
(15)带胶硼注入，能量为100keV，剂量1E14/cm2，去胶；
(16)光刻NPN管的穿透区(7)；
(17)带胶磷注入，能量为140keV，剂量1E15/cm2，去胶；
(18)高温推进，1050℃，30min，湿法腐蚀去除硅片表面所有氧化层；
(19)清洗，氧化，氧化层厚度为40-50nm；
(20)光刻NPN管的基区(8)；
(21)带胶硼注入，能量为80keV，剂量7.2E13/cm2，去胶；
(22)光刻NMOS的P阱区(9)；
(23)带胶硼注入，能量为80keV，剂量8E12/cm2，去胶；
(24)推进，850℃，N2气氛推进25min，湿法腐蚀去除硅片表面所有氧化层；
(25)栅氧氧化，栅氧化层10的厚度为35-37nm；
(26)采用LPCVD工艺，淀积多晶硅层，厚度为280-320nm；
(27)光刻多晶硅，干法刻蚀多晶硅，得到多晶硅栅(11)，去胶；
(28)N+掺杂区(12)光刻；
(29)带胶磷注入，能量80keV，剂量4E15/cm2，去胶；
(30)P+掺杂区(13)光刻；
(31)带胶硼注入，能量80keV，剂量3E15/cm2，去胶，如图3所示。
2.在所述已经形成了BiCOMS信号处理电路的硅片上形成牺牲层(15)和多晶硅悬梁结构(16)的步骤如下：
(1)在所述已经形成BiCMOS信号处理电路的硅片上，采用LPCVD工艺，淀积一氮化硅层(14)，厚度为100nm；
(2)光刻出用于形成多晶硅悬梁结构的区域，以下简称为传感器区；
(3)干法刻蚀，去除传感器区的氮化硅层和热氧化层，去胶；
(4)采用PECVD工艺，淀积一层PSG(15)，厚度为1.8μm；
(5)光刻PSG层；
(6)干法刻蚀PSG层，去胶，如图4所示；
(7)采用LPCVD工艺，淀积多晶硅层，淀积温度为600℃，厚度为21μm；
(8)多晶硅磷离子注入，注入能量100kev，注入剂量4E15/cm2；
(9)高温快速退火，温度为1050℃，时间30秒；
(10)光刻多晶硅层；
(11)干法刻蚀多晶硅，形成多晶硅悬梁结构(16)，去胶，如图5所示，图5的俯视示意图如图13所示，(21)为多晶硅和衬底相接触的区域，(22)为传感器区的边界。
3.在所述已经形成了牺牲层(15)和多晶硅悬梁结构(16)的硅片上制作金属布线(17)和钝化层(18)的步骤如下：
(1)在所述已经形成牺牲层(15)和多晶硅悬梁结构(16)的硅片上，光刻接触孔；
(2)干法刻蚀氮化硅和氧化硅，形成接触孔，去胶；
(3)溅射一铝硅金属层，厚度为1.2μm±0.2μm；
(4)光刻金属引线；
(5)干法刻蚀铝硅，形成金属引线(17)，去胶，如图6所示；
(6)合金，温度440℃，时间30min；
(7)PECVD淀积钝化层(18)，钝化层为两层结构，下层SiO2厚度为700nm±10％，上层Si3N4厚度为300nm±10％；
(8)光刻钝化孔；
(9)干法刻蚀钝化层(18)形成钝化孔，如图7所示，传感器区的钝化层也被去除了；
(10)再合金，温度380℃，时间60min。
4.在所述已经形成的多晶硅悬梁结构下面形成光刻胶防粘附支柱的步骤如下：
(1)在硅片表面涂覆一层正性光刻胶(19)，胶厚2um，通过曝光、显影，如图8所示，其俯视示意图如图14所示，(23)为牺牲层腐蚀的窗口，腐蚀窗口(23)之外的区域皆为光刻胶所覆盖；
(2)将光刻后的硅片放入特制腐蚀液中，进行牺牲层局部腐蚀，该特制腐蚀液的配方为：6wt％的HF酸，40wt％的NH4F，10wt％的冰乙酸，其余为去离子水，腐蚀时间为15min；
(3)去离子水漂洗，在120℃氮气气氛中烘20min；
(4)再次放入特制腐蚀液中腐蚀，时间15min；
(5)去离子水漂洗，在120℃氮气气氛中烘20min，如图9所示，可以看到，多晶硅悬梁结构下面已经形成了空洞；
(6)氧等离子体干法去除硅片表面的光刻胶，去胶功率800W，去胶时间40min；
(7)在硅片表面涂覆负性光刻胶(20)，胶厚2.5μm，由于已经在多晶硅悬梁结构下面腐蚀出了空洞，涂胶的过程中，空洞位置会被填充上光刻胶，从而形成多晶硅悬梁结构下面的光刻胶支柱，再经过曝光、显影后，如图10所示，可以看出，在多晶硅悬梁结构下面的空洞位置已经填充了光刻胶，图10的俯视示意图如图15所示，图中，虚线框(24)为负性光刻胶(20)的边界，虚线框(24)外面都为负性光刻胶(20)所覆盖，虚线框(24)和传感器区的边缘(22)的距离设计为60μm，待释放的多晶硅悬梁结构都包括在虚线框(24)里面，在虚线框(24)内也有负性光刻胶(20)，主要是为了形成多晶硅悬梁结构下面的光刻胶防粘附支柱。
5.释放所述多晶硅悬梁结构的步骤如下：
(1)将已经形成了光刻胶防粘附支柱的硅片放入特制腐蚀液中进行腐蚀，腐蚀时间为30min；
(2)去离子水漂洗，在120℃氮气气氛中烘20min；
(3)再次放入特制腐蚀液中腐蚀30min；
(4)去离子水漂洗，在120℃氮气气氛中烘20min；
(5)将烘干的硅片放入体积比为HF∶H2O＝1∶1的腐蚀液中，腐蚀2min；
(6)去离子水漂洗，在氮气气氛中烘干，条件为：温度120℃，时间为10min，此时的剖面结构如图11所示，多晶硅悬梁结构附近的PSG牺牲层都已经被去除掉，由于多晶硅悬梁结构下面存在作为支撑结构的光刻胶防粘附支柱，所以多晶硅悬梁结构不会在烘干过程中由于液体表面张力被拉向衬底而粘附到衬底上；
(7)使用氧等离子体干法去胶，去胶功率800W，去胶时间为35min，硅片表面的光刻胶和多晶硅悬梁结构下面的光刻胶防粘附支柱都会被氧等离子体去除，最后得到完整释放的所述多晶硅悬梁结构(16)，如图12所示。
本发明方法中所用单项工艺，除已经作了详细描述的外，其他的，如清洗、氧化、淀积氮化硅、光刻、硅氧化层和氮化硅的腐蚀、涂胶、去胶等的单项工艺、设备及化工材料、试剂均为本领域通用技术，不再详述。
Claims (6)
1.一种多晶硅悬梁结构的单片制造方法，该方法包括以下步骤：
(1)在P型硅片上制作BiCMOS信号处理电路；
(2)在已经形成了BiCMOS信号处理电路的所述硅片上形成牺牲层和多晶硅悬梁结构；
(3)在已经形成了牺牲层和多晶硅悬梁结构的所述硅片上制作金属布线和钝化层；
(4)在特制腐蚀液中，局部腐蚀多晶硅悬梁下的牺牲层，在已经形成的所述多晶硅悬梁结构下面形成光刻胶防粘附支柱，该特制腐蚀液配方为：6wt％的HF酸，40wt％的NH4F，10wt％的冰乙酸，其余为去离子水；
(5)完全腐蚀牺牲层，然后再去除硅片表面光刻胶和多晶硅悬梁结构下的光刻胶防粘附支柱，完全释放多晶硅悬梁结构。
2.根据权利要求1所述的一种多晶硅悬梁结构的单片制造方法，其特征在于：所述在P型硅片上制作BiCMOS信号处理电路的步骤包括：
(1)对P型硅片进行清洗，氧化，氧化层的厚度为0.6±0.05μm；
(2)光刻N+埋层区；
(3)去除N+埋层区上面的氧化层，去胶；
(4)清洗，氧化，氧化层的厚度为14-18nm；
(5)光刻N+埋层区；
(6)带胶砷注入，剂量3.2E15/cm2，能量100keV，去胶；
(7)高温推进，在1050℃N2气氛中60min，在1050℃H2和O2气氛中55min，在1250℃N2气氛中57min，去除硅片表面所有氧化层；
(8)清洗，氧化，氧化层的厚度为40-50nm；
(9)光刻P型隔离区；
(10)带胶硼注入，能量为60keV，剂量6.8E13/cm2，去胶；
(11)950℃退火30min，1000℃推进30min，得到N+埋层和P型隔离区，去除硅片表面所有氧化层；
(12)淀积N型外延层(5)，外延层的厚度为2.2μm±15％，电阻率为0.5Ω·cm±15％；
(13)将所述淀积了N型外延层(5)的硅片进行清洗，氧化，在表面形成二氧化硅层，厚度为63-77nm；
(14)光刻P型上隔离区；
(15)带胶硼注入，能量为100keV，剂量1E14/cm2，去胶；
(16)光刻NPN管的穿透区；
(17)带胶磷注入，能量为140keV，剂量1E15/cm2，去胶；
(18)高温推进，1050℃，30min，去除硅片表面所有氧化层；
(19)清洗，氧化，氧化层厚度为40-50nm；
(20)光刻NPN管的基区；
(21)带胶硼注入，能量为80keV，剂量7.2E13/cm2，去胶；
(22)光刻NMOS的P阱区；
(23)带胶硼注入，能量为80keV，剂量8E12/cm2，去胶；
(24)推进，850℃，N2气氛推进25min，去除硅片表面所有氧化层；
(25)栅氧氧化，栅氧化层的厚度为35-37nm；
(26)采用LPCVD(低压化学气相淀积)工艺，淀积多晶硅层，厚度为280-320nm；
(27)光刻多晶硅，干法刻蚀多晶硅，去胶；
(28)N+掺杂区光刻；
(29)带胶磷注入，能量80keV，剂量4E15/cm2，去胶；
(30)P+掺杂区光刻；
(31)带胶硼注入，能量80keV，剂量3E15/cm2，去胶。
3.根据权利要求1所述的一种多晶硅悬梁结构的单片制造方法，其特征在于：所述在已经形成了BiCMOS信号处理电路的硅片上形成牺牲层和多晶硅悬梁结构的步骤包括：
(1)在所述已经形成BiCMOS信号处理电路的硅片上，采用LPCVD工艺，淀积一氮化硅层，厚度为100nm；
(2)光刻出用于形成多晶硅悬梁结构的区域，以下简称为传感器区；
(3)干法刻蚀，去除传感器区的氮化硅层和热氧化层，去胶；
(4)采用PECVD(等离子体增强化学气相淀积)工艺，淀积一层PSG(磷硅玻璃)，厚度为1.8μm；
(5)光刻PSG层；
(6)干法刻蚀PSG层，去胶；
(7)采用LPCVD工艺，淀积多晶硅层，淀积温度为600℃，厚度为2μm；
(8)多晶硅磷离子注入，注入能量100keV，注入剂量4E15/cm2；
(9)高温快速退火，温度为1050℃，时间30秒；
(10)光刻多晶硅层；
(11)干法刻蚀多晶硅，形成多晶硅悬梁结构，去胶。
4.根据权利要求1所述的一种多晶硅悬梁结构的单片制造方法，其特征在于：所述在已经形成了牺牲层和多晶硅悬梁结构的所述硅片上制作金属布线和钝化层的步骤包括：
(1)在所述已经形成了牺牲层和多晶硅悬梁结构的所述硅片上，光刻接触孔；
(2)干法刻蚀氮化硅和氧化硅，形成接触孔，去胶；
(3)溅射一层铝硅金属，厚度为1.2μm±0.2μm，
(4)光刻引线；
(5)干法刻蚀铝硅，形成金属引线，去胶；
(6)合金，温度440℃，时间30min；
(7)采用PECVD工艺，淀积钝化层，钝化层为两层结构，下层为SiO2，上层为Si3N4，SiO2和Si3N4的厚度分别为300nm±10％和700nm±10％；
(8)光刻钝化孔；
(9)干法刻蚀钝化层，形成钝化孔；
(10)再合金，温度380℃，时间60min。
5.根据权利要求1所述的一种多晶硅悬梁结构的单片制造方法，其特征在于：在所述已经形成的多晶硅悬梁结构下面形成光刻胶防粘附支柱的步骤包括：
(1)在硅片表面涂覆一层正性光刻胶，通过曝光显影，形成牺牲层腐蚀的窗口；
(2)在特制腐蚀液中，进行牺牲层局部腐蚀，该特制腐蚀液配方为：6wt％的HF酸，40wt％的NH4F，10wt％的冰乙酸，其余为去离子水，腐蚀时间为15min；
(3)腐蚀完成后，去离子水漂洗，之后在120℃氮气气氛中烘20min；
(4)将烘干的硅片再次放入特制腐蚀液中腐蚀，时间15min；
(5)去离子水漂洗，在120℃氮气气氛中烘20min，此时多晶硅悬梁结构下面已经形成了空洞；
(6)干法去除硅片表面的光刻胶，去胶功率800W，去胶时间40min；
(7)在硅片表面涂覆负性光刻胶，由于已经在多晶硅悬梁结构下面腐蚀出了空洞，涂胶的过程中，空洞位置会被填充上光刻胶，从而形成多晶硅悬梁结构下面的光刻胶支柱，然后经过曝光、显影，就实现了在已经形成的所述多晶硅悬梁结构下面形成光刻胶防粘附支柱。
6.根据权利要求1所述的一种多晶硅悬梁结构的单片制造方法，其特征在于：所述释放多晶硅悬梁结构的步骤包括：
(1)将已经形成了所述光刻胶防粘附支柱的硅片放入所述特制腐蚀液中，腐蚀30min；
(2)去离子水漂洗，在120℃氮气气氛中烘20min；
(3)再次放入特制腐蚀液中，腐蚀30min；
(4)去离子水漂洗，在120℃氮气气氛中烘20min；
(5)将烘干的硅片放入体积比为HF∶H2O＝1∶1的腐蚀液中，腐蚀2min；
(6)去离子水漂洗，在氮气气氛中烘干，条件为：温度120℃，时间为10min；
(7)使用氧等离子体干法去胶，去胶功率800W，去胶时间为35min，硅片表面的光刻胶和多晶硅悬梁结构下面的光刻胶防粘附支柱都被去除，得到完整释放的所述多晶硅悬梁结构，实现了多晶硅悬梁结构与BiCMOS信号处理电路的单片集成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010527220 CN102086019B (zh) | 2010-11-02 | 2010-11-02 | 多晶硅悬梁结构的单片制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010527220 CN102086019B (zh) | 2010-11-02 | 2010-11-02 | 多晶硅悬梁结构的单片制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102086019A CN102086019A (zh) | 2011-06-08 |
| CN102086019B true CN102086019B (zh) | 2013-04-17 |
Family
ID=44098049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010527220 Expired - Fee Related CN102086019B (zh) | 2010-11-02 | 2010-11-02 | 多晶硅悬梁结构的单片制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102086019B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130032904A1 (en) * | 2011-08-04 | 2013-02-07 | Robert Bosch Gmbh | Coated Capacitive Sensor |
| CN102909204B (zh) * | 2011-08-05 | 2014-11-05 | 美新半导体（无锡）有限公司 | 清洗深硅刻蚀工艺后的圆片的方法 |
| CN103157620B (zh) * | 2011-12-14 | 2016-04-06 | 北大方正集团有限公司 | 一种硅晶片背面金属化前清洗的清洗液和清洗方法 |
| CN102515089B (zh) * | 2011-12-21 | 2014-10-15 | 北京大学 | 一种mems集成化方法 |
| CN102583224B (zh) * | 2012-03-08 | 2014-11-26 | 北京大学 | 一种mems和ic单片集成方法 |
| CN103175495B (zh) * | 2013-02-27 | 2015-11-25 | 上海华力微电子有限公司 | 二氧化硅标准晶片及其制造方法 |
| US9382111B2 (en) * | 2014-06-26 | 2016-07-05 | Infineon Technologies Dresden Gmbh | Micromechanical system and method for manufacturing a micromechanical system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700702A (en) * | 1994-01-18 | 1997-12-23 | Siemens Aktiengesellschaft | Method for manufacturing an acceleration sensor |
| CN1815735A (zh) * | 2005-01-31 | 2006-08-09 | 北京大学 | 一种FinFET电路与纳机电梁集成的芯片及其制作方法 |
| CN101719482A (zh) * | 2009-11-25 | 2010-06-02 | 中国电子科技集团公司第二十四研究所 | 单片集成压力传感器的制造方法 |
| CN101870451A (zh) * | 2009-04-24 | 2010-10-27 | 台湾积体电路制造股份有限公司 | 集成互补金属氧化物半导体-微型机电系统器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2467776A (en) * | 2009-02-13 | 2010-08-18 | Wolfson Microelectronics Plc | Integrated MEMS transducer and circuitry |
-
2010
- 2010-11-02 CN CN 201010527220 patent/CN102086019B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700702A (en) * | 1994-01-18 | 1997-12-23 | Siemens Aktiengesellschaft | Method for manufacturing an acceleration sensor |
| CN1815735A (zh) * | 2005-01-31 | 2006-08-09 | 北京大学 | 一种FinFET电路与纳机电梁集成的芯片及其制作方法 |
| CN101870451A (zh) * | 2009-04-24 | 2010-10-27 | 台湾积体电路制造股份有限公司 | 集成互补金属氧化物半导体-微型机电系统器件的制造方法 |
| CN101719482A (zh) * | 2009-11-25 | 2010-06-02 | 中国电子科技集团公司第二十四研究所 | 单片集成压力传感器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102086019A (zh) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102086019B (zh) | 多晶硅悬梁结构的单片制造方法 | |
| JP3904228B2 (ja) | 三次元回路装置の製造方法 | |
| CN108346588A (zh) | 一种晶圆级系统封装方法以及封装结构 | |
| CN100590857C (zh) | 具有接合垫的半导体装置 | |
| US8053353B2 (en) | Method of making connections in a back-lit circuit | |
| CN106206417B (zh) | 半导体器件的制造方法 | |
| CN102157397A (zh) | 形成电磁保护半导体管芯的方法及半导体管芯 | |
| US8975118B2 (en) | Component having a via and method for manufacturing it | |
| CN103787260B (zh) | 微机械构件及其制造方法和应用 | |
| CN102509718B (zh) | GaAs CCD图形传感器圆片级芯片尺寸封装工艺 | |
| CN103213936B (zh) | 制备圆片级mems惯性器件tsv堆叠封装结构的方法 | |
| WO2011003057A3 (en) | Method of forming monolithic cmos-mems hybrid integrated, packaged structures | |
| KR20140005107A (ko) | 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기 | |
| US7846815B2 (en) | Eutectic flow containment in a semiconductor fabrication process | |
| CN102881644A (zh) | 一种圆片级芯片封装方法 | |
| CN100536147C (zh) | 光半导体集成电路装置 | |
| CN102082120B (zh) | 晶片封装体及其制造方法 | |
| CN206203879U (zh) | Mems器件 | |
| US8105917B2 (en) | Connection pad structure for an image sensor on a thinned substrate | |
| US20230037849A1 (en) | Method and system for fabricating a mems device | |
| US7235418B2 (en) | Manufacturing method of optical semiconductor integrated circuit device | |
| EP2899760B1 (en) | Semiconductor device for optical applications and method of producing such a semiconductor device | |
| CN102832162A (zh) | 空气桥立体电路及其制作方法 | |
| EP3180802A1 (en) | Semiconductor structure with multiple active layers in an soi wafer | |
| CN100536146C (zh) | 光半导体集成电路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130417 Termination date: 20131102 |