CN102583224B - 一种mems和ic单片集成方法 - Google Patents

Abstract

本发明公开了一种MEMS和IC单片集成方法，先在基片上完成除金属互连以外的所有IC工艺，然后依次淀积氧化硅层和氮化硅层作为IC区域的保护层；再采用MEMS表面牺牲层工艺制作MEMS结构；刻蚀去除IC区域的氮化硅保护层之后，刻蚀氧化硅保护层形成引线孔，淀积并图形化金属形成金属互连；最后去除MEMS区域的牺牲层，释放MEMS可动结构。该方法不需要专用的低应力氮化硅生产设备，采用IC-MEMS交叉工艺，通过选择性去除氮化硅保护层来控制集成化片内应力，从而降低集成化工艺对IC电路性能的影响，工艺简单可靠。

Description

一种MEMS和IC单片集成方法

技术领域

本发明属于微电子机械系统(MEMS)和集成电路IC(CMOS)加工工艺领域，涉及MEMS和IC工艺的单片集成方法，采用MEMS-IC-MEMS的混合工艺方法在单个圆片上同时形成MEMS和CMOS部分，特别应用在含有CMOS电路的MEMS芯片制作领域。

背景技术

MEMS和IC单片集成的优点很多，包括减小寄生电容，减小芯片体积，降低成本，减小封装压力，提高可靠性等。通常选用的集成化方案为先IC后MEMS工艺制作，即为post-CMOS工艺。post-CMOS的集成方案的设计重点在于如何控制MEMS工艺对IC电路的影响。由于IC电路是由单管NMOS或者PMOS组成的，而研究表明单管的阈值、迁移率等性能与沟道应力相关。采用post-CMOS工艺时，CMOS和MEMS结构之间的隔离普遍选用了氧化硅和氮化硅薄膜。而氮化硅薄膜的应力非常大且不容易控制，薄膜结构可能在沟道内产生应力，从而使单管特性偏离最初的设计值，严重时甚至会使整个电路失效。MEMS领域有很多相关研究来制作低应力氮化硅，但是每种工艺都很复杂，需要很高的控制度。且目前单片集成方案中，氮化硅薄膜是不得不使用的材料，它被用于IC部分的钝化、MEMS区域电学隔离、MEMS释放的自停止层。目前ADI等著名芯片公司的集成化方案中有的使用的是PECVD的氮化硅，有的使用的是LPCVD的低应力氮化硅，这些方案对加工设备以及对工艺的可控性有很高的要求，需要生产的氮化硅薄膜同时具备低应力和高腐蚀选择比，一般的设备很难做出满足需求的氮化硅薄膜。

发明内容

本发明的目的在于提供一种MEMS和IC工艺的单片集成方法，不需要专用的低应力氮化硅生产设备，采用先IC后MEMS的方法，在满足MEMS可动结构和IC单片集成的需求的同时，能够控制片内应力，从而降低集成化工艺对IC电路性能的影响。

本发明的控制集成化片内应力的MEMS和IC单片集成方法，包括下述步骤：

1)在基片上采用IC工艺在IC区域制作CMOS电路，完成除金属互连以外的所有IC工艺，然后依次淀积氧化硅层和氮化硅层作为IC区域的保护层；

2)采用MEMS表面牺牲层工艺在基片的MEMS区域制作MEMS结构；

3)刻蚀去除IC区域的氮化硅保护层；

4)刻蚀IC区域的氧化硅保护层形成IC区域的引线孔，然后淀积并图形化金属形成金属互连；

5)用光刻胶保护MEMS结构以外的区域，去除牺牲层，释放MEMS可动结构；

6)去除光刻胶，制得单片集成芯片。

上述步骤1)中IC区域保护层的制作选用低温淀积方法，如低压化学气相淀积(LPCVD)。为保证IC区域保护层的质量，其中的氮化硅保护层优选为LPCVD的氮化硅。

上述步骤2)MEMS结构的制作主要包括：淀积牺牲层并图形化牺牲层；淀积结构层并图形化结构层。所述牺牲层采用低温淀积方法(如LPCVD)制备，牺牲层的材料优选为磷硅玻璃；所述结构层也采用低温淀积方法(如LPCVD)制备，材料优选为多晶硅(Poly-Si)。

上述步骤3)刻蚀去除IC区域的氮化硅保护层的实施只要是在步骤4)刻蚀氧化硅层形成引线孔之前即可，可以在步骤2)之前或之后进行，也可以在步骤2)制作MEMS结构的过程中进行。优选方案为步骤3)在步骤2)之后进行，在步骤2)制作MEMS结构的过程中，MEMS区域外的牺牲层在淀积结构层之前须全部去除，以露出步骤3)中需要去除的IC区域的氮化硅。

上述步骤3)采用刻蚀方法去除MEMS区域之外的所有氮化硅，以去除氮化硅应力对IC电路的影响，而刻蚀氮化硅后剩余的MEMS区域图形化的氮化硅作为MEMS结构释放的腐蚀自停止层和MEMS区域的电学隔离(可动结构和下电极或衬底的隔离)。

上述步骤4)在IC区域采用干法刻蚀氧化硅保护层，以实现金属互连的引线孔；所述金属采用低温淀积方法制备，如溅射和蒸发等物理气相淀积(PVD)方法；金属材料优选为铝(Al)。

上述步骤5)先在整个基片上涂光刻胶，然后光刻，在MEMS区域以外的区域形成光刻胶保护层。

上述步骤5)采用湿法腐蚀牺牲层，释放MEMS结构。

采用上述IC-MEMS交叉工艺实现MEMS和IC的单片集成，工艺简单，使用最普通的材料，不需要高级的加工设备，通过选择性去除氮化硅保护层来控制集成化片内应力。本发明提出的集成化方法具有以下优势：

1.微机械与IC单片集成，处理电路靠近微结构，减小了寄生电容和分布电容，提高检测信号的精度。

2.本发明设计的工艺流程IC部分几乎不受MEMS工序的影响，保证了IC部分的性能。

3.本发明设计的工艺不需要平整，不需要填平材料以及化学机械抛光(CMP)工艺，不会引入不必要的残余应力问题，提高了工艺的可靠性。

4.本发明设计的工艺流程保证了MEMS和IC区域互连实现了直接金属连接，不需要在MEMS工艺之前预先在MEMS区域下方完成互连。

5.本发明的工艺流程包含的工序都属于成熟的技术，工艺难度比较低，易获得较高的成品率。

6.本发明简化了以往的集成化制作过程，并不会引入不平整表面给光刻带来的困难。

附图说明

图1(a)～图1(h)为实施例1集成化工艺流程示意图，其中：

图1(a)为使用CMOS工艺制作完成IC区域并填充保护绝缘层的示意图；

图1(b)～图1(d)为采用MEMS工艺制作谐振器的示意图；

图1(e)为刻蚀IC区域氮化硅的示意图；

图1(f)为刻蚀互连引线孔的示意图；

图1(g)为淀积金属和形成金属互联的示意图；

图1(h)为MEMS可动结构释放的示意图。

图2为实施例1制备的NMOS单管特性曲线，其中(a)为Id-Vd曲线，(b)为Id-Vg曲线。

图3为实施例1制备的PMOS单管特性曲线，其中(a)为Id-Vd曲线，(b)为Id-Vg曲线。

图4(a)为对比例1制备的NMOS在Vd＝50mv时的Id-Vg曲线；

图4(b)为对比例1制备的PMOS在Vd＝-50mv时的Id-Vg曲线。

图中：1-基片；2-CMOS电路；3-MEMS下电极；4-氧化硅层；5-氮化硅层；6-磷硅玻璃牺牲层；7-多晶硅结构层；8-引线孔；9-金属互连引线；10-多晶硅可动结构。

具体实施方式

本发明的MEMS和IC单片集成方法可对IC部分进行应力控制，主要适用于制作硅衬底上的包含IC部分和由牺牲层工艺实现可动结构的MEMS器件芯片，如：加速度计，陀螺等传感器，可调电容结构等执行器。

实施例1

下面以单片集成平板电容式谐振器的制备为例对本发明的方法进行具体说明，制作步骤如下：

1、以单晶硅基片作为芯片的基片1，在基片1上采用IC工艺制作CMOS电路2，完成除金属互连以外的所有工艺；在制作MOS器件多晶硅栅时可同时制作MEMS器件的多晶硅下电极3

2、淀积IC区域保护层，包括：LPCVD氧化硅3000LPCVD氮化硅1800在整个基片1上形成氧化硅层4和氮化硅层5，如图1(a)所示；

3、采用MEMS表面牺牲层工艺制作可动结构，包括：

a)LPCVD磷硅玻璃1μm，形成磷硅玻璃牺牲层6，见图1(b)；然后光刻定义锚点图形，RIE(反应离子刻蚀)磷硅玻璃牺牲层6，露出锚点区域；

b)LPCVD多晶硅2μm，得多晶硅结构层7，如图1(c)所示，并对多晶硅结构层7进行掺杂注入，950℃致密退火激活；

c)光刻定义谐振体结构，RIE多晶硅2μm，得谐振体结构，如图1(d)所示；

4、RIE刻蚀IC区域的氮化硅层5，剩下MEMS部分的氮化硅层为MEMS结构释放时的腐蚀自停止层，如图1(e)所示；

5、刻蚀引线孔，淀积并图形化金属：

a)光刻定义引线孔图形，RIE氧化硅层4，氧化硅层4余厚再用BHF(缓冲氢氟酸溶液)过腐蚀氧化硅，形成引线孔8，如图1(f)所示；

b)溅射电极铝1.0-1.2μm；光刻定义引线图形，刻蚀铝1.0-1.2μm形成引线9，见图1(g)；

6、用光刻胶保护金属线，BHF腐蚀磷硅玻璃释放结构，去除牺牲层，得到多晶硅可动结构10，如图1(h)所示，制得单片集成芯片。

上述制备方法中，用于谐振器的结构层材料除了多晶硅以外，可以选用别的材料；相应的，牺牲层的材料也可以用别的材料；金属引线除Al以外，也可以使用Cu等导电材料(非重金属)。

上述制备工艺中，步骤3的IC工艺完成之后，后续的MEMS高温工艺的温度都不超过950℃，LPCVD氮化硅的温度为780℃，LPCVD磷硅玻璃为610℃；LPCVD多晶硅为610℃；LPCVD氧化硅的温度为680℃，退火温度为950℃。因此MEMS工艺不会对MOS管的特性造成致命的影响。

为了方便去除IC区域的氮化硅层，需要配合结构设计特征：在上述步骤2a)刻蚀牺牲层形成锚点区域和步骤2c)刻蚀多晶硅时，所有IC部分的牺牲层和多晶硅结构层都需要刻蚀掉。

对比例1

为了对比应力控制结果，在本对比例中未选择性去除氮化硅保护层，其步骤和上述实施例1基本相同，首先进行上述步骤1-3，省去上述步骤4，上述步骤5 a)改为“光刻定义引线孔图形，RIE氧化硅、氮化硅保护层，氧化硅层余厚再用BHF(缓冲氢氟酸溶液)过腐蚀氧化硅，形成引线孔。”之后完成步骤6。

器件性能比较

观察实施例1和对比例1制备的器件发现，实施例1的单管阈值为NMOS管1.1V，PMOS管-0.77V，单管特性曲线如图2、3所示。通过对比例1的低Vd时的Id-Vg曲线提取阈值，发现对比例1的单管阈值分别为NMOS管1.55V，PMOS管-0.25V，参见图4(a)和图4(b)。对比结果表明实施例1减少应力的步骤(步骤4)对IC性能的影响非常明显。

本发明的实验结果表明，IC区域去掉氮化硅保护层和未去掉氮化硅保护层的单管性能有明显差异，使用本发明的集成化方案，可以大大降低使用氮化硅薄膜作IC和MEMS隔离时带来的应力影响。

本发明同样适用于别的MEMS与CMOS相互集成的传感器系统的制备，作为一种标准化的集成工艺来实现各种功能的MEMS器件系统。实施例中的MEMS牺牲层工艺仅是选用了单层牺牲层工艺，并选择以集成谐振器来作例子说明，本领域的技术人员应当理解，在不脱离本专利实质的范围内，可以针对本专利中器件结构和材料选择做一定的变化和修改，其制备方法也不限于实施例中所公开的内容，MEMS牺牲层工艺选用更复杂的多层牺牲层工艺(包含淀积多个电极、多层结构)也依然适用。

Claims (7)

1.一种MEMS和IC单片集成方法，包括以下步骤：

1)在基片上采用IC工艺在IC区域制作CMOS电路，完成除金属互连以外的所有IC工艺，然后依次淀积氧化硅层和氮化硅层作为IC区域的保护层；

2)采用MEMS表面牺牲层工艺制作MEMS结构，首先淀积牺牲层并图形化牺牲层，去除MEMS区域外的牺牲层后再淀积结构层并图形化结构层，得到MEMS结构；

3)刻蚀去除MEMS区域之外的所有IC区域的氮化硅保护层，剩余的MEMS区域图形化的氮化硅层用作后续MEMS结构释放的腐蚀自停止层和MEMS区域的电学隔离；

4)干法刻蚀IC区域的氧化硅保护层形成引线孔，然后淀积并图形化金属形成金属互连；

5)用光刻胶保护MEMS结构以外的区域，去除牺牲层，释放MEMS可动结构；

6)去除光刻胶，制得单片集成芯片。

2.如权利要求1所述的MEMS和IC单片集成方法，其特征在于，步骤1)所述基片为单晶硅片。

3.如权利要求1所述的MEMS和IC单片集成方法，其特征在于，步骤1)中采用低压化学气相淀积方法淀积氧化硅和氮化硅作为保护层。

4.如权利要求1所述的MEMS和IC单片集成方法，其特征在于，步骤2)所述牺牲层和结构层均采用低压化学气相淀积方法制备，所述牺牲层的材料为磷硅玻璃，所述结构层的材料为多晶硅。

5.如权利要求1所述的MEMS和IC单片集成方法，其特征在于，步骤3)在步骤2)之前或之后进行，或者在步骤2)制作MEMS结构的过程中进行，但必须在步骤4)之前完成。

6.如权利要求1所述的MEMS和IC单片集成方法，其特征在于，步骤4)中采用溅射或蒸发的方法淀积金属。

7.如权利要求1所述的MEMS和IC单片集成方法，其特征在于，步骤5)采用湿法腐蚀去除牺牲层。