CN102935995B - 一种预调阈值的post-CMOS集成化方法 - Google Patents

Abstract

本发明提供一种预调阈值的post-CMOS集成化方法，通过预估MEMS工艺引入的阈值漂移量调整IC工艺中CMOS工艺的掺杂浓度，提高post-CMOS工艺后MOS管的阈值对称性。本发明方法对阈值漂移缺陷进行转化利用，不需要专用的低应力材料的生产设备，能够在满足MEMS可动结构和IC单片集成的需求的同时，保证集成电路部分MOS管的阈值对称性。

Description

一种预调阈值的post-CMOS集成化方法

技术领域

本发明属于微电子机械系统（MEMS）和集成电路IC（CMOS）加工工艺领域，涉及MEMS和IC工艺的单片集成方法，采用MEMS-IC-MEMS的混合工艺方法在单个圆片上同时形成MEMS和CMOS部分，特别应用在含有CMOS电路的MEMS芯片制作领域。

背景技术

MEMS和IC单片集成的优点很多，包括减小寄生电容，减小芯片体积，降低成本，减小封装压力，提高可靠性等。通常选用的集成化方案为先IC后MEMS工艺制作，即为post-CMOS工艺。post-CMOS的集成方案的设计重点在于如何控制MEMS工艺对IC电路的影响。由于IC电路是由单管NMOS或者PMOS组成的，而研究表明单管的阈值、迁移率等性能与沟道应力相关。目前著名的集成化公司的集成化方案对加工设备以及对工艺的可控性有很高的要求，一般的设备很难做出满足需求的低应力材料。由于MEMS所选用的材料非常复杂，也可能引入很复杂的应力情况，要想彻底的控制MEMS工艺引入的应力是非常困难的。特别是随着器件尺寸的减小，应力引入的阈值漂移的情况越发严重。MOS管的阈值是由掺杂浓度决定的，研究发现由于MEMS工艺引入的应力，MOS管的阈值会发生显著的漂移，偏离最初的设计值，严重时甚至会使整个电路失效。电路失效的情况在模拟电路部分更为显著，因为模拟电路往往需要设计的电路满足对称性，在NMOS和PMOS阈值不对称的情况下，就会失去预先设计的电路功能。此种情况非常容易发生在运算放大器的部分，正负输入端的MOS管阈值不对称而引起无法得到正确的输入结果。

发明内容

本发明的目的在于提供一种采用预调阈值的集成化方法，不需要专用的低应力材料的生产设备，采用先IC后MEMS的方法，在满足MEMS可动结构和IC单片集成的需求的同时，保证集成电路部分MOS管的阈值对称性。

为实现上述目的，本发明采用如下技术方案：

一种预调阈值的post-CMOS集成化方法，包括IC工艺和MEMS工艺，其特征在于，通过预估MEMS工艺引入的阈值漂移量调整IC工艺中CMOS工艺的掺杂浓度，提高post-CMOS工艺后MOS管的阈值对称性。

进一步地，采用如下步骤制作单片集成芯片：

1)采用调整后的CMOS工艺的掺杂浓度，在基片上采用IC工艺在MEMS区域以外的范围制作CMOS电路，完成除金属互连以外的所有IC工艺；

2)淀积IC区域保护层，包括氧化硅层和氮化硅层；

3)在MEMS区域内采用MEMS表面牺牲层工艺制作MEMS结构；

4)刻蚀所述保护层形成IC区域的引线孔，淀积并图形化金属形成金属互连；

5)释放MEMS可动结构，制得单片集成芯片。

上述方法中需要根据MEMS工艺可能引入的应力类型预估MEMS工艺即将引入的阈值漂移量，进而改变IC工艺的掺杂浓度以满足在整个post-CMOS工艺之后的MOS管的阈值对称性。可以根据MEMS所选用的材料和工艺，通过仿真得到应力值。

上述步骤3)主要包括：淀积牺牲层并图形化牺牲层；淀积结构层并图形化结构层。所述牺牲层采用低温淀积方法（如LPCVD，低压化学气相沉积）制备，牺牲层的材料优选为磷硅玻璃；所述结构层采用低温淀积方法（如LPCVD）制备，材料优选为多晶硅(Poly-Si)。

上述步骤4)在IC区域采用干法刻蚀保护层，以实现金属互连的引线孔；所述金属采用低温淀积方法制备，如溅射和蒸发等物理气相淀积（PVD）方法；金属材料优选为铝（Al）。

上述步骤5)采用湿法或者干法腐蚀牺牲层，释放MEMS结构。

采用上述工艺能够完成MEMS和IC的单片集成，工艺简单，使用最普通的材料，不需要高级的加工设备。本发明提出的一种预调阈值的集成化方法，采用IC-MEMS交叉工艺实现了MEMS和IC的单片集成，具有以下优势：

1.微机械与IC单片集成，处理电路靠近微结构，减小了寄生电容和分布电容，提高检测信号的精度。

2.本发明设计的工艺流程对IC工艺部分的掺杂浓度进行了微调，没有改变其他的工艺条件。

3.本发明设计的工艺不需要平整，不需要填平材料以及化学机械抛光（CMP）工艺，降低了工艺复杂度，提高了流程的可靠性。

4.本发明设计的工艺流程保证了MEMS和IC区域互连实现了直接金属连接，不需要在MEMS工艺之前预先在MEMS区域下方完成互连。

5.本发明的工艺流程其工艺难度比较低，易获得较高的成品率。

6.本发明不同于以往的复杂的集成化制作过程，把阈值漂移这一缺陷转化并利用，以达到满意的效果。

附图说明

图1(a)～图1(e)为具体实施例中集成化工艺流程示意图，其中：

图1(a)为使用CMOS工艺制作完成IC区域并填充保护绝缘层的示意图；

图1(b)为采用MEMS工艺制作谐振器的示意图；

图1(c)为刻蚀互连引线孔的示意图；

图1(d)为淀积金属和形成金属互联的示意图；

图1(e)为MEMS可动结构释放的示意图；

图2为NMOS单管特性曲线，其中：（a）Id-Vd曲线；（b）Id-Vg曲线；

图3为PMOS单管特性曲线，其中：（a）Id-Vd曲线；（b）Id-Vg曲线；

图4（a）为对比例的NMOS在Vd=50mv时的Id-Vg曲线；

图4（b）为对比例的PMOS在Vd=-50mv时的Id-Vg曲线；

图中：A—基片；1—MEMS下电极；2—氧化硅层；3—氮化硅层；4—磷硅玻璃牺牲层；5—多晶硅结构层；6—引线孔；7—金属互连引线；8—多晶硅可动结构；9—多晶硅栅；10-MOS管的源漏区；11-场氧化区。

具体实施方式

下面通过具体实施例，并配合附图，对本发明做详细的说明。

本发明的预调阈值的集成化方法主要适用于制作于硅衬底上的，包含IC部分和由牺牲层工艺实现可动结构的MEMS器件芯片，如：加速度计，陀螺等传感器，可调电容结构等执行器。下面以单片集成平板电容式谐振器的制备为例进行说明。

首先预估MEMS的工艺将会引入的应力。

预估应力引起的阈值漂移量时，本领域技术人员可以根据MEMS所选用的材料和工艺，通过仿真得到应力值，然后通过查找微电子IC器件领域应力影响方面的其它文献，与文献内的数值对比，得到阈值漂移值。当然工艺仿真有一定的复杂性，还可能由于设备的原因与实际生产的材料的应力大小不符。还有一种预估方法就是利用自身大量实验的结果进行经验上的预估。这种预估的缺点就是需要一个相对长的积累时间，但是会比仿真的结果准确。

本实施例选择了后者，由于采用多晶硅做结构层，通过查找以往实验结果判断LPCVD2μm的多晶硅的应力会引起的CMOS工艺的MOS管阈值漂移为：NMOS增大约为15%，PMOS减小30%。进而预设掺杂浓度并留出阈值偏移的余量，使MEMS工艺之前的MOS管NMOS阈值为0.7V，PMOS为1.1V。

需要说明的是，局地应力的不确定性会使预估的MEMS工艺引起的阈值漂移量有一定的偏差。因为局地应力是一种随机的偶然的分布，即使是同一个晶圆，每个部分的应力分布也不相同。这种偏差是所有工艺都无法避免的。在预估MEMS工艺引起的阈值漂移的时候，需要判断最终的阈值偏差是否在所定义的阈值对称的范围之内，以及部分区域的阈值不对称是否可以允许。可以综合考虑对称阈值的定义范围和局地应力的差异范围，以确定NMOS和PMOS的预设掺杂浓度范围。

调整CMOS工艺掺杂浓度时，包括改变沟道内的掺杂剂量和阈值调整步骤的掺杂剂量。本实施例采用标准的p阱CMOS工艺，沟道内的掺杂是同时对PMOS和NMOS进行的，而阈值调整是仅对PMOS进行的。

本实施例的具体的制作工艺步骤如下：

1、以单晶硅基片作为芯片的基片1，在基片1上采用IC工艺制作CMOS电路，完成除金属互连以外的所有工艺，淀积IC区域保护层，包括：LPCVD氧化硅LPCVD氮化硅在整个基片A上形成氧化硅层2和氮化硅层3，如图1(a)所示。该图左边结构为CMOS电路，右边为MEMS结构。

2、采用MEMS表面牺牲层工艺制作可动结构，包括：

a)LPCVD磷硅玻璃，厚度为2μm，形成磷硅玻璃牺牲层4；然后光刻定义锚点图形，RIE（反应离子刻蚀）磷硅玻璃牺牲层4，露出锚点区域；

b)LPCVD多晶硅，厚度为2μm，得多晶硅结构层5，并对多晶硅结构层5进行掺杂注入，950℃致密退火激活；

c)光刻定义谐振体结构，RIE多晶硅，刻蚀深度为2μm，得谐振体结构，如图1(b)所示；

3、RIE刻蚀IC区域的氮化硅层3，露出引线孔，刻蚀引线孔，淀积并图形化金属：

a)光刻定义引线孔图形，RIE氧化硅层2，氧化硅层余厚再用BHF（缓冲氢氟酸溶液）过腐蚀氧化硅，形成引线孔6，如图1(c)所示；

b)溅射电极铝1.0-1.2μm；光刻定义引线图形，刻蚀铝1.0-1.2μm形成引线7，见图1(d)；

4、用光刻胶保护MEMS区域以外的金属线，BHF腐蚀磷硅玻璃释放结构，去除牺牲层，得到多晶硅可动结构8，如图1(e)所示，制得单片集成芯片。

上述制备方法中，用于谐振器的结构层材料除了多晶硅以外，可以选用别的材料；相应的，牺牲层的材料也可以用别的材料；金属引线除Al以外，也可以使用Cu等导电材料（非重金属）。

上述制备工艺中，步骤3的IC工艺完成之后，后续的MEMS高温工艺的温度都不超过950℃，LPCVD氮化硅的温度为780℃，LPCVD磷硅玻璃为610℃；LPCVD多晶硅为610℃；LPCVD氧化硅的温度为680℃，退火温度为950℃。因此MEMS工艺不会对MOS管的特性造成致命的影响，主要的阈值影响为MEMS工艺引入的应力。

为了对比应力控制结果，使用了对比例。对比例基本步骤和实施例相同，对比例的掺杂浓度没有经过预估和调整。实验之后观察实施例和对比例发现，实施例的单管阈值为NMOS管0.80V，PMOS管-0.81V，单管特性曲线如图2、3所示。图2为NMOS单管特性曲线，其中（a）为Id-Vd曲线，（b）为Id-Vg曲线；图3为PMOS单管特性曲线，其中（a）为Id-Vd曲线，（b）为Id-Vg曲线。通过对比例的低Vd时的Id-Vg曲线提取阈值，发现对比例的单管阈值分别为NMOS阈值为1.55V，PMOS阈值为-0.25V。图4给出了对比例的在Vd=-50mv时的Id-Vg特性曲线，其中图4（a）为对比例的NMOS在Vd=50mv时的Id-Vg曲线；图4（b）为对比例的PMOS在Vd=-50mv时的Id-Vg曲线。对比结果表明，通过预设pmos-MEMS工艺的MOS管阈值，最终管子的对称性非常好。

本发明的实验结果表明，MEMS工艺引入的阈值退化可以通过在IC工艺的掺杂步骤进行调节，提高集成化电路部分的成品率。

本发明同样适用于别的MEMS与CMOS相互集成的传感器系统的制备，作为一种标准化的集成工艺来实现各种功能的MEMS器件系统。实施例中的MEMS牺牲层工艺仅是选用了单层牺牲层工艺，并选择以集成谐振器来作例子说明，本领域的技术人员应当理解，在不脱离本专利实质的范围内，可以针对本发明中器件结构和材料选择做一定的变化和修改，其制备方法也不限于实施例中所公开的内容，MEMS牺牲层工艺选用更复杂的多层牺牲层工艺（包含淀积多个电极、多层结构）也依然适用。

Claims (9)

1.一种预调阈值的post-CMOS集成化方法，包括IC工艺和MEMS工艺，其特征在于，根据MEMS工艺引入的应力类型预估MEMS工艺即将引入的阈值漂移量，通过预估的MEMS工艺引入的阈值漂移量调整IC工艺中CMOS工艺的掺杂浓度，提高post-CMOS工艺后MOS管的阈值对称性；在预估MEMS工艺引起的阈值漂移量时，综合考虑对称阈值的定义范围和局地应力的差异范围，以确定NMOS和PMOS的预设掺杂浓度范围。

2.如权利要求1所述的方法，其特征在于，采用如下步骤制作单片集成芯片：

1)采用调整后的CMOS工艺的掺杂浓度，在基片上采用IC工艺在MEMS区域以外的范围制作CMOS电路，完成除金属互连以外的所有IC工艺；

2)淀积IC区域保护层，包括氧化硅层和氮化硅层；

3)在MEMS区域内采用MEMS表面牺牲层工艺制作MEMS结构；

4)刻蚀所述保护层以形成IC区域的引线孔，淀积并图形化金属形成金属互连；

5)释放MEMS可动结构，制得单片集成芯片。

3.如权利要求1所述的方法，其特征在于：根据MEMS所选用的材料和工艺，通过仿真得到应力值。

4.如权利要求2所述的方法，其特征在于：所述步骤3)包括：淀积牺牲层并图形化牺牲层；淀积结构层并图形化结构层。

5.如权利要求4所述的方法，其特征在于：所述牺牲层和所述结构层采用低温淀积方法制备。

6.如权利要求5所述的方法，其特征在于：所述牺牲层为磷硅玻璃，所述结构层为多晶硅。

7.如权利要求2所述的方法，其特征在于：步骤3)所述MEMS表面牺牲层工艺为单层牺牲层工艺或多层牺牲层工艺。

8.如权利要求2所述的方法，其特征在于：步骤4)所述刻蚀为干法刻蚀，所述金属采用物理气相淀积方法制备。

9.如权利要求2所述的方法，其特征在于：步骤5)通过采用湿法或者干法腐蚀牺牲层，以释放所述MEMS可动结构。