JPH09504911A

JPH09504911A - 画像を変換する方法およびデバイス

Info

Publication number: JPH09504911A
Application number: JP6525830A
Authority: JP
Inventors: シャウモント、ジャン・エム・エー・エム; カンドライ、パトリック
Original assignee: バルコ
Priority date: 1993-06-10
Filing date: 1994-06-10
Publication date: 1997-05-13
Also published as: WO1995001047A2; EP0739568A1; EP0739568B1; DE69429281D1; WO1995001047A3; AU6790894A; BE1007211A5; US5801780A

Abstract

(57)【要約】Ｍ画素から成る第１の両像を、画素での表現に使用されるＬ個の画素(MεN、LεN、M≠L)から成る第２の実質的に同一画像に変換する方法および装置であって、各ｋ^th画素値が第１画像に第２画像を投影することによって決定される重み付け係数h(k,i)重み付けされ、第２画素値y(i)が決定される前に第１伝達関数成分(T)が各ｋ^th第１画素値に加算され、第２画素値y(i)を決定した後に第２伝達関数(T')がその画素値に加算される。

Description

【発明の詳細な説明】画像を変換する方法およびデバイス本発明は、Ｍ個の画素から成る第1の画像をＬ個の画素(MεN、LεN，M≠L)から成る第２の画像に変換する方法に関し、その第２の画像は、第１の画像に対応する内容を有し、かつ画素方向に表示するために設けられる電子的に制御される表示ユニットで表示されるようになっている方法において、第１の画像からｊ番目(0≦j≦M-1)の画素毎に、第１の画素値x(j)は、画像生成器により供給され、また第２の画像からｉ番目(0≦i≦L-1)の画素毎に、第２の画素値y(i)は、ｉ番目の第２の画素値に寄与するK個の第１の画素値の合計により求められ、またこの方法において第１と第２の画像の表面は、Ｍ個とＬ個の画像セグメントへそれぞれ分割され、ここにＫ番目とｉ番目の画素セグメントはＫ番目の第１とｉ番目の第２の画素の表面をそれぞれ表し、Ｋ番目の第１とｉ番目の第２の画素の表面は互いに異なり、またこの方法においてｉ番目の第2の画素値y(i)を求める場合、ｉ番目の画素セグメントは、第1の画像内で、それらのｉ番目のセグメントに対応する位置上に投影され、Ｋ個の第１の画素値として、ｉ番目の画像セグメントの投影により生成された表面内に少なくとも部分的に位置するこれらのＫ個の第１の画像セグメントが選択され、またこの方法において各ｋ番目の第１の画素値の上記合計は、ｋ番目の画像セグメントにより占められるｉ番目の画像セグメントの表面の一部を表す重み係数h(k、i)により重みが付けられる。そのような方法は、米国特許第4,933,775号から知られている。画像は、好ましくは行方向に整合される画素から構成される。第1の画像は、例えば記憶装置により形成される画像生成器により生成される。第１の画像からｊ番目の画素毎に、画像生成器は第１の画素値ｘ（j）を生成する。この画素値は、例えばｊ番目の内容を表すディジタルのr-ビットワード(rεN)により形成される。第１の画素値の合計の手段により形成される第２の画像からのｉ番目の画素を求めるために、重み係数h(k、i)は毎回求められる。重み係数は、寸法を画素に割当ができる表面投影の手段により求められる。かくして重み係数は、投影された第２の画素が１個以上の第１の画素に重なる度合いを有する正確な画像を与える。変換時に画素の寸法変化が生じると、重み係数はその変化を包含する。この既知の方法の欠点は、変換が、画像信号における非直線性および表示ユニットを十分に考慮していない点である。伝達関数が、映像入力電圧を輝度に変換するために、画像信号へ加えられる。この伝達関数は非線形であり、一方変換時に画像エネルギーを維持するために、線形挙動が要求される。この既知の方法において変換は、非線形伝達関数が関与する画素値x(j)で画像上において達成される。これは、第２の画素値における強さの移行をもたらすことがあり、一方これは当初の画像に関して変換され画像の画像品質の低下をもたらすことなる。本発明の目的は、画素値を変換する方法とデバイスを提供することにあり、そこにおいて画素値へ適用される伝達関数の非線形挙動が考慮される。したがって本発明に従う方法の特徴は、各ｉ番目の画像セグメントの表面が、ｉ番目の画像セグメントが第１の画像上に投影される前に鮮鋭度係数(w)を乗算すること、第２の画素値y(i)が求められる前に、第１の伝達関数成分（Ｔ）がｋ番目の第１の画素値のそれぞれに加えられること、および第２の画素値y(i)を求めた後に、第２の伝達関数成分(T')が後者へ加えられることである。鮮鋭度係数での乗算により、ｉ番目の第２の画像セグメントの表面を多様にできる。この結果、投影自体の線形挙動に悪影響を与えることなく、種々のフィルタ形式を実現できる。かくして鮮鋭度係数での乗算は、L個の画素における固定された分割を放棄する可能性を提供する。その結果、第１と第２の伝達関数を使用することにより、変換操作から、伝達関数により導入された非線形性を廃棄できる。第２の伝達関数成分を第２の画素値へ加えることにより、第２の画像が表示される表示ユニットに属する伝達関数をその第２の画素値へ加えることができる。第１の伝達関数成分を第１の画素値へ加えることにより、第１の画素値上に存在する伝達関数成分を廃棄でき、またそうすることにより、第１の画素値から非線形性を除去できる。かくして変換自体は、非線形挙動が除去された画素値について適用される。表面投影の手段による、第１と第２の伝達関数と変換との組合わせにより、第１の画素値へ加えられる伝達関数の効果は第２の画素値の計算にもはや悪影響しない利点が得られる。というのは、第１の伝達関数がこの影響を廃棄できるからである。さらに上記組合わせは、第２の画像における輝度の正確な処理だけでなく、正確な決定と表示に寄与する。本発明に従う第１の好ましい実施例の特徴は、第１の画像に関して第２の画像において少ない画素数(M>L)へ変換することにより、上記第２の画素値y(i)は下記の式から求められることである。ここに、およびまたh(k,i)＜0ならば、その値はh(k,i)=0に置き換えられ、ここにW=wLであり、鮮鋭度w≠1である。このようにして第２の画像セグメントの投影は、数学的な方法で、かくして電子的に実現できる方法で達成できる。Ｗ＝Ｍ／Ｌのとき、（Ｗ−Ｍ）＝０であり、後者の寄与が低下するので、その特定の場合は一層簡単に達成できる。多数の画素への変換の場合に請求項3は、上述したものに類似した利点を有する方法を提供する。第１と第２の画像において、画素が行方向に整合されること、および第２の画像からｐ番目の行毎に一次元的な変換により、１セットのｑ個の式が形成されることは好都合であり、ここにqは行毎の画素数を表し、また毎回、同一の重み係数は、その第１の画像における同一の行へ属する第１の画像の画素値にセット毎に帰する。これにより、計算が単純化され、かつ計算時間が節減されるので、費用のかかる、または大きい計算容量を必要とすることなく実時間計算ができる。本発明に従う第２の好ましい実施例において、第１の画素値は、画素内容と同期化成分とを有する画像情報信号から求められ、またそこにおいて、位相保持ループ(PLL)は、上記同期化成分から画素クロックを得るのに使用される。そのような方法の特徴は、第１の位相信号が画素内容成分へ関連され、その第１の位相信号は、画素クロックに属する第２の位相信号と比較され、それから位相差信号が求められ、その位相差信号は、第１の位相信号に関して画素クロックの位相を調整するために制御信号として使用される。このようにして、画素クロックを画像と同調して正確に調整することができ、またそのような方法で、第１の画素値の決定およびその第２の画像値の決定をかなり改良できる画像の正確なサンプリングを得ることができる。好ましくは高周波数信号は、画像内容成分から抽出され、また上記第１の位相は、その高周波数信号に関連する。映像信号に関連する位相は、このようにして正確に求めることができる。好都合にはパルス形信号は、画素クロックから得られ、上記パルス形信号のパルス幅は画素クロックの周期に等しく、またその強さは、画素クロック信号の強さのほぼ半分であり、その位相差信号は、第１の位相信号から上記パルス形制御信号を差し引いて求められる。このようにしてループの調整は、画素クロックの異なる周波数について達成できる。本発明に従う第３の好ましい実施例の特徴は、数のシリーズが求められることであり、そこにおいて上記シリーズからの各数は毎回、第１の画像の画素行当たりの予想される画素数を表し、また上記シリーズからの各数毎に、位相保持ループは毎回、その数で設定され、所定の周期内で画素クロックの位相は、２つの所定の値間で連続的に修正され、またどの程度まで、所定の数について、位相差信号が画素クロックの位相の修正に従うかが点検され、上記程度について発生値が毎回求められ、またその後、発生値が最大である上記シリーズからの数が選択され、またループは後者の数について調整される。これにより、画素行毎の画素数の自動調整ができる。画素行毎に調整される画素数の正確さを求める別の実施例の特徴は、第１と第２のセットの第１の所定の画素値は、第１の画素クロックと第２の画素クロックで画素をサンプリングして形成されることであり、そこにおいて、第２の画素クロックは、第１の画素クロックに関して位相変移され、また第１と第２のセットの第１の画素値は、両方のセットにおける相互の差を検出し、かつこの相互の差が周期的な特性を示すかどうかを立証するために互いに相互に点検され、またそのような周期的な特性を立証することにより、上記相互の差は、行毎の事前設定の画素数を補正するのに適用される。周期的な特性を判断して相互の差を求めることにより、行毎の実際の画素数と調整された数との間の差を検出する信頼できる方法が得られる。かくして変換手段の好ましい操作が得られる。本発明は、この方法を適用するデバイスにも関する。ここで本発明を、好ましい実施例を表す図面の手段により説明する。図１は、本発明に従う変換デバイスの実施例のブロック略図を示す。図２は、２つの参照用テーブル間の変換計算部の設定を示す。図３は、図１に従うデバイスに属する変換計算部のブロック略図を示す。図4および5はそれぞれ、M個からL個の画素への変換の説明図を示し、ここにそれぞれM＞L、M＜Lである。図６は、重み係数を求めるようにした計算部のハードウエア実施方法を示す。図７は、変換デバイスの一部である位相保持ループのブロック略図を示す。図８は、図７に示されるループの一部である映像位相信号生成部のブロック略図を示す。図９は、映像位相信号生成部へ送られ、およびそれにより生成される信号を示す。図１０は、図７に示されるループの一部である位相差生成器のブロック略図を示す。図１１は、位相差信号生成器へ送られ、およびそれにより生成されるような信号を示す。図１２は、図７に示されるループの一部であるパルス幅生成器を示す。図１３は、図７に示されるループの一部である修正された位相信号生成器のブロック略図を示す。図１４は、図１３における位相差信号生成器へ送られ、およびそれにより生成されるような信号を示す。図１５は、図７に示されるループの別の一部を示す。図１６は、本発明に従う変換デバイスの一部である位相保持ループの別の実施例を示す。図１７、１８、１９および２０はそれぞれ、図１６に示される別の実施例の作用を図示する信号を示す。図２１は、図１６に示される検出器５０の詳細なブロック略図を示す。図２２は、どのようにしてエラー画素クロックがエラーサンプリングをもたらすことがあるか、およびどのようにして後者を認識できるかを図示する。図２３は、変換計算部を利用して画素数を求めるのに使用される画像フォーマットを示す。図２４Ａおよび２４Ｂはそれぞれ、第１と第２の伝達関数の実施例を示す。図において同一の参照番号は、同一または類似のエレメントに属している。図１が実施例を示している、本発明に従う変換デバイスは、Ｍ個(MεN)の画素から成る送られた第1の画像を、Ｌ個の画素(LεN)から成る第２の画像に変換するようになっている。第１の画像は、画像生成器（図示されない）により送られ、その画像生成器は、例えば記憶装置、映像記録器、ＰＣまたはテレビ画像用の伝送中心部により形成される。この変換デバイスは、好ましくは第1の画像を実時間の秒に変換するするようになっている。画像の内容は変更されないままであることに留意する必要がある。入力される画像の伝送速度がデバイスの処理速度よりも高いとき、実時間での処理は不可能である。この速度差を考慮するために、入力される画像はバッファーに入れられる。画像がＭ個またはＬ個の画素から成るという事実は、画像に属する全ての画素を考慮するということを必ずしも意味しない。それは、変換時に役割を演ずる第１と第２の画像それぞれのＭ個およびＬ個の画素に関係する。かくして例えば合計１０００個の画素から成る第１の画像を拡大すると、Ｍ＝１００個だけの画素が考慮されることが可能である。というのは１００個の画素が拡大される部分に属するからである。第１の画像を縮小すると、類似の説明も当てはまる。例えばそのような変換ユニットは、例えば陰極線管のような第１の形式の表示ユニット上に表示される第１の画像を、例えばＬＣＤのような第２の形式の表示ユニット上に表示される第１の画像に変換するのに使用される。第１と第２の形式の表示ユニットは、異なる標準に従って作動するので、第２の表示ユニット上での表示を可能するために走査フォーマットを変換する必要がある。例えば画像のズームインとズームアウト、ＰＡＬからＮＴＳＣへの変換またはＨＤＴＶ、および中心補正のような変換ユニットの他の用途がある。中心補正により、変換中に光強さの局所減少を考慮することができ、その光強さは、投影が主軸に従って実現できないときにＬＣＤ投影に特有のものである。図１に示される変換デバイスは、第１の画像のアナログ映像信号または他の画像信号が供給される低域フィルタ１（耐アレイズイングフィルタ）から構成される。フィルタ１の出力部は、アナログ−ディジタル変換ユニット２のデータ入力部へ接続され、その別のデータ入力部は映像信号を直接受信する。アナログ-ディジタル変換ユニット2の制御入力部は、位相保持ループ回路10の出力部へ接続され、その回路の第１と第２の入力部へはそれぞれ、第１の映像信号および画素クロック信号が供給される。低域フィルタ1は、一定のサンプリング周波数で、映像信号の鮮鋭度の減少をもたらすことができる。しかしながら同期サンプリングにより、映像信号は、アナログ-ディジタル変換ユニットへ直接供給されるので、フィルタはバイパスされる。フィルタの帯域幅を調整することも可能である。このようにして、ほぼ最適な仕方でアナログ映像信号をサンプリング、同期化または非同期化することができる。アナログ−ディジタル変換ユニット２の出力部は、マルチプレクサ３の入力部へ接続され、マルチプレクサの出力部は、記憶装置４へ接続される。このマルチプルクサは、データデータが記憶装置へ書き込まれる速度を減少できる。またマルチプレクサは、画像が静止画像であるならば、用途が組み合わされた画像からなるときに１つのフレームを維持する可能性を提供する。これにより、変換後にほぼ最大の鮮鋭度を得ることができる。計算速度は、第１の画像データが第１の映像信号から供給される速度に左右される。記憶装置４のアドレス指定は、例えば個別の読み取りと書き込みポインタの手段により達成される。好ましくは読み取り速度は、後続のユニットが固定値で作動できるので、デバイスの作動をそのようにして単純化する固定値から成る。記憶装置４のデータ出力部はデマルチプレクサ５に接続される。変換計算部７自体は、２つの参照用テーブル６と８との間に取り付けられ、その中で第１のテーブル６はデマルチプレクサの出力部へ接続される。変換計算部７は、Ｍ個の画素から成る第１の画像からＬ個の画素から成る第２の画像への変換を、第１の画像の第１の画素値から始めて第２の画素値を計算して達成する。第２の参照用テーブル８の出力部は、アナログ変換器９へのディジタルの入力部へ最終的に接続され、その変換器の出力部において、第２の画像用のアナログ映像信号が供給される。記憶装置４は好ましくは、ＦＩＦＯ（先入れ先出し）記憶装置から成り、それは、供給された入力映像信号と同期して作動するために第１の映像信号の垂直同期パルスにより毎回リセットされる。格納されたディジタルデータの読み取りは、例えば、所要のデータが開始する位置において読み取りアドレス表示子を初期設定して開始される。読み取ることにより、画像が行方向に構成されるとき、求められた画像または行全てをも読み取り、読み飛ばし、または２回以上も読み取りすることもできる。図２は、図１に示される変換ユニットの一部の好ましい実施例、およびそれに接続される表示ユニットのデータ処理ユニット１１を示す。各形式の表示ユニットには、入力電圧(Vin)を輝度(Z)に変える伝達関数が属する。ＬＣＤまたは陰極線管により伝送された輝度は、入力電圧の非線形関数である。したがって陰極線管(CRT)の場合に輝度は下記の通りである。 Z=Z_O+(Z_C-Z_O)(V_in/V_inrw)^γ ここにγは、陰極線管表示ユニットの場合の電圧-電流伝達の非線形挙動を表し、Z_Oは蛍光粒Ｔに張力が加えられないとき各蛍光粒子についての輝度を表し、 Z_Cは供給される電圧が最大であるときの輝度を示し、またV_inrwは基準白の場合の入力電圧を示す。図２４Ａは、ＣＲＴの場合のそのような伝達関数の例を示す。図１および２に示されるような変換手段により、変換計算部７は、２つの参照用テーブル６と８との間に置かれる。これらの参照用テーブルは、選択された伝達関数に属する伝達関数成分を格納する目的を有する。このようにして参照川テーブル６は、例えば、図２４Ａに示される伝達関数Ｔに属する成分を含み、一方参照用テーブル８は、例えば、図２４Ｂに示される伝達関数Ｔ’に属する成分から成る。このようにして、参照用テーブル６に格納される成分の手段により非線形挙動についての補償を第１の画素値から除去できる。非線形挙動からもはや構成されない画素値について変換が実施される。また後者は、変換自体の線形挙動をもはや妨害しない。ここで参照用テーブル８に格納される伝達成分を使用することにより、伝達関数は再び、変換された画素値について適用でき、またこのようにして、変換された画像が表示される表示ユニットの特性を考慮できる。参照用テーブル８において、格納される伝達成分は、使用される表示ユニットについて伝達関数に属する伝達関数成分を逆にしたもの、または各カラーについて幾分修正されたものである。伝達関数が適用された画素値についての変換操作の実施は、画素のエネルギー値が非線形性により影響されるので、変換された画像における不正確さをもたらす。そのようなエネルギー妨害は、例えば黒地に白文字のようなコンラストの大きい画像においてよく観察される。伝達関数の非線形挙動は、変換中に輝度の半分の損失をもたらすことがある。以下に説明するような表面投影を使用する変換は、投影された表面内に黒のパターンと白のパターンの存在をもたらす。変換がその上に適用されると、輝度の半分は、白い部分の非線形挙動により失われる。一般に、第１の参照用テーブル６をロードすることにより、第１の画素値は、特定の画素値に関連する必要がある表示ユニット上の強さに変換できる。特定の画素値は、第２の参照用テーブル８が後述する仕方で満たされる条件下で適用できる。このようにして、例えば、画像源により加えられる伝達関数成分の最終的な変動と共に適明な関数を加えることもできる。このようにして、系統的な強さの増加を、例えば、低い強さを有する画素に帰することができる。第２の参照用テーブル８は、第２の画像が表示される表示ユニットの形式に属する伝達関数を逆にしたものである第２の伝達関数で伝達関数操作を実施する。例えば第２の表示ユニットは、処理ユニット１１が使用して第２の映像信号を処理するものを表す伝達門数Ｑを有するとする。ついで第２の参照用テーブル８は、袖償Ｑ^-1を適用する。このようにして、この変換操作により、変換係数の機能および第２の画像における画面上の場所の最小の目視変化が生じる。第２の画像が、第１の画像とほぼ同一の仕方で可視的に表れることが課せられるとき、これは、第２の画像において、および第１の画像に関して、可視的伝達を妨害する強さの変化が生じないことを意味する。後者を達成するために、関係する伝達関数を有する所定の伝達パターンが確立される。したがって例えば第１の画像が陰極線管上に表示されるとき、上記で示された伝達関数γは、伝達関数Ｔとして選択される。ここで第２の画像が第１のものと同一の刷りを提供する必要があるとき、伝達関数Ｔは第１の参照用テーブル６に格納される。四捨五入エラーの影響は、内部解像度、すなわち第１と第２の参照用テーブル間の解像度が、アナログ−ディジタル変換器２が８ビット信号を供給する場合に例えば１１ビットまで増加されるならば、削減できる。同一のことは、第１の映像信号が、例えばパソコン（ＰＣ）により人工的に形成されるならば、当てはまる。後者の場合にテーブル６には、最終利用者が画像を見る際に利用する通常の特性を妨害しないために、ＰＣが連結される通常の表示ユニット（例えばＣＲＴ）に画像が対応するならば、第１の伝達関数Ｔがロードされる。さらに、例えば非線形伝達を導入することにより、全伝達における修正を導入できる。この目的のために、所定の伝達パターンを修正し、かつ第１の参照用テーブル６に関係する伝達関数を格納すればよく、一方逆の第２の伝達関数(Ｑ^-1) は第２の参照用テーブル内に残る。第２の参照用テーブルには、例えばフィルタされた値が異なる仕方で表示される必要があるとき、または第１と第２の伝達関数により生じた四捨五入エラーを最小にする必要がある場合、他の伝達関数だけがロードされる。後続の画像または画像の一部について、第２の参照用テーブルにおいて常にＱ^-1 を有するために、第２の伝達関数Ｑ^-1の修正の機能において第２の参照用テーブルの内容を修正することができる。そのような修正は、画像、時間または温度に左右される。変換の最小可視効果の市要性が、他の係数、例えば変換されたテキストの最適読み取り性に関して小さい場合、第２の参照用テーブルでのＱ^-1以外の他の補償を適用することは重要である。この操作の実施に参照用テーブルを使用すると、そのテーブルは画素係数自体の手段によりアドレス指定可能であるという利点が得られる。画素係数により、適切な補償成分を適用できる。ここで変換計算部の設定と操作を詳細に説明する。計算部により、実時間で第２の画素値の計算ができる。図３は、そのような変換計算部７の好ましい実施例を示す。変換計算部は、２つのほぼ同一の部分ＡおよびＢから成り、ＡおよびＢはそれぞれ、垂直および水平の変換を実施する。ＦＩＦＯ記憶装置１２は、計算部の出力段階を形成する。それぞれの部分ＡおよびＢは、選択された実施例の機能において、画像行または画素の1周期を越えて画像行または画素を遅延するために設けられる２つの直列に切り替えられる遅延線１３、１４および１５、１６から構成される。さらに各部分は、３個の乗算器１７、１８、１９および２１、２２、２３から構成される。乗算器１７、１８、１９それぞれの第１の入力部は、計算部のデータ入力部、第１の遅延線１３および第２の遅延線１４にそれぞれ接続される。乗算器１７、１８、１９および２１、２２、２３の第２の入力部において、重み係数h_v(k,i)またはh_h(k,i)(1≦k≦3)は、それが垂直または水平の補間に関連するかどうかに応じて供給される。重み係数は、例えばマイクロプロセッサやＰＬＡ（プログラム可能論理回路）などの判断ユニット２５により求められ、そのユニットの入力部において、値Ｍ（第１の画像の画素数）、Ｌ（第２の画像の画素数）、ｉ（計算される第２の画素）およびｋ（検討される変数）が入力される。しかしながら計算部が、固定値Ｍから固定値Ｌへの固定変換を実施するために設けられる場合、計算ユニット２５は、所定の重み係数h(k,i)を格納する記憶装置に置き換えることができる。その記憶装置は、固定値を格納するＲＯＭおよび毎回、異なる重み係数を格納できるＲＡＭでもよい。h(k,i)値の計算を以下に説明する。乗算器１７、１８、１９および２１、２２、２３それぞれの出力部は、合計部２０および２４それぞれの入力部へ接続される。Ｍ個（ＭεＮ）の画素から成る第１の画像をＬ個（ＬεＮ）の画素から成る第２の画像への変換は、値Ｌ＜Ｍへの変換および値Ｌ＞Ｍへの変換にも関連することがある。Ｌ＜ＭおよびＬ＞Ｍの場合はそれぞれ、下向き変換および上向き変換として示される。分かりやすくするために、両方の可能性を個別に説明する。例えば図４に示されるようなＭ＝９の画素からＬ＝６の画素への一次元下向き変換を先ず検討する。各ｊ番目の第１の画素（０≦ｊ≦Ｍ−１）へは、そのｊ番目の画素を表す第１の画素値x(j)が属する。そのような画素は、画素がマトリックス方向に整合される図４にも図示されるように、実際上、表示ユニットの表面の小部分を表す。しかしながらマトリックス設定は、本発明に従う方法の実施には必要ではない。画素は、例えば行方向にも設定でき、２つ以上の引き続く行の画素は互いに移行する。以下に示す計算および実現は、後者を考慮できる。ここで第2の画像の画素値y(i)(0≦i≦L-1)は、下向き変換の場合に下記のように求められる。これは検討される第1の画素値であり、ただし、[]は数学的関数「全体化」を表し、sは検討される画素数を表し、また重み係数は下記のようになる。およびh(k,i)＜0ならば、値h(k,i)=0。検討された例では、M=9、L=6であるので、下記のようになる。 i=0の場合、または、i=1の場合、または、i=2の場合、 y(0,0)=h(0,0)x(0,0)+h(1,0)x(1,0)+h(2,0)x(2,0) y(0,1)=h(0,0)x(0,1)+h(1,0)x(1,1)+h(2,0)x(2,1) y(0,2)=h(0,0)x(0,2)+h(1,0)x(1,2)+h(2,0)x(2,2) 第２の画像の第１の行に属する３つの第２の画素についての３つの式のセットにおいて、同一の重み係数は、第1の画像の同一の行に属する第1の画素値に帰する。したがって重み係数h(0,0)は、第1の画像の第1の行に属するx(0,0)、x(0,1) およびx(0,2)に帰する。一般に画像が行方向に構成される場合、ｑ（第２の画像における行毎の画素数）個の式のセットは、第２の画像におけるｐ番目の行（０ ≦ｐ≦ｐ−１、第２の画像における行のｐ番目）毎に設定される。ｑ個の式のセットにより毎回、同一の重み係数は、同一の行に属する第1の画像の画素値に帰する。したがってこの理由は、一次元変換を考慮する場合に同一の行からの各画素が同一の寄与をするからである。選択された例において、かくして３つの重み係数、すなわちh(0,0)、h(1,0)およびh(2,0)を以下のように求める必要がある。 h(0,0)=(min(6(0+1),9(0+1))-max(6.0,9.0))/9 =1/9(min(6,9)) =2/3 h(1,0)=(min(6(1+1),9(0+1))-max(6.1,9.0))/9 =(min(12,9)-max(6,0))/9 =(9-6)/9=1/3 h(2,0)=(min(6(2+1),9(0+1))-max(6.2,9.0))/9 =(min(18,9)-max(12,0))/9 =(9-12)/9 =0、というのは計算結果が0よりも小さいからである。かくして式のセットは下記のようになる。 y(0,0)=2/3x(0,0)+1/3x(1,0)+0x(2,0) y(0,1)=2/3x(0,1)+1/3x(1,1)+0x(2,1) y(0,2)=2/3x(0,2)+1/3x(1,2)+0x(2,2) この式のセットから、第１の画像からの画素の第１と第２の行は、第２の画像の第１の行に寄与し、一方第３の行は寄与しないことがここで明らかである。どの画素x(k)が第2の画像の第2の画素y(i)に寄与するかを求めるために、実際には画素y(i)の表面が、第１の画像における対応する位置へ投影される。この目的のために、第１と第２の画像の表面は、対応する画素の表面に対応するＭ個およびＬ個の画像セグメントに先ず分割される。図４の画素y(0,0)について、その投影は、その画素が完全にx(0,0)に重なり、また部分的にx(1,0)に重なることを意味する。かくして画素x(0,0)およびx(1,0)は、y(0,0)に寄与するものあり、したがってその式が設定される。重み係数h(k,i)は、ｋ番目の第１の画素により占められるy(i)の表面の部分を示す。画素y(0,0)について、x(0,0)およびx(1,0)はそれぞれ、y(0,0)の表面の２／３および１／３を占める。第1の画像上のy(1,0)の投影から、x(1,0)およびx(2,0)は、y(1,0)に寄与する２つの第１の画素であり、一方x(0,0)は寄与しないことが分かる。重み係数h(1, 1)およびh(2,1)はそれぞれ、x(1,0)およびx(2,0)がそれぞれ、y(1,0)の表面の１／３および２／３を占めるので、１／３および２／３に等しい。その結果、下記のようになる。このようにして、h(1,0)=1-h(0,0)となり、また全表面を占める必要があるので、h(1,0)=1/3となる。このようにして重み係数を求めることにより、画像または画像行の実際幅、および全画像における画素または画素行の位置が考慮される。これは、画素または画素行に属する全エネルギーが考慮されるので、画像の一層信頼できる表示ができること、および画像における形状が一層鮮明に形成されることを意味する。第２の画像における第2行の画素y(1,0)、y(1,1)およびy(1,2)は、下記のように類似の仕方で達成される。 y(1,0)=h(0,1)x(0,0)+h(1,1)x(1,0)+h(2,1)x(2,0) y(1,1)=h(0,1)x(0,1)+h(1,1)x(1,1)+h(2,1)x(2,1) y(1,2)=h(0,1)x(0,2)+h(1,1)x(1,2)+h(2,1)x(2,2) h(0,1)=(min(6(0+1),9(1+1))-max(6.0,9.1))/9 =[min(6,18)-max(0,9)]/9 =[6-9]/9 =0 h(1,1)=(min(6(1+1),9(1+1))-max(6.1,9.1))/9 =(min(12,18)-max(6,9))/9 =1/3 h(2,1)=(min(6(2+1),9(1+1))-max(6.2,9.1))/9 =(min(18,18)-max(12,9))/9 =2/3 v(1,0)=1/3x(1,0)+2/3x(2,0) y(1,1)=1/3x(1,1)+2/3x(2,1) y(1,2)=1/3x(1,2)+2/3x(2,2) この計算は、この段階において画素方向に示されたが、後者を行方向に達成することも可能である。 y(0)=2/3x(0)+1/3x(1) y(1)=1/3x(1)+2/3x(2) 検討された実施例において、合計は毎回２つの係数へ限定される。実際に、変換Ｍ／Ｌ≦２の場合に３つの画素値を通しての合計は、十分である。というのは、それ以上の画素値は、重み係数が０に等しく、寄与しないからである。３つの合計で、変換度Ｍ／ＬをＭ／Ｌ＞２に上げることは可能であるが、効率を低下する。ここで上向き変換を、Ｍ＝２からＬ＝２の画像行までの変換が検討される図５に示される例の手段により説明する。ここで画素値y(i)は、下記のように求められる。ただし、[]は数学的関数「全体化」を表し、またn=0のとき、h'(k,i)=h(k,i)またn=1のとき、h'(k,i)=1-h(k,i)ここに、 h(k,i)=(min(L.(k+1),M(i+1))-max(L.k,M.i))/M (6) 図５に従う実施例において、後者は下記のようになる。 i=0の場合 i=1の場合 i=2の場合 y(0)=h(0,0)x(0)+h'(0,0)x(1) y(1)=h(0,1)x(0)+h'(0,1)x(1) y(2)=h(1,2)x(1)+h'(1,2)x(2) h(0,0)=(min(3(0+1),2(0+1)-max(3.0,2.0))/2 =(min(3,2))/2 =1 h'(0,0)=1-h(0,0)=0 h(0,1)=(min(3.(0+1),2.(1+1)-max(3.0,2.1))/2 =(min(3,4)-max(0,2))/2 =1/2 h'(0,1)=1-h(0,1)=1/2 h(1,2)=(min(3(1+1),2(2+1)-max(3.1,2.2))/2 =(min(6,6)-max(3,4))/2 =1 h'(1,2)=1-h(1,2)=0 かくして画素行についての式は下記のようになる。 y(0)=x(0) y(1)=1/2x(0)+1/2x(1) y(2)=x(1) 画素方向の上向き変換は、勿論、類似の仕方で達成される。また上向き変換の場合、重み係数は表面の重ね合わせにより得られることも当てはまる。例えば第１の画像上にy(1)を重ね合わせると、y(1)の表面の一部が、 x(0)およびx(1)により、それぞれが表面の半分を占めるように、占められるのが分かる。図３に示される回路に戻ると、重み係数h(k,i)およびh'(k,i)は、この目的のために上記の式でプログラムされる計算ユニット25により求められる。遅延エレメント１３、１４または１５、１６は、必要な画素値x(k)をそれぞれの乗算エレメント１７、１８、１９または２１、２２、２３へ同時に供給する目的、およびそのようしてh(k,i)およびx(k)それぞれの値を計算する目的を果たす。合計自体は、合計エレメント２０または２４により達成される。上記に例において、垂直方向の変換だけを説明したが、水平方向においては、画素数は同一のままであった。変換部の部分Ａだけが起動された。水平方向にの変換は、垂直方向の変換に類似の仕方で生じるので、詳細には説明しない。分かりやすくするために、第２の画像の画素値y(i)を求める上述の実施例においては、鮮明度は考慮されなかった。しかしながら本発明に従う方法とデバイスにより、計算方法の適応の手段を使用して、鮮明度を考慮できる。下向き変換によるy(i)についての式（１）は変更されないままであるが、式（２）は、下記のようになる。ここに、Ｗ＝ｗ１は第２の画素の幅を表し、またｗは鮮明度係数を表す。ｗ＝０およびｗ＝１はそれぞれ、そのように知られる変換、すなわち隣間の変換および線形補間である。上述の実施例において、Ｗ＝Ｍおよび下記のように、ｗ＝Ｍ／Ｌである。 w=1およびw=Lのとき、第1と第2の画像の幅は、線形補間の場合と同様に互いに等しく選択される。値w=0、1、M/Lを除いて、wも他の正の値を有することができる。式(3)は下記のようになる。上向き変換の場合、式(5)は下記のようになる。また式（６）は下記のようになる。鮮明度係数ｗにより乗算することにより、ｉ番目の第２の画像セグメントの表面が可変となるので、投影自体の効果を廃棄することなく、異なる形式のフィルタを実現できる。第２の画像における画像鮮明度と可視エラーとの間の適切な妥協は、表面鮮明度係数の選択であり、そこにおいて第２の画素の表面は、画素の総数に逆比例する。鮮明度係数w≠1を選択することにより、第2の画像の表面分割において一層大きな自由度を得ることができるので、失われる輝度のような変換効果を考慮でき、また可視的には、ほぼ同一の刷りが、第１と第２の画像において得ることができる。変換方法と、鮮明度係数調整および２つの参照用テーブルとの組合わせは、変換における非線形性を防止する可能性を提供し、一方変換自体においては、追加の自由度が生成される。この可能性により、第１と第２の画像間の可視効果は、ほぼ同一のままであるか、または操作できることが留意される。そのような操作により、例えばテキストの読み取り性を向上するために、輝度を局所的に増減できる。この局所操作により、画像の残りの部分は撹乱されない。２つの参照用テーブルはそのような操作を可能にする。というのは、輝度は、かくして高周波数情報のために修正できるからである。一次元変換の他に、画像を二次元に変換することも可能である。その目的のために、計算部７の両方の部分が起動される。Ｍ個からＬ個への画素の変換原理は、画素数が一次元に限定されるので、同一のままである。二次元変換では、例えば先ず垂直方向の変換が適用され、ついで水平方向の変換が適用される。３ｘ３のマトリックスに従って設定されるＭ＝９の第１の画素を有する第１の画像が、Ｌ＝４の第２の画素から成る第２の画像へ変換されるとし、そこにおいて第２の画像は２ｘ２のマトリックスに従って設定される。先ず変換Ｍ−Ｌ’＝６が実施され、そこにおいて６個の画素が、２ｘ３のマトリックスに従って設定される。この変換は、図４の手段により説明したものに類似している。その後、Ｌ’からＬへの変換が、第１の変換段階において求められる６個の画素から始めて、実施される。上述した変換式が使用される。ここで第２の画像の画素値は、y'(0,0)、y'(0,1)、y'(1,0)およびy'(1,1)で示され、また２ｘ３の画像の画素値は、y(0,0)、y(0,1)、y(0,2)、y(1,0)、y(1,1) およびy(1,2)で示される(図４を参照)。 y'(0,0)=2/3y(0,0)+1/3y(0,1)+0y(0,2) 画素値y(i)について既に求められた値を利用すると、下記が得られる。 y'(0,0)=4/9x(0,0)+2/9x(1,0)+2/9x(0,1)+1/9x(1,1) 残りの画素値は、類似の仕方で求められる。２段階で画像変換を実施する利点は、乗算の回数が限定されたままであるという点である。しかしながら二次元変換も、同一の段階で実施でき、すなわち鮮明度係数の調整無しに下向き変換の場合に下記を使用して実施できる。ここに、sおよびs'はそれぞれ、画素の合計数および画素行数を表し、その式において、であり、および h(k,i)=(min(L(k+1),M(i+1))-max(L.k,M.i))/M であり、またh(k,i)＜0のときは、h(k,i)=0であり、また同様に h"(k',i')=(min(L'(k'+1),M'(i'+1))-max(L'k',M'i'))/M' であり、またh"(k',i')＜0のときは、h"(k',i')=0である。ここに、M'およびL'は、第1の画像および第2の画像における有効行数である。上向き変換の場合、使用されるものは下記である。ここに、であり、n=0として、h'(k,i)=h(k,i)であり、n=1として、h'(k,i)=1-h(k,i)であり、n'=0として、h"'(k',i')=h"(k,i)であり、およびn'=1として、h"'(k',i')=1 -h"(k,i)である。上向き変換と下向き変換との組合わせも、例えば垂直方向での上向き変換および水平方向での下向き変換のように可能である。既に述べたように、重み係数の計算は、プログラムされた計算部２５（図３）を使用するソフトウエアの手段、または重み係数を格納する記憶装置のアドレス指定の手段により達成できる。重み係数は、以下に述べるように、高処理速度を有するハードウエアによっても求められる。後者の実施例は、同一の画像についての非線形変換が生じるという利点を有する。例えば画像の第１の部分は、Ｍ→ Ｌの変換を受けることができ、一方第２の部分は、Ｍ→Ｌ’の変換を受けることができる。そのような非線形変換は、例えば投影での中心補正について適用できる利点を有する。同様に、変換の変形も、同一の画像内で可能である。図６は、本発明に従う変換デバイスの一部を形成する計算部２５の一部のハードウエア実施例の一例を示す。計算部は、例えば１４ビット相当解像度を有する累算器２６から成る。累算器の入力部において、値Ｌ／Ｍが、例えば１４ビットディジタルワードの手段により入力される。さらに累算器は、水平方向についての画素クロックに関連するクロック信号を受信し、また映像信号、および水平変換のための水平画像同期信号のサンプリングに使用される。累算器は、画素クロックの各クロックパルスで、値Ｌ／Ｍをその実際値へ加算する。累算器は、第１と第２の出力部を有し、そのそれぞれにおいて、実際値の最上位ビット（ＭＳＢ）および搬送信号が送られる。それらの出力部は、第１のＡ部分および第２のＢ部分から成る記憶装置２７、例えばＰＲＯＭへ接続される。第１および第２の部分は、下向きおよび上向き変換を受けることになっている。記憶装置部分の選択は、その部分が下向き変換かまたは上向き変換に関連するかを示す制御信号の手段により達成される。記憶装置の分割は、例えば記憶装置のアドレスに基づいて達成され、そこにおいて「０」および「１」に等しいＭＳＢを有するアドレスはそれぞれ、下向きおよび上向き変換へ割当てられる。制御信号は、ＭＳＢアドレスビットを示す１ビット信号により単に形成される。さらに値Ｌ／Ｍは、記憶装置２７からの入力部１３においても供給される。二次元変換の場合、使用されるものは２個の累算器である。ここで計算部の作動を、選択された下向き変換がＭ＝７００からＬ＝３００画素への変換である例を引用して説明する。第２の画像の第２の画素値y(O)は、下記の式を有する。 y(0)=3/7x(0)+3/7x(1)+1/7x(2) y(0)=h(0,0)x(0)+h(1,0)x(1)+h(2,0)x(2) 引き続くクロックパルスt₁、t₂およびt₃により、累算器２６は、下記の値(ACC )を形成する。 t₁→ACC=3/7mod7/7=3/7 搬送信号無し t₂→ACC=3/7+3/7=6/7mod7/7=6/7 搬送信号無し t₃→ACC=6/7+3/7=9/7mod7/7=2/7 搬送信号有り累算器は、それがモジュロＬ／Ｍを計数し、かつ値Ｌ／Ｍに達する度に、搬送信号が出力されるように調整される。ここで記憶装置２７は、下記の値を、そのアドレス指定に応じて出力する。t₁およびt₂の場合のように、搬送信号が出力されないと、記憶装置は、入力部分Bにおいて供給される値L/Mを出力する。この例において、これは下記を示す。 t₁:h(0,0)=3/7，t₂:h(1,0)=3/7 しかしながらt₃の場合のように、搬送信号が出力されると、記憶装置は、値L/M- ACCを出力する。この例において、これは、h(2,0)=3/7-2/7=1/7を意味する。一方では、h(0,1)=ACC=2/7も得られる。他の実施例に従うと、t₂について搬送信号が生成されることが、t₂において、およびh(0,0)+h(1,0)=6/7から既に求めることができ、またt₂について、h(1,0)= L/Mおよびh(2,0)=1-L/Mを求めることができる。上向き変換の場合、記憶装置のB部分が選択される。ここで、その例を検討すると、以下のようになる。 M=300，L=700 L/M=7/3 y(0)=1.x(0) y(1)=1.x(0) u(2)=1/3x(0)+2/3x(1) 累算器は、値Ｌ／Ｍ＞１を受信すると、（Ｌ／Ｍ）−１を求めて、その値を計算する。再びクロック時間t₁、t₂およびt₃を検討すると、下記のようになる。 t₁→ACC=3/7 搬送信号無し t₂→ACC=3/7+3/7=6/7 搬送信号無し t₃→ACC=6/7+9/7=mod7/7=2/7 搬送信号有り記憶装置は、下記の値を、そのアドレス指定に応じて出力する。t₁およびt₂の場合のように、搬送信号が出力されないと、記憶装置は値「1」を出力する。t₃の場合のように、搬送信号が出力されると、下記が得られる。検討された例において、これは下記を示す。 2/7x7/3=2/3および、1-2/3=1/3 他の実施例に従うと、L/Mでの乗算は、各クロックパルスにおいて上向き変換について実施される。この変換により下記が得られる。 t₁=3/7x7/3=1→1→ACCxL/M≧1のため t₂=6/7x7/3=2→1→ACCxL/M≧1のため t₃=2/7x7/3=2/3→ACCxL/M≧1のためおよび、1-2/3=1/3 鮮明度係数が検討される別の好ましい実施例では、累算器は、上記入力部において下記の信号オフセット値を受信する。一方、記憶装置においてＬ／Ｍの代わりに値Ｌ／Ｍが供給される。累算器は、値０で開始しないが、オフセット値で開始する。同一の変換の場合、Ｍ＝３、Ｌ＝７であり、値ｗ＝１についてｗ＝ｗＬ→Ｗ＝Ｌであり、一方オフセット値は下記の通りである。クロック時t₁、t₂およびt₃において、下記の値が生成される。 t₁:5/7→y(0)=2/7x(-1)+5/7x(0) t₂:8/7→1/7および搬送、y(1)=6/7x(0)+1/7x(1) t₃:4/7→y(2)=3/7x(0)+4/7x(2)および搬送無し。各累算段階について２つの係数が計算される。第２の係数は、ＡＣＣｘＬ／Ｍ最大１であり、第１の係数は、１−第２の係数であり、新しい画素は搬送時に検討される。値y(0)、y(1)およびy(2)から、後者は、複線形補間により生成されることが分かる。ｗ＝６／７の場合、Ｗ＝６であり、またオフセット値は３／１４であり、クロックパルスにおいて、これは下記を示す。 t₁:9/14→y(0)=1/4x(-1)+3/4x(0) t₂:15/14→1/14および搬送、 y(1)=11/12x(0)+1/12x(1) t₃:7/14→1/2、 y(2)=5/12x(0)+7/12x(1) このようにして、第2の画素の表面は、鮮明度係数を乗算される。累算器の出力部は、そこに供給される値Ｌ／ＭまたはＬ／Ｗを有すること無しに、ＲＡＭまたはＰＲＯＭへ接続される。ついでＲＡＭまたはＰＲＯＭには、変換比および選択された鮮明度について妥当な値がロードされる。好ましくは同時二次元変換により、累算器の水平および垂直出力信号が、水平および垂直変換のために重み係数を求めるために、ＲＡＭまたはＰＲＯＭに供給される。以下ＰＬＬと呼ばれる、本発明に従う変換デバイスからの位相保持ループ回路１０を、ここで詳細に説明する。図７は、ＰＬＬの好ましい実施例のブロック略図を示す。その回路は、調整可能の遅延ライン２８から成り、そのデータ入力部は、画像同期信号、例えば水平同期信号を受信する。遅延ライン２８の制御入力部は、位相信号生成器３４の出力部へ接続され、位相信号生成器３４のデータ入力部は画像情報信号を受信し、そのクロック入力部はＰＬＬの出力部へ接続される。遅延ライン２８からのデータ出力部は、位相比較器２９のデータ入力部へ接続され、そのデータ出力部は、フィルタ３０の入力部へ接続される。フィルタ３０の出力部は、電圧制御発振器３１へ接続され、その出力部は第１のプログラマブル分周器３２の入力部へ接続される。所定値が、第１の分周器３２の別のデータ入力部へ入力される。第１の分周器の出力部は、ＰＬＬの出力部を形成する。ＰＬＬの出力部は、第２のプログラマブル分周器３３の入力部へさらに接続され、分周器３３の出力部は、位相比較器２９の制御入力部へ接続される。第２の分周器３３の別のデータ入力部において、所定数の画素が入力される。ＰＬＬの他の実施例では、別の調整可能の遅延ラインが、第１の分周器３２の後に設けられる。その遅延ラインは、生成器３４により制御される。さらにＰＬＬは類似的に作動する。別の遅延ラインは、遅延ライン２８と組合わせて作動できる。遅延ライン２８は、この構成にも存在できるであろう。ＰＬＬは、適正に調整されるたとき、当初のディジタル−アナログ変換クロック周波数を同期サンプリングで再構成するために、入力画像同期信号に第1の画像の有効および消去画素の正確な数を乗算する。生成されたクロックの位相は、クロック信号を、位相で同期的に、画像同期信号で調整するために、画像同期信号に関して遅延ライン２８の手段により変移できる。遅延ラインの調整は、位相信号生成器３４を使用して、手動または自動で達成できる。ＰＬＬは、生成器３４をを除き、そのように知られているので、その作動を、詳細にさらに説明しない。ＰＬＬに関連する生成器の設定および作動だけを詳細に説明する。画像情報信号は、ＰＬＬの作動を可能にするために、画像内容および同期成分から成ることを遵守する必要がある。画像内容成分は、Ｄ／Ａ変換ユニットの手段により同期サンプリング用のアナログ信号へ変換されたディジタル信号から得る必要がある。この目的は、Ｄ／Ａ変換が実施されたものとの一致があるように、画像クロックを回復することにある。生成器３４は、微分ユニット３５から成り、その出力部は、図８に示すような比較ユニット３６の入力部へ接続される。微分ユニットは、画像情報信号を受信する。生成器３４は、画像情報信号が図９Ａに示されるような高周波数成分から成る場合に作動可能である。そのような成分が存在しない場合、遅延ライン２８は、その調整を変更しないままにする。画像情報信号が例えばテキストから成る場合、そのような高周波数成分が存在し、また遅延ライン２８の調整が生じる。画像が黒の画素からだけ成る場合、生成器は起動しない。微分ユニット３５は、高周波数成分を画像情報信号から抽出するために、画像情報成分について数学的微分を実施する（図９Ｂ）。比較ユニット３６は、微分された画像情報信号を、比較ユニットの別の入力部へ入力される最大映像入力電圧の例えば半分の所定の電圧レベルと比較する。このようにして、比較ユニットは、信頼できる映像パルスシリーズを供給するために、その電圧レベルより高いかまたは等しいピークだけを通過させることを保証する。他の実施例では、パルスド降縁を検出し、かつそれを考慮するために、２つの比較ユニットが使用される。図９Ｃは、図９Ａに従う映像信号から得られるそのような映像パルスシリーズを示す。これらの映像パルスのシリーズは、第１の位相信号を表し、その信号は、映像画像の画像内容に関連し、つまり映像画像の位相を表す。このようにして形成された映像パルスシリーズは、図１０に示されるフリップフロップ回路４３へ供給される。その回路は、生成器３４の一部である。そのフリップフロップ回路は、第１のフリップフロップ３７および第２のフリップフロップ３８から成る。映像パルスシリーズ（図１１Ａ）は、第１のフリップフロップ３７のクロック出力部へ供給され、その入力部Ｄへ、論理値「１」を有する信号が入力される。第１のフリップフロップ３７の出力部Ｑは、第２のフリップフロップ３８の非同期リセット入力部へ接続され、また第１のフリップフロップのリセット入力部は、第２のフリップフロップの出力部Ｑへ接続される。第２のフリップフロップのクロック入力部において、ＰＬＬにより形成されたクロック信号（図１１Ｂ）が入力される。第２のフリップフロップ３８の入力部Ｄは、論理値「１」を有する信号も受信する。第１のフリップフロップ３７の出力部Ｑは、ライン３９へ接続される。ここでフリップフロップ回路の作動を説明する。映像パルスシリーズ（図１１Ａ）からのパルスの前縁は、出力部Ｑにおいて、入力部Ｄで入力される論理値「１」を有する信号が出力されるように（図１１Ｃ）、第１のフリップフロップ３７を刻時する。クロック信号の前縁は、結果として出力部Ｑにおいて論理値「１」が出力される第２のフリップフロップ３８を刻時する。これにより、第１のフリップフロップがリセットされ、これは、その出力部Ｑが低レベルになることを意味する。ライン３９上の出力信号ＯＴ１も低レベルになる（図１１Ｃ）。第２のフリップフロップがリセットされるように、Ｑの低下は、第１のフリップフロップにおけるＱを上げる。かくしてライン３９上の出力信号ＯＴ１は、映像画像に関連する上記第１の位相信号を形成する映像パルスシリーズからのパルスの上昇と同期して、高レベルになる。出力信号ＯＴ１は、画素クロック信号の上昇縁で低レベルになる。すなわち、信号ＯＴ１のパルスの幅は、画像位相信号と画素クロックパルスとの比較により求められ、またその間の位相差を示す。信号ＯＴ１からのパルスが大きい程、両方の信号間の位相差が大きくなる。ＯＴ１のΔＴを有するパルスが、クロック信号の周期の半分に等しい場合、画素クロックと映像画像は互いに位相が揃っていることが、それから得られる。ΔＴが大きくおよび小さくなると、位相差はそれぞれ、増加および減少する。画素クロックと映像画像の位相を互いに調整することにより、アナログ−ディジタル変換ユニット２は、最も好ましい時期に画像情報信号をサンプリングすることに留意する。これは、２つの存在するパルス縁間の中間で多分なされる。遅延ライン２８の調整を簡単にするために、生成器３４は、ここで説明する別の構成部分から成る。図１２は、２つのフリップフロップ４０および４１から成る別のそのような構成部分４２のブロック略図を示す。第１のフリップフロップ４０は、そのクロック入力部において映像パルスシリーズ（図９ｃおよび１４ａ）を受信し、およびその入力部Ｄにおいて「倫理１」を有する値を受信する。第１のフリップフロップ４０の出力部Ｑは、第２のフリップフロップ４１の入力部Ｄへ接続され、そのクロック入力部において、画素クロック信号（図１１ｂ、１４ｂ）が入力される。第２のフリップフロップ４１の出力部Ｑは、とりわけ第１のフリップフロップをリセットする信号ＯＴ２を出力する。第１のフリップフロップ４０のクロック入力部で供給される、映像パルスシリーズ（図１４ａ）からのパルスの上昇縁により、値「倫理１」が、第１のフリップフロップ４０および第２のフリップフロップ４１の入力部Ｄに存在することが保証される。第２のフリップフロップは、クロック（図１４ｂ）が低レベルであるので、その時点では起動しない。クロック周期のほぼ半分である、引き続くクロックパルスの上昇縁は、入力部Ｄにおいて入力される信Ｈが出力部Ｑにおいて出力されるように、第２のフリップフロップ４１を刻時する。出力部Ｑにおける信号ＯＴ２は、高レベルになるので（図１４ｄ）、第１のフリップフロップ４０がリセットされる。クロックの引き続く上昇縁により、第２のフリップフロップの出力部Ｑは、低レベルになるので、信号ＯＴ２も低レベルになる。かくして信号ＯＴ２のパルス幅は、サンプリングに使用されたクロック信号の周期に正確に対応する。上述したように信号ＯＴ２の派生は、回路が毎回、供給されるクロック周波数毎に信号ＯＴ２を形成するという利点を提供し、信号ＯＴ２のパルスは１つのクロック周期の幅を有する。さらにＡ／Ｄ変換ユニットは、画素クロックの周波数とは関係なく、ＰＬＬ出力部において正確な時間に常にサンプリングする。というのは、信号ＯＴ２が、画素クロックの周波数を考慮するからである。クロック周波数を不変のままにする別の実施例では、信号ＯＴ２を、例えばパルス生成器により形成することもできる。図１０および１２それぞれのフリップフロップ回路４２および４３は、図１３に示される回路の一部である。信号ＯＴ１は、アナログ合計ユニット４４の第１の入力部へ入力され、一方その第２の入力部においては、信号ＯＴ２の強さの半分（したがってＯＴ２の１／２）が受信される。アナログ合計ユニットは、信号ＯＴ３＝ＯＴ１−１／２ＯＴ２を形成する（図１４ｅ）。信号ＯＴ２の２つによる分割は、例えば同一の値を有する２つの抵抗４５、４６の直列スイッチの手段により達成される。アナログ合計ユニット４４の第２の入力部は、この２つの抵抗間に接続される。信号ＯＴ３は、低域フィルタ４７を通して伝送され、そのようにして信号ＯＴ４を形成する（図１４ｆ）。信号ＯＴ４は、直流レベルを示し、その値は、画素クロック位相と映像信号に関連する位相との間の位相差を表す。両方の信号が互いに位相が揃っているとき、信号ＯＴ１の１パルスの表面は、信号ＯＴ２のパルスの表面の半分に等しくなり、またＯＴ３＝０、すなわちＯＴ４＝０ボルトとなる。実際は、ＯＴ１のパルス幅は、両方の信号間の位相差を示す。ここで画素クロック位相と映像信号の位相との間に位相差があると、上述したように、ＯＴ１のパルス幅は変わるので、ＯＴ２の１／２が不変のままのためにＯＴ３＝０となる。ＯＴ１信号のパルス幅が、クロック周期の半分より大きい場合、および小さい場合はそれぞれ、ＯＴ４＞０およびＯＴ４＜０となる。かくして、ＯＴ４の電圧レベルは、位相差を明確に表す。遅延ラインの調整を画素同期周波数と同期させるために、生成器３４は、同期回路から成り、そのブロック略図を図１５に示す。その同期回路は二重比較ユニット４８から成り、そのデータ入力部およびクロック入力部それぞれにおいて、信号ＯＴ４、および例えば画像同期パルスが入力される。各入力同期パルスにより、比較ユニットは、入力されたＯＴ４信号のレベルを、所定の事前設定値または画像内容に関連する値と比較する。信号ＯＴ４が、所定の正電圧および所定の負電圧を示すか、または通すと、それぞれ論理値「１」および「−１」を有する信号が、比較ユニット４８の出力部において出力される。信号ＯＴ４が、所定の事前設定値間にある電圧を有すると、論理「０」が計数器４９へ供給される。このようにして、計数器４９は、増分、減分または、その実際位置においてそのままにされる。計数器の実際状態は、遅延ライン２８へ送られるので、遅延ラインの正確な自動調整ができる。別の遅延ラインが第1の分周器の後に設けられる構成では、勿論その別の遅延ラインは、類似の仕方で調整される。この構成の利点は、速い高周波数ジッタ(P LLの帯域幅より大きい)も、調整により除去できる点である。かくして生成器34 は高い周波数で作動する。図１６は、ＰＬＬ回路の他の実施例を示す。この実施例は、画素数を検出できるように設けられる。分かりやすくするために、図７に示されるＰＬＬとの相違いだけを説明する。遅延ライン２８の制御入力部において、掃引信号、すなわち第１の値で開始して、第２の値に向けて段階的または連続的に変化する信号が入力される。生成器３４の出力部は、検出器５０へ接続される。分周器３３へ供給される画素のセット数が適正であるとき、信号ＯＴ３またはＯＴ４で示される位相差Δψは、図１７に示されるように、水平画像同期信号の周期ΔＴ（Ｈ）の間、一定のままである。事前設定位相に応じて、すなわち遅延ライン２８の調整により、位相差の増加が示される図１８に示すように、位相差は変化することがある。この増加は、信号ＯＴ４の電圧レベルの増加により表される。実際は、遅延ライン２８の他の調整は、位相差の変化をもたらす。画素数の適正な調整により、位相差は、周期内で一定のままになる。画素のセット数が不適正であるとき、位相差は、図１９に示されるように、１つの周期ΔＴ（Ｈ）の間、増加することがある。画素のセット数が不適正であるので、遅延ラインの調整が、その周期内では不変のままであるならば、各画素について、周期ΔＴ（Ｈ）内で位相が変わるように異なる場所でサンプリングされる。かくして信号ＯＴ３は増加し、一方フィルタ４７の結果として、信号ＯＴ４は、その同一の周期ΔＴ（Ｈ）内で不変のままである。その結果、遅延ライン２８の調整が、画素数が不適正のまま、例えば掃引信号の手段により他の値を有すると、ＯＴ４は不変のままとなり、一方ＯＴ３は増加して、図２０に示されるように結局は周期を途中で飛び越す。反対に画素のセット数が適正であるとき、ＯＴ４は、掃引信号と同期して変わる。位相変移は、遅延ラインの調整の変化に従う。このようにして、図１６に示されるＰＬＬの手段により画素数を調整できる。掃引信号が供給されると、画素数が適正の場合、位相差ＯＴ４は、その信号の生成に正確に従う。画素数が不適正であると、ＯＴ４は、全掃引期間中、掃引信号に不正確に従う。その生成に従い、かつＯＴ４が従うかどうかを制御する検出器５０を設けることにより、画素数が適正かどうかを判断できる。画素の適正数は、ＯＴ４が最大限に従う時を制御することにより達成される。その目的のために、この操作は、画素の異なる数毎に繰り返される。図２１は、図１６に示される検出器５０の予測される実施例の詳細ブロック図を示す。検出器の入力部において、信号ＯＴ１およびＯＴ２が入力される。エレメント５２は、ＤＣ電流が出力部に存在するように、ＯＴ２の振幅を調整する制御ユニットである。制御ユニットの制御入力部は、ＤＣメータ５５に接続される。エレメント５１および５３は、低域フィルタであり、その通過周波数は、少なくとも掃引信号のものである必要がある。合計ユニット４４は、図１３に示されるものと同一であり、同一の機能を有する。低域フィルタ５１および５３は、合計ユニット４４の前で切り替えられる。というのは、低周波数の場合、控除を達成するのが容易であるからである。ピーク検出器５４は、合計ユニット４４の出力部において信号のピーク振幅を検出する。ピーク検出器５４の出力部は、一方においてサンプルと保持の回路５６の入力部へ接続され、他方において比較ユニット５７の第２の入力部（Ｂ）へ接続され、その第１の入力部（Ａ）は、サンプルと保持の回路の出力部へ接続される。サンプルと保持の回路は、リセット入力部（Ｒ）と、比較ユニット５７の出力部へ接続される制御入力部９とを有する。ピーク検出器５４の出力部における値が、サンプルと保持の回路に格納される値よりも大きい場合、比較ユニットの入力部（Ｂ）において、入力部（Ａ）のものより大きい値を有する信号が示される（Ｂ＞Ａ）。これらの状況の下で比較ユニットは、例えば論理「１」を有する信号を供給し、この結果、サンプルと保持の回路５６は、ピーク検出器５４により供給される最後の値を抜き取るために、起動される。他方においてＢ＜Ａならば、ピーク検出器５４により供給される最後の値は、抜き取られない。このようにして、最大値が検出され、最大値に対応する画素数が確定される。画素数の自動決定のための他の実施例は、ＰＬＬではなく変換計算部７自体、および位相信号生成器３４を使用する。行毎の画素数は、ランダム値で調整される。その値は、固定するか、または画像行数などの他の測定された画像パラメータに関連させることができる。第１の画像の画素が、エラー画素クロックＫ１でサンプリングされるならば、画素値x' (j')は、画像生成器により供給される画素値x(j)に必ずしも対応しないことになる。図２２においてランダム条件は、ＲＡ（ｊ’）により示される。サンプリングは、同一の画像についてであるが、１画像周期遅れて再び実施され、その画像は、第１のサンプリングされた画像と同一であるとみなされる。すなわち、その画像は、２つのサンプリングの期間中、移動エレメントを構成しない。サンプリングされた画素クロックＫ２は、画素クロックＫ１と同一であるが、後者に関して小さい位相変移を示す。ここでＲＢ（ｊ’）により示されるランダム条件が、再び現れる。しかしながら、これらの条件は、その隣における当初の画素値x(j)が一定のままである場合を除いて、ＲＡ（ｊ’）とは異なる。例えば、ｘ（３）＝ｘ（４）＝ｘ（５）＝Ｃの場合は、ＲＡ（３）＝ＲＢ（３）＝ＲＡ（４）＝ＲＢ（４）でもある。その結果、ランダム条件は、画素クロックＫ１でのサンプリングによるもの以外の画素ｊ’について生じることがある。引き続く真正およびエラーのゾーンの幅の合計（画素数で表される）は、ランダムに選択された画素クロックと、行毎の画素の実際数に対応する、回復される画素クロックとの間の変動についての尺度である。ここでその幅を求めるために、変換計算部７は、一時的に制御モードに切り替えられる。第２のサンプリングにより得られる画素は、画像記憶装置に書き込まれ、読み込まれると、図２３に示されるように新しい画像フォーマットへ構成される。その画像フォーマットは、新しいフォーマットy(i',i)へ変換される。h(k ,i)についての式の処理、この特殊の場合は二次元変換を受けると、下記の結果が得られる。 y(0,0)=0.5x'(0,1)+(0.5x"(0,1) y(0,1)=0.25x'(0,1)+0.25x'(0,2)+0.25x"(0,1)+0.25x"(0,2) y(0,2)=0.5x'(0,2)+0.5x"(0,2) y(0,3)=0.25x'(0,2)+0.25x'(0,3)+0.25x"(0,2)+0.25x"(0,3) ここで重み係数はそのままであるが、その符号は、この適用について操作し、奇数計算に関して偶数計算の場合は異なるとき、 1)偶数計算の場合は下記のようになる。 y(0,0)=0.5x'(0,1)-0.5x"(0,1) y(0,2)=0.5x'(0,2)-0.5x"(0,2) 2)奇数計算の場合は下記のようになる。 y(0,1)=-0.25x'(0,1)+0.25x'(0,2)-0.25x"(0,1)+0.25x"(0,2) y(0,3)=-0.25x'(0,2)+0.25x'(0,3)-0.25x"(0,2)+0.25x"(0,3) 偶数計算の場合は、x'が対応するx"と異なるとき、0と異なる結果が得られ、これはエラーゾーン内だけで可能である。奇数計算の場合は、画素値xがサンプリング間の期間で変化するとき、０と異なる結果が得られる。しかしながらエラーゾーン（ＢＺ）は、偶数計算により０とかなり異なる結果が得られるときに開始し、一方真正ゾーン（ＧＺ）は、奇数計算により０とかなり異なる結果が得られるときにだけ確定されるが、引き続く偶数計算では、０と僅かだけ異なる結果が得られる。かくして、画像の一定ゾーン内で引き続く画素値xが一定のままのとき、２つの真正ゾーン間の１つのエラーゾーン、および２つのエラーゾーン間の１つの真正ゾーンを認識できないことが予想される。この理由のために、全体画像を通して、２つの引き続くエラーゾーン間に位置する最小画像数を求めることが好ましく、これが開始点となる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＬＶ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＵＡ，ＵＳ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．Ｍ個の画素から成る第１の画像をＬ個の画素(MεN、LεN、M≠L)から成る第２の画像に変換する方法であって、その第２の画像は、第１の画像に対応する内容を有し、かつ画素方向に表示するために設けられる電子的に制御される表示ユニットで表示されるようになっている方法において、第１の画像からｊ番目（０≦ｊ≦Ｍ−１）の画素毎に、第１の画素値x(j)は、画像生成器により供給され、また第２の画像からｉ番目（０≦ｉ≦Ｌ−１）の画素毎に、第２の画素値y(i) は、ｉ番目の第２の画素値に寄与するＫ個の第１の画素値の合計により求められ、またこの方法において第１と第２の画像の表面は、Ｍ個とＬ個の画像セグメントへそれぞれ分割され、ここにＫ番目とｉ番目の画素セグメントはＫ番目の第１とｉ番目の第２の画素の表面をそれぞれ表し、Ｋ番目の第１とｉ番目の第２の画素の表面は互いに異なり、またこの方法においてｉ番目の第２の画素値y(i)を求める場合、ｉ番目の画素セグメントは、第１の画像内で、それらのｉ番目のセグメントに対応する位置上に投影され、Ｋ個の第１の画素値として、ｉ番目の画像セグメントの投影により生成された表面内に少なくとも部分的に位置するこれらのＫ個の第１の画像セグメントが選択され、またこの方法において各ｋ番目の第１の画素値の前記合計は、ｋ番目の画像セグメントにより占められるｉ番目の画像セグメントの表面の一部を表す重み係数h(k、i)により重みが付けられるものであり、各ｉ番目の画像セグメントの表面が、ｉ番目の画像セグメントが第１の画像上に投影される前に鮮鋭度係数（ｗ）で増大されること、第２の画素値y(i)が求められる前に、第１の伝達関数成分（Ｔ）がｋ番目の第１の画素値のそれぞれに加えられること、および第２の画素値y(i)を求めた後に、第２の伝達関数成分（Ｔ’）が後者へ加えられることを特徴とする方法。２．第１の画像に関して第２の画像において少い画素数（Ｍ＞Ｌ）へ変換することにより、前記第２の画素値y(i)は、により求められ、ここに、およびまたｈ（ｋ，ｉ）＜０ならば、その値はｈ（ｋ，ｉ）＝０に置き換えられ、ここにＷ＝ｗＬであり、鮮鋭度ｗ≠１であることを特徴とする請求項１に記載される方法。３．第１の画像に関して第２の画像において多い画素数（Ｍ＜Ｌ）へ変換することにより、前記第２の画素値y(i)は、により求められ、ここに、およびn=0のとき、またn=1のとき、h'(k,i)=1-h(k,i)であり、ここにW=wLであり、鮮鋭度w≠1であることを特徴とする請求項1に記載される方法。４．画素が行方向に整合されること、および第２の画像からｐ番目の行毎に一次元的な変換により、１セットのｑ個の式が形成され、ここにｑは行毎の画素数を表し、また毎回、同一の重み係数は、その第１の画像における同一の行へ属する第１の画像の画素値にセット毎に帰することを特徴とする請求項１乃至３のいずれかに記載される方法。５．関連する所定の伝達関数を有する所定の伝達パターンが確定され、その所定の伝達関数は、第１の伝達関数として選択され、また第２の画像を表示するようにした表示ユニットに関係する伝達関数の逆は、第２の伝達関数として選択されることを特徴とする請求項１乃至４のいずれかに記載される方法。６．第１と第２の画像が、陰極線管表示ユニット上に表示されるようになっているとき、前記第１と第２の伝達関数それぞれは、陰極線管表示ユニットに属する伝達関数および逆伝達関数であることを特徴とする請求項１乃至５のいずれかに記載される方法。７．第１の画像を表示するために設けられる表示ユニットに属する伝達関数は、第１の伝達関数として加えられ、また第２の画像を表示するために設けられる表示ユニットに属するものの逆伝達関数は、第２の伝達関数として加えられることを特徴とする請求項１乃至４のいずれかに記載される方法。８．第２の画像は、部分成分に分割され、また部分成分毎に毎回、異なる第２の伝達関数成分が加えられることを特徴とする請求項１乃至６のいずれかに記載される方法。９．第１の画素値は、画素内容と同期化成分から成る画像情報信号から得られ、また位相保持ループ（ＰＬＬ）は、同期化成分から画素クロックを得るのに使用される方法において、第１の位相信号が画素内容成分へ関連され、その第１の位相信号は、画素クロックに属する第２の位相信号と比較され、それから位相差信号が求められ、その位相差信号は、第１の位相信号に関して画素クロックの位相を調整するために制御信号として使用されることを特徴とする請求項１乃至８のいずれかに記載される方法。１０．高周波数信号は、画像内容成分から抽出され、また前記第１の位相は、その高周波数信号に関連することを特徴とする請求項９に記載される方法。１１．パルス形信号は、画素クロックから得られ、前記パルス形信号のパルス幅は画素クロックの周期に等しく、またその強さは、画素クロック信号の強さのほぼ半分であり、その位相差信号は、第１の位相信号から前記パルス形制御信号を差し引いて求められることを特徴とする請求項１０に記載される方法。１２．画素クロックの位相は、画素同期化成分のループへの伝達時期を調整する手段により、第１の位相信号に関して調整されることを特徴とする請求項９乃至１１のいずれかに記載される方法。１３．可変遅延ラインは、位相保持ループの出力部において画素クロックの位相を調整する位相差信号の手段により制御されることを特徴とする請求項９乃至１１のいずれかに記載される方法。１４．第１の画像は、行方向に構成され、また画素クロックは、行毎の画素数に関連する方法において、数のシリーズが選択されることを特徴とし、そこにおいて前記シリーズからの各数は毎回、第１の画像の画素行当たりの予想される画素数を表し、また前記シリーズからの各数毎に、位相保持ループは毎回、その数で設定され、所定の周期内で画素クロックの位相は、２つの所定の値間で連続的に修正され、またどの程度まで、所定の数について、位相差信号が画素クロックの位相の修正に従うかが点検され、前記程度について発生値が毎回求められ、またその後、発生値が最大である前記シリーズからの数が選択され、またループは後者の数について調整される請求項１乃至１３のいずれかに記載される方法。１５．第１の画像は、行方向に構成され、また画素クロックは、行毎の画素数に関連する方法において、第１と第２のセットの第１の所定の画素値は、第１の画素クロックと第２の画素クロックで画素をサンプリングして形成されることを特徴とし、そこにおいて、第２の画素クロックは、第１の画素クロックに関して位相変移され、また第１と第２のセットの第１の画素値は、両方のセットにおける相互の差を検出し、かつこの相互の差が周期的な特性を示すかどうかを立証するために互いに相互に点検され、またそのような周期的な特性を立証することにより、上記相互の差は、行毎の事前設定の画素数を補正するのに適用される請求項１乃至１４のいずれかに記載される方法。１６．Ｍ個の画素から成る第1の画像をL個の画素(MεN、LεN，M≠L)から成る第２の画像に変換するようになっており、かつ請求項１乃至１５のいずれかに従う方法において、その第２の画像は、第１の画像に対応する内容を有し、かつ画素方向に表示するために設けられる電子的に制御される表示ユニットで表示されるようになっている方法を適用するデバイスであって、そのデバイスは、第1の画像からj番目の画素毎に画像生成器により生成れる第1の画素値k(j)(0≦j≦M-1 )を受信する入力部から成り、そのデバイスは、ｉ番目の第２の画素値に寄与するｋ個の画素値の合計により、前記第２の画像からｉ番目の（０≦ｉ≦Ｌ−１）画素毎に、第２の画素値y(i)を求めるために設けられる画素値変換手段から成り、その変換手段は、前記第２の画素値を供給する出力部から成り、その変換手段は、第１および第２の画像それぞれをＭ個およびＬ個の画像セグメントへ分割するために、ここにｋ番目およびｉ番日の画像セグメントそれぞれは、ｋ番目およびｉ番目の第２の画素の表面を表し、ｋ番目の第１の画素およびｉ番目の第２の画素の表面は互いに異なるものであり、およびｉ番目の第2の画素値y(i)を求める際に、第１の画像内のｉ番目の画像セグメントのために対応する位置上にｉ番目の画像セグメントを投影するためにさらに設けられ、およびｋ番目の第１の画素値として、ｉ番目の画像セグメントの投影により生成される表面内に少なくとも位置するｋ個の第１の画像セグメントが選択され、またその変換手段は、ｋ番目の画像セグメントにより占められるｉ番目の画像セグメントの表面の一部を、各ｋ番目の第１の画素値毎に求めるために、かつ前記合計内で、前記重み係数を前記第１のｋ番目の画素値へ結合するために設けられる重み係数生成器から成るデバイスにおいて、変換手段は、ｉ番目の画像セグメントが第１の画像上に投影される前に、ｉ番目の画像セグメントの表面を鮮明度係数（Ｗ）を乗算するために、さらに設けられ、その変換手段は、第２の画素値y(i)を求める前に、第１の伝達関数成分（Ｔ）をｋ番目の第１の画素値のそれぞれに加えるために、および第2の画素値y(i)を求めた後に、第2の伝達関数成分(T')を後者へ加えるためにさらに設けられことを特徴とするデバイス。１７．供給された第１の画素値は、画素内容と同期化成分から成る画像情報信号から求められること、および変換手段は、同期化成分から画素クロックを得るために、画像内容成分を第１の位相信号に関連付けるために、第１の位相信号を第２位相信号と比較するために、および第１の位相信号に関して画素クロックの位相を調整する制御信号として位相差信号を使用するために設けられる位相保持ループ（ＰＬＬ）から成ることを特徴とする請求項１６に記載されるデバイス。