JPH09502577A - Ｃｍｏｓｂｔｌ互換バス及び伝送線路ドライバ - Google Patents

Abstract

(57)【要約】 データシステムからの２値信号を伝送線路(31)へと出力するためのドライバである。このドライバは、第１の電界効果トランジスタ(ＦＥＴ)(M1)を備えており、この第１のＦＥＴは、出力ノード(Ｖ_OUT)から接地へと電流を伝えるために出力ノードと接地との間に接続されている。その出力ノードは伝送線路(31)へ接続可能となっている。第１の入力段(M2,M5,38)は、第１の電源(Ｖ_DD)から第１のＦＥＴのゲートへ電流を伝える。この第１の入力段は、電圧検知(38)増幅器を備えており、この電圧検知増幅器は、基準電圧(Ｖ_R)と出力ノード(Ｖ_OUT)の電位とを比較し、その比較に応じて第１のＦＥＴ(M1)のゲートへ伝える電流(Ｉ_SDM5)の量を制御する。第２の入力段(M3,M4)は、第１のＦＥＴ(M1)のゲートから接地へと電流を伝える。代替実施例では、ドライバは、前記第１及び第２の入力段に接続された温度補償回路(40)を備えており、この温度補償回路は、第１のＦＥＴ(M1)のゲートへ送られる電流のレベルとその第１のＦＥＴのゲートから送られる電流のレベルとを調節して温度変化を補償する。

Description

【発明の詳細な説明】 ＣＭＯＳ ＢＴＬ互換バス及び伝送線路ドライバ関連する出願 本出願は、これと同日に出願されて本出願と共にナショナル・セミコンダクタ ・コーポレイション（在カリフォルニア州、サンタ・クララ）に譲渡された以下 の同時係属出願に関連するものである。 James Kuoの「Programmable CMOS Current Source Having Positive Temperat ure Coefficient」と題する米国特許出願第08/073939号； James Kuoの「CMOS Bus and Transmission Line Driver Having Compensated Edge Rate Control」と題する米国特許出願第08/073304号； James Kuoの「Programmable CMOS Bus and Transmission Line Driver」と題 する米国特許出願第08/073679号； James Kuoの「Programmable CMOS Bus and Transmission Line Receiver」と 題する米国特許出願第08/073927号 上記出願は、それらの引用をもって、本発明に関する技術的背景の情報を提供 するよう本書中に包含させたものとする。発明の背景 １．発明の分野 本発明は、ラインインターフェイス装置に関し、特に、ＣＭ ＯＳディジタル回路と伝送線路とのインターフェイスを取るのに使用されるバッ クプレイン・トランシーバ・ロジック（ＢＴＬ）に関する規格を満たすＣＭＯＳ ドライバに関する。 ２．関連技術の説明 ディジタルシステムは一般に、幾つかの超大規模集積(ＶＬＳＩ)回路を備えて いる。これらのＶＬＳＩ回路は、互いに通信を行って所望の仕事を実行する。図 １は典型的なディジタルシステムを示すものである。ＶＬＳＩ回路は、「ドータ ーボード」と称される幾つかの回路基板上に取り付けられる。各ドーターボード は、幾つかのＶＬＳＩ回路を備えることができる。次いで、それらのドーターボ ードが「マザーボード」によって受容される。「マザーボード」は、個々のドー ターボード間の通信を容易にするための回路を有している。 個々のＶＬＳＩ回路は、２値通信のために伝送媒体によって相互に接続される 。それらの伝送媒体は一般に１つに集められてバスが形成される。ディジタルシ ステムで使用されるバスの数、サイズ、及びタイプは、汎用的な用途向けに設計 することが可能であり、又は、特定の工業規格上のデータ通信構成に従って設計 することが可能である。かかる工業規格の１つとして、いわゆるIEEE896.1フュ ーチャバス＋規格がある。このフューチャバス＋規格は、内部コンピュータバス アーキテクチャを実施するためのプロトコルを提供するものである。 図１は、フューチャバス＋のシステムで利用可能な幾つかの異なるバス・レベ ルの階層を示している。「コンポーネントレ ベルバス」は、単一のドーターボード上に配設された幾つかのＶＬＳＩ回路を相 互に接続するために使用され、「バックプレインバス」は、或るドーターボード のＶＬＳＩ回路と他のドーターボードのＶＬＳＩ回路とを相互に接続するために 使用される。従って、コンポーネントレベルバスは各ドーターボード上に構成さ れ、バックプレインバスはマザーボード上に構成される。 コンポーネントレベルバス及びバックプレインバスを形成する伝送媒体は、一 般には、ドーターボード及びマザーボードのプリント回路基板(ＰＣＢ)上に形成 されたトレースとなる。マイクロストリップトレース及びストリップライントレ ースを用いて、約50Ω〜70Ωというオーダーの特性インピーダンスを有する伝送 線路を形成することができる。かかる伝送線路は通常は、その特性インピーダン スで終端する両端を有している。これらの並列の抵抗性の終端のため、伝送線路 の有効抵抗は、25Ω〜35Ω程度の低くものとすることができる。 ＶＬＳＩ回路と伝送媒体とのインターフェースを取るために、データトランシ ーバ(トランスミッタ／レシーバ)が使用される。図２は、フューチャバス＋シス テムのバックプレインバスとＶＬＳＩ回路のデータバスとの間にデータトランシ ーバを配設してＶＬＳＩ回路とそのディジタルシステムの残りの部分との間の通 信を容易にしたものが示されている。 データトランシーバは、伝送媒体への情報の送信及び伝送媒体からの情報の受 信を行うことが可能なリード／ライトターミ ナルである。トランシーバは一般に、線路ドライバ段(又は単に「ドライバ」)及 びレシーバ段(又は単に「レシーバ」)を備えている。伝送線路ドライバ及びレシ ーバの共通の目的は、電気的な長距離にわたる種々の環境を介してデータを迅速 に且つ高信頼性をもって伝送することにある。この仕事は、外部から導入される ノイズ及び接地シフトによってデータがひどく劣化されるという事実により困難 なものとなる。 ドライバは、ＶＬＳＩ回路からのディジタル信号出力を増幅して、その信号を 伝送媒体上で適切に伝送させることができるようにする。レシーバは一般には差 動増幅器であり、この差動増幅器は、伝送媒体からの信号を受信して、その伝送 媒体から受信したディジタル情報を表す出力をＶＬＳＩ回路に提供するものであ る。 従来のドライバは通常は、異なる集積回路技術との互換性を提供するレベルシ フト能力を備えている。詳細には、ドライバは、伝送媒体を越えて信号を送信す る前に、ＶＬＳＩ回路（例えばＣＭＯＳ,ＴＴＬ,ＥＣＬ等）により利用される公 称電圧スィング(swing:揺れ)(又は「動的信号範囲(dynamic signal range)」)を 、伝送媒体により利用される異なる電圧スイングに変更する。従って、ドライバ は、ディジタル信号の増幅だけでなくその信号の公称電圧スイングの変更も行う 。 異なる公称電圧スイングは、電力を維持するために、伝送媒体を越えてデータ を送信する際に使用されるのが普通である。詳細には、ドライバにより内部的に 消費された電力は、そのド ライバが伝送線路へ加える２値信号の公称電圧スイングに比例する。従って、ド ライバが比較的小さな電圧スイングを有する信号を伝送線路を介して送信すれば 、電力消費は低減される。 ＢＴＬ(バックプレイントランシーバロジック)信号レベルで伝送線路を介して 信号を送信するのが通例となっている。この信号レベル規格は「バックプレイン 」と称される。これは、ＢＴＬが主にマザーボードのバックプレインバスで使用 されてきたからである。ＢＴＬの公称電圧スイングが1.0Ｖ(論理低レベル)〜2.1 Ｖ(論理高レベル)であるため、電力消費は、信号がＣＭＯＳ(0Ｖ〜3.3Ｖ又は0Ｖ 〜5.0Ｖ)又はＴＴＬ(0Ｖ〜3.5Ｖ)信号レベルで伝送線路を介して送信される場合 よりも小さくなる。 信号はまた、いわゆる「ＧＴＬ」信号レベル(Gunningの米国特許第5023488号 を参照のこと)で伝送線路を介して送信されてきた。ＧＴＬの公称電圧スイング は、ほぼ0.3Ｖ(論理低レベル)〜1.2Ｖ(論理高レベル)である。 図３は、従来のＢＴＬドライバ20を示すものである。このドライバ20は、入力 Ｖ_INでＣＭＯＳレベル信号を受信し、出力Ｖ_OUTでＢＴＬレベル信号を出力する 。ドライバ20は、バイポーラトランジスタQ1,Q2,Q3,Q4,Q5により実施される。バ イポーラ技術は、その固有の高電流利得特性のため、線路又はバスドライバ等の Ｉ／Ｏ装置の実施に魅力的なものである。高電流利得は、フューチャバス＋シス テムのバックプレイン等のバスシステムで重要なものである。これは、ドライバ 20が、無負荷状態又は負荷状態の両方で伝送線路を駆動することができなければ なら ないからである。 無負荷状態の伝送線路を駆動するためにドライバ20により生成されなければな らない電流Ｉ_DUを決定するために、無負荷状態の伝送線路のインピーダンスＺ_U を考慮しなければならない。上述のように、バスの両端は一般に、バス特性イン ピーダンスＺ₀（典型的には50Ω）で終端される。従って、並列のバス端部の終 端により、無負荷状態のバックプレインバスのインピーダンスＺ_Uは、ほぼ次の 通りとなる。 Ｚ_U＝(Ｚ₀)(Ｚ₀)／(Ｚ₀＋Ｚ₀) ＝Ｚ₀／２ ＝50／２ ＝25Ω ドライバ20が無負荷状態のバックプレインバスを介してデータを伝送するため には、ドライバ20は、ほぼ次に示すものと等しい電流Ｉ_DUを伝送することができ なければならない。 ＩＤＵ＝ΔＶ_OUT／Ｚ_U ＝(Ｖ_T−Ｖ_OL)／Ｚ_U ＝(2.1−1.1)／25 ＝40mA ここで、 Ｖ_T ＝ＢＴＬ「高レベル」＝2.1Ｖ Ｖ_OL＝ＢＴＬ「低レベル」＝1.0Ｖ である。 負荷状態の伝送線路を駆動するためにドライバ20により生成 されなければならない電流Ｉ_DLを決定するために、負荷状態の伝送線路のインピ ーダンスＺ_Lを考慮しなければならない。プラグインされたドーターボードのキ ャパシタンスが短い間隔をおいてバックプレインバスに均等に負荷されている場 合には、負荷状態のバックプレインバスのインピーダンスＺ_Lは、次式で与えら れる。 ここで、 Ｃ ＝単位長さ当たりの無負荷状態のバスの分散キャパシタンス ＝(20pF＋４×10¹pF) ＝60pF/ft（pF=ピコファラッド） であり、及び、 Ｃ_L＝単位長さ当たりの分散無負荷キャパシタンス （トランシーバ、ｐｃトレース、及びコネクタを含む） 1foot当たり10スロットを有するIEEE896等のシステムの場合、 Ｃ_Lは、ほぼ次の値と等しい。 Ｃ_L＝10×10＝100pF/ft また、Ｚ_Lは、ほぼ次の値と等しい。 負荷状態のバックプレインバスを駆動するのに必要な駆動電流は、ほぼ次の値と 等しい。 従って、ＢＴＬドライバ20は、無負荷状態のバックプレインバスを駆動するた めにほぼ40mAを生成し、負荷状態のバックプレインバスを駆動するためにほぼ65 mAを生成しなければならない。バイポーラＮＰＮトランジスタQ1は、その高電流 利得のため、ＢＴＬドライバ20の駆動装置とするのに特に適していると思われる 。 ＢＴＬドライバ20は、バックプレインバスを駆動するために必要な電流を生成 することはできるが、そのバイポーラ構成に起因して数々の欠点を有するものと なる。 第１に、トランジスタQ1のコレクタキャパシタンスが大きいので、ドライバ20 の出力キャパシタンスを2.0pF未満に低下させるためにブロッキングショットキ ーダイオードD1が必要となる。 第２に、ドライバ20の出力Ｖ_OUTは、非常に速いアップエッジ及びダウンエッ ジを有する。制御を行わなければ、その速いアップエッジ及びダウンエッジによ り、接地バウンス、出力のオーバー/アンダーシュート、及び、バス導体間のク ロストークが生じることになる。これらの悪影響は、レシーバのノイズマージン を大幅に低下させ得るものとなる。この速いアップエッジ及びダウンエッジによ り生成され得る悪影響の制御を行うために、フューチャバス＋は、電圧スイング レベルの20％〜80％の間で１nsec測定された最小上昇時間ｔ_r及び下降時間ｔ_fを 指定している。 ｔ_r及びｔ_fに関するフューチャバス＋の仕様を満たすために、ＢＴＬドライバ 20は、トランジスタQ1のコレクタとトランジス タQ2のベースとの間のミラー(miller)キャパシタンスＣ_Mを用いてｔ_fを増大させ る。詳細には、ｔ_fは次式で与えられる。 ここで、Ｉ_bQ2はトランジスタQ2のベース電流である。同様に、ＢＴＬドライバ2 0は、トランジスタQ1のコレクターベース接合におけるキャパシタンスＣ_obを用 いてｔ_rを制御する。詳細には、ｔ_rは次式で与えられる。 ここで、Ｉ_bQ1はトランジスタQ1のベース電流である。しかし、このようにし てｔ_f,ｔ_rを制御する場合の問題点として、Ｉ_bQ2及びＩ_bQ1の両者が電源電圧及 び温度に依存するものである、ということがある。温度が低下して電源電圧が上 昇すると、Ｉ_bQ2及びＩ_bQ1の両者が増大し、その結果としてｔ_r,ｔ_fが短くなる 。従って、温度及び電源電圧が変化する場合にはＢＴＬドライバ20のｔ_r,ｔ_fの 制御が困難になる。制御が行われなければ、ｔ_r,ｔ_fはフューチャバス＋の仕様 の最小値を下回る可能性がある。 バイポーラＢＴＬドライバ20の別の欠点は、そのターンオン及びターンオフ遅 延間のスキューにある。温度が上昇して電源電圧が上昇すると、トランジスタQ1 のベースターンオン電流Ｉ_bQ1ON及び電流利得の増大により、トランジスタQ1の ベースオーバードライブが大幅に増大する。温度が100℃上昇すると、トランジ スタQ1のベースターンオン電流Ｉ_bQ1ON及び電流利得が100 ％だけ増大する。トランジスタQ1のベースオーバードライブのかかる増大により 、ｔ_rひいてはターンオン時間が、大幅に短くなる。 しかし、温度及び電源電圧の上昇に起因するトランジスタQ1のベースターンオ ン電流Ｉ_bQ1ONの増大により、トランジスタQ1のコレクタおよびベース領域に一 層多くの蓄電荷が蓄積されることになる。この蓄電荷の蓄積により、トランジス タQ1のベースターンオフ電流Ｉ_bQ1OFF(Ｖ_BEQ1／Ｒ１)が減少し、このＩ_bQ1OFFの 減少により、トランジスタQ1のｔ_f及びターンオフ時間が極めて長くなる。従っ て、温度及び電源電圧が上昇する場合には、ターンオン時間とターンオフ時間と の間のスキューが悪化する傾向がある。 バイポーラによる実施に起因するＢＴＬドライバ20の別の欠点は、ゲート密度 の低さ及びコストの高さに起因する、高電力消費及び大規模集積化の非効率性に ある。これらの欠点は、ＢｉＣＭＯＳによる実施においても現れるものとなる。 従って、上述の従来のバイポーラＢＴＬドライバの欠点を克服したＢＴＬドラ イバが必要とされている。発明の概要 本発明は、データシステムからの２値信号を伝送線路へと出力するためのドラ イバを提供する。このドライバは、第１の電界効果トランジスタ(ＦＥＴ)を備え ており、この第１のＦＥＴは、出力ノードから接地へと電流を伝えるために出力 ノードと接地との間に接続されたものである。その出力ノードは、伝送 線路へ接続可能となっている。第１の入力段は、第１の電源から第１のＦＥＴの ゲートへ電流を伝える。この第１の入力段は電圧検知増幅器を備えており、その 電圧検知増幅器は、基準電圧と出力ノードの電位とを比較し、その比較に応じて 第１のＦＥＴのゲートへ伝える電流の量を制御するものである。第２の入力段は 、第１のＦＥＴのゲートから接地へ電流を伝える。 代替的な実施例では、ドライバは、前記第１及び第２の入力段に接続された温 度補償回路を備えており、その温度補償回路は、第１のＦＥＴのゲートへ送られ る電流のレベルと、その第１のＦＥＴのゲートから送られる電流のレベルとを調 節して、温度の変化に関して補償を行うものである。 本発明の特徴及び利点は、以下に示す本発明の詳細な説明と、本発明の原理を 利用した例示的な具体例を示す添付図面とを参照することにより、一層良好に理 解されよう。図面の簡単な説明 図１は、フューチャバス＋システムにおけるバスレベルの階層を示す説明図で ある。 図２は、フューチャバス＋システムのバックプレインバスとそのフューチャバ ス＋システム内のプロセッサのデータバスとの間のデータトランシーバの配置を 示すブロック図である。 図３は、従来のバイポーラトランジスタによるＢＴＬ伝送線路ドライバを示す 概略図である。 図４は、本発明によるＣＭＯＳ ＢＴＬ伝送線路ドライバを示す概略図である 。 図５は、図４に示すＣＭＯＳ ＢＴＬ伝送線路ドライバで使用可能な電圧検知 増幅器を示す概略図である。 図６は、図４に示すＣＭＯＳ ＢＴＬ伝送線路ドライバで使用可能なプログラ マブルＣＭＯＳ温度補償回路を示す概略図である。 図７Ａは、図６に示す温度補償回路をプログラムするために使用可能な制御論 理回路を示す概略図であり、図７Ｂは、図７Ａに示す制御論理回路の真理値表で ある。 図８は、図４に示すＣＭＯＳ ＢＴＬ伝送線路ドライバを一層詳細に示す概略 図である。 図９は、図８に示すＣＭＯＳ ＢＴＬ伝送線路ドライバで使用可能なＣＭＯＳ 温度補償回路を示す概略図である。好適実施例の詳細な説明 図４は、本発明によるＣＭＯＳ ＢＴＬドライバ30を示すものである。このド ライバ30は、ＶＬＳＩ等のデータシステムにより生成されたデータ信号を伝送媒 体へ送るために使用される。このドライバ30は、伝送媒体へ送られたデータ信号 が伝送動的信号範囲内で動作するようにレベルシフト能力を備えている。ここで 説明する本発明の実施例の場合、伝送媒体により利用される伝送動的信号範囲は 、バックプレイントランシーバロジック(ＢＴＬ)規格のものである。 ドライバ30は、ｎチャネル及びｐチャネル電界効果トランジスタ(ＦＥＴ)で実 施され、即ちＣＭＯＳデバイスであり、バイポーラトランジスタは使用しない。 ＣＭＯＳによる実施は、上 述のバイポーラ式ドライバ20の大規模集積化に伴う問題、即ち、低ゲート密度及 び高コストという問題を克服するものとなる。 このドライバ30は、ＣＭＯＳレベル２値信号、即ちほぼ0Ｖ(論理低レベル)〜3 .3Ｖ(論理高レベル)という電圧スイングを有するディジタル信号を入力Ｖ_INでデ ータシステムから受信するように設計される。ＢＴＬレベル２値信号、即ちほぼ 1.0Ｖ(論理低レベル)〜2.1Ｖ(論理高レベル)という電圧スイングを有するディジ タル信号が、出力Ｖ_OUTで伝送線路31に供給される。伝送線路31の両端は、伝送 線路31の特性インピーダンスＲ_Tを介して電圧レベルＶ_Tへと終端される。ここで 説明する実施例では、Ｖ_Tは2.1Ｖ、即ちＢＴＬ論理高レベルの電圧と等しくなる 。 ドライバ30は一般に、出力段32、第１の入力段34、及び第２の入力段36を備え ている。ドライバ30は、データシステムにより生成されたデータ信号をＶ_INで受 信し、それらのデータ信号の補数を第１及び第２の入力段34,36へ供給する。次 いで、第１及び第２の入力段34,36が、出力段32に、ＢＴＬ低レベル又はＢＴＬ 高レベル信号を出力ノードＶ_OUTに生成させる。次いで、Ｖ_OUTが伝送媒体を介し て伝送される。 出力段32の機能の１つとして、伝送媒体とのインターフェイスを取りその伝送 媒体にデータ信号を送る、というものがある。出力段32は、伝送媒体との接続の ための出力ノードＶ_OUTを有している。 第１の入力段34は、Ｖ_INで受信された、データシステムにより生成されたデー タ信号に応答する。この第１の入力段34の機 能は、ＢＴＬ低レベル信号、即ちほぼ1.1Ｖを出力ノードＶ_OUTに生じさせること である。第１の入力段34は、実質的にＢＴＬ論理低レベル電圧と等しい電圧が出 力ノードＶ_OUTに現れるように第１の電源電圧Ｖ_Tを出力段32内で分圧させること により、前記機能を達成する。Ｖ_OUTがＢＴＬ論理低レベル電圧とほぼ等しいと きを検知するために、電圧検知増幅器38が使用される。 また第２の入力段36は、Ｖ_INで受信された、データシステムにより生成された データ信号に応答する。この第２の入力段36の機能は、ＢＴＬ高レベル信号、即 ちほぼ2.1Ｖを出力ノードＶ_OUTに生じさせることである。第２の入力段36は、実 質的にＢＴＬ論理高レベルと等しい電圧、即ちＶ_Tが出力ノードＶ_OUTに現れるよ うに第１の電源電圧Ｖ_Tを出力ノードＶ_OUTに加えることにより、前記機能を達成 する。 好適には、Ｖ_INと第１及び第２の入力段34,36との間にＣＭＯＳインバータ39 が挿入される。従って、ここで、データシステムにより生成されたデータ信号に 第１及び第２の入力段34,36が応答する、という場合には、入力段34,36が、デー タシステムにより生成されたデータ信号、即ちその補数に応答する、ということ を意図している。 出力段32の特定の構成では、大きなオープンドレーンのｎチャネルトランジス タM1は、そのドレーンが出力ノードＶ_OUTに接続され、そのソースが接地に接続 されている。トランジスタM1のゲートは、第１の入力段34の出力Ｖ_OS1及び第２ の入力段36の出力Ｖ_OS2に接続されている。トランジスタM1は好適には、チャ ネル幅＝1200μm、及びチャネル長＝１μmを有するものとなる。しかし、これは 単なる好適なチャネルサイズであり、特定用途の必要性に合致するように変更す ることが可能である、ということが理解されよう。第１の入力段34は、ｐチャネ ルスイッチングトランジスタM2を備えており、そのソースは電源電圧Ｖ_DDに接続 され、そのゲートはインバータ39の出力に接続され、そのドレーンはｐチャネル 電流源トランジスタM5のソースに接続されている。その電流源トランジスタM5の ドレーンは、電圧検知増幅器38の入力Ｖ_VSAINに接続され、その電圧検知増幅器3 8の出力Ｖ_OS1は、トランジスタM1のゲートに直接接続されている。 電圧検知増幅器38は、簡単で周知の単一段ＣＭＯＳ差動増幅器である。この電 圧検知増幅器38は、ＢＴＬ論理低レベル電圧(＝１Ｖ)よりも僅かに小さい基準入 力電圧Ｖ_Rとドライバ30の出力電圧Ｖ_OUTとを比較する。従って、この電圧検知増 幅器38は、出力ノードＶ_OUTにおける電圧が実質的にＢＴＬ論理低レベルと等し い場合を検知することができる。 図５は、電圧検知増幅器38の詳細構造を示すものである。２つのｐチャネルト ランジスタM6,M7は、Ｖ_VSAIN、即ちトランジスタM5のドレーンに接続されたソー スをそれぞれ有している。トランジスタM6,M7のドレーンは、２つのｎチャネル トランジスタM9,M8のドレーンにそれぞれ接続され、それらのトランジスタM9,M8 のソースは接地される。トランジスタM9,M8のゲートは、互いに１つに接続され てトランジスタM7のドレーンに接続される。トランジスタM6のゲートは、基準電 圧Ｖ_Rに接続され、トラ ンジスタM7のゲートは、出力ノードＶ_OUTに接続される。最後に、トランジスタM 6のドレーンは、Ｖ_OS1、即ちトランジスタM1のゲートに接続される。 ここで図４を再び参照する。電流源トランジスタM5のゲートは、プログラマブ ルＣＭＯＳ温度補償回路40の出力Ｖ_OPに接続されている。この温度補償回路40は 、電流源トランジスタM5と相まって、温度変化に関する補償を行うようにトラン ジスタM2によって送られるソース−ドレーン電流Ｉ_SDを調節する手段を提供する 。ＭＯＳＦＥＴトランジスタに対する温度変化による影響、並びに、温度補償回 路40の動作について、図６及び図７を参照して以下で詳細に説明することとする 。しかしながら、ドライバ30の基本的動作に関する本論述の場合には、トランジ スタM2がオンにスイッチングされた際に必ず電流を通すように、出力Ｖ_OPがトラ ンジスタM5のソース-ゲート電位Ｖ_SGを維持するものと仮定することができる。 第２の入力段36は、ｎチャネルスイッチングトランジスタM3を備えており、そ のソースは接地され、そのゲートはインバータ39の出力に接続され、そのドレー ンはｎチャネル電流源トランジスタM4のソースに接続されている。その電流源ト ランジスタM4は、そのドレーンがトランジスタM1のゲートに直接接続され、その ゲートがプログラマブルＣＭＯＳ温度補償回路40の別の出力Ｖ_ONに接続されてい る。出力Ｖ_OP及びトランジスタM5と同様に、本論述の場合には、トランジスタM3 がオンにスイッチングされた際に必ず電流を通すように、出力Ｖ_ONがトランジス タM4のゲート-ソース電位Ｖ_GSを維持するものと仮定することができる。 ドライバ30の動作を説明するために、入力Ｖ_INは、最初に、低レベル又は論理 「0」レベルのＣＭＯＳ信号を受信し、即ち、Ｖ_IN＝０Ｖであるものと仮定する 。ＣＭＯＳインバータ39は、「高レベル」出力を生成し、これにより、ｐチャネ ルトランジスタM2がオフにスイッチングされる。ｐチャネルトランジスタM2がオ フにスイッチングされるので、電流源トランジスタM5はソースからドレーンへ電 流を送らない。トランジスタM5が電流を送らないので、電圧検知増幅器38が付勢 されず、その出力Ｖ_OS1はトランジスタM1に影響を与えない。従って、第１の入 力段34は、出力ノードＶ_OUTに生成される信号に影響を与えない。 ＣＭＯＳインバータ39の高レベル出力は、第２の入力段36のｎチャネルトラン ジスタM3をオンにスイッチングする。トランジスタM3がオンにスイッチングされ ると、電流源トランジスタM4がそのドレーンからソースへと電流を送ることが可 能となる。従って、トランジスタM4,M3は、トランジスタM1を非導通状態へと切 り換えるために、トランジスタM1のゲートから接地へと電流を導通させ、即ち、 トランジスタM1のゲートを放電させる。この放電によって、出力トランジスタM1 のゲートが低レベルにプルダウンされる。このゲートの低レベルへのプルダウン により、出力トランジスタM1がオフにスイッチングされる。トランジスタM1のド レーン即ち出力ノードＶ_OUTは、抵抗Ｒ_Tを流れる電流が存在しないので、高レベ ルにプルアップされてＶ_T＝2.1 Ｖとなる。このようにして、ＢＴＬ高レベル信号を出力ノードＶ_OUT及び伝送線 路31に生成するという第２の入力段36の機能が達成される。 ドライバ30の入力Ｖ_INが、高レベル又は論理「１」レベルのＣＭＯＳ信号、即 ちＶ_IN＝3.3Ｖに切り換わると、ＣＭＯＳインバータ39は「低レベル」出力を生 成し、これによりｐチャネルトランジスタM2がオンにスイッチングされる。トラ ンジスタM2がオンにスイッチングされると、電流源トランジスタM5がそのソース からドレーンへと電流Ｉ_SDM5を送る。従って、電圧検知増幅器38の入力Ｖ_VSAIN が付勢される。電圧検知増幅器38は、ドライバ30の入力Ｖ_INが論理「1」(高レベ ル)にセットされた際にトランジスタM2,M5によってのみ付勢される、ということ に留意されたい。 図４と共に図５を参照する。基準電圧Ｖ_RがＶ_OUTよりも低いので(Ｖ_INが高レ ベルになる前はＶ_OUT＝Ｖ_T＝2.1Ｖ)、ｐチャネルトランジスタM6が、トランジス タM5により導通された電流Ｉ_SDM5を導通させる。そのトランジスタM6により導通 された電流Ｉ_SDM5は、出力Ｖ_OS1を介してＩ_SDM5／Ｃ_gM1という割合で線形的上昇 的にトランジスタM1のゲートを充電する。ここで、Ｃ_gM1は、トランジスタM1の ゲートにおける総ノードキャパシタンスである。 トランジスタM1のゲート-ソース電圧Ｖ_GSM1が、ｎチャネルしきい値電圧Ｖ_TH( Ｖ_TH≒0.8Ｖ)まで上昇するとき、トランジスタM1がそのドレーンからソースへと 電流を導通し始め、これによ り、出力電圧Ｖ_OUTが徐々に低レベルに向かってプルダウンされる。電流が抵抗 Ｒ_Tを流れ初めてその両端に電圧降下が生じるので、Ｖ_OUTが低レベルにプルダウ ンされる。抵抗Ｒ_Tの両端に電圧降下が生じる結果、抵抗Ｒ_Tと出力ノードＶ_OUT との間の出力段32内で電圧Ｖ_Tが分圧されることになる。 Ｖ_OUTが、実質的にＶ_R(即ちＶ_R≒１Ｖ)と等しいポイントまで降下すると、ト ランジスタM6は、トランジスタM1のゲートへの電流の導通を停止する。電圧Ｖ_{OU T} が何らかの理由で１Ｖ未満まで降下した場合には、トランジスタM7が電流を導 通し始める。これは、トランジスタM7が、トランジスタM6よりも低いゲート電圧 を有するからである。トランジスタM8が電流を導通し始め、これにより、トラン ジスタM9が実質的に等しい電流を導通し始める。これは、トランジスタM8,M9が 、互いに等しいチャネルサイズを有しており、電流ミラーを形成するからである 。トランジスタM9は、トランジスタM1のゲートを放電させる傾向にあり、これに より電圧Ｖ_OUTが上昇する。電圧Ｖ_OUTが１Ｖまで上昇すると、トランジスタM7は 電流の導通を停止する。このようにして、出力ノードＶ_OUT及び伝送線路31にＢ ＴＬ低レベル信号を生成するという第１の入力段34の機能が達成される。 図４に示した実施例では、トランジスタM2は、チャネル幅＝400μm及びチャネ ル長＝1μmであり、トランジスタM3は、チャネル幅＝100μm及びチャネル長＝1 μmであり、トランジスタM4は、チャネル幅＝80μm及びチャネル長＝1μmであり 、トランジスタM5は、チャネル幅＝180μm及びチャネル長＝1μmである。 また、図５に示した実施例では、トランジスタM6,M7は、チャネル幅＝200μm及 びチャネル長＝1μmであり、トランジスタM8,M9は、チャネル幅＝5μm及びチャ ネル長＝2μmである。これらは好適なチャネルサイズに過ぎず、特定用途の必要 性に合致するように変更することが可能である、ということが理解されよう。 上述のように、プログラマブルＣＭＯＳ温度補償回路40は、電流源トランジス タM5,M4と相まって、温度変化に関する補償を行うように、トランジスタM2を通 るソース-ドレーン電流Ｉ_SD、及びトランジスタM3を通るドレーン-ソース電流Ｉ_D sを調節する手段を提供する。ドライバ30に温度補償回路40を使用することによ り、図３に示すバイポーラドライバ20の欠点である、温度及び電源Ｖ_DDの変化に 起因する上昇時間ｔ_r及び下降時間ｔ_fの問題となる変化が防止される。 温度の変化は、ＦＥＴの性能に影響を与える。温度の変化は、周囲温度の変化 、即ち集積回路を取り囲む空気の温度の変化、及び／又は、接合温度の変化、即 ち集積回路におけるシリコンの温度の変化という形を取ることが可能である。周 囲温度の変化は接合温度の変化を生じさせ得るものとなり、接合温度の変化は周 囲温度の変化を生じさせ得るものとなる。 温度の変化はトランジスタの相互コンダクタンスｇ_mを変化させる傾向にある ので、ＦＥＴの性能が影響を受けることになる。トランジスタの電流導通チャネ ルにより通される電流の量、即ち、ドレーン及びソース間を通る電流（ｎチャネ ルの場合にはＩ_DS、ｐチャネルの場合にはＩ_SD）は、部分的にはｇ_mによって 決定される。ＭＯＳＦＥＴの場合には、温度が上昇すると相互コンダクタンスｇ_m が低下し、これにより電流Ｉ_DS,Ｉ_SDが減少する。一方、温度が下降すると相互 コンダクタンスｇ_mが上昇し、これにより電流Ｉ_DS,Ｉ_SDが増大する。従って、Ｍ ＯＳＦＥＴのチャネルにより導通された電流は、負の温度係数を有するというこ とができる。更に、Ｉ_DS,Ｉ_SD,ｇ_mは温度の変化と共に線形的に変化する。 ドライバ30等の論理ゲートは、典型的には幾つかのトランジスタから構成され る。論理ゲートの速度は部分的には、個々のトランジスタのＩ_DSによって決定さ れ、その結果、ゲート速度がｇ_mに比例することになる。論理ゲート中の各トラ ンジスタのｇ_mが温度により変化する場合には、各トランジスタのＩ_DSもまた変 化し、これにより、論理ゲートの速度が温度によって変化することになる。例え ば、温度が上昇するとゲート速度が低下し、温度が下降するとゲート速度が上昇 する。 温度変化に起因するゲート速度の変化は、望ましくない特性である。何故なら 、かかる変化が、ディジタルシステムの同期が取られたタイミング動作に悪影響 を与え得るからである。設計者は、ゲート速度が一定に維持されるものと仮定す ることができれば、一層効率的に動作するようにディジタルシステムを設計する ことができる。温度が一定に保たれていれば、ゲート速度を比較的一定に保つこ とができる。しかし、ディジタルシステムは様々な環境で動作しなければならな いので、周囲温度及び接合温度を常に制御することはできない。論理ゲートのＭ ＯＳＦＥＴトランジスタの導通チャネルにより導通された電流が、温度変化にも 関わらず比較的一定レベルに維持されれば、温度が変化する際にも比較的一定の 論理ゲート速度を維持することができる。 図６は、プログラマブルＣＭＯＳ温度補償回路40の詳細構造を示すものである 。この温度補償回路40は、温度変化に対する補償を行うために、トランジスタM4 ,M5によって生成された電流Ｉ_DS，Ｉ_SDを調節することができるものである。 一般に、この温度補償回路40は、温度変化に応じてトランジスタM5のゲート電 圧を調節することにより、トランジスタM5によって生成された電流Ｉ_SDを調節し て温度変化に対する補償を行う。トランジスタM5がｐチャネルＭＯＳＦＥＴであ る場合、温度が上昇すると、温度補償回路40は、ソース-ゲート電圧Ｖ_SGM5が上 昇するように出力Ｖ_OPを介してトランジスタM5のゲート電圧を調節する。ソース -ゲート電圧Ｖ_SGM5を上昇させることにより、トランジスタM5の導通チャネルに よって一層多くの電流Ｉ_SDが導通され、これにより、温度の上昇に起因する電流 Ｉ_SDの減少が補償される。一方、温度が低下すると、温度補償回路40は、ソース -ゲート電圧Ｖ_SGM5が低下するようにトランジスタM5のゲート電圧を調節する。 ソース-ゲート電圧Ｖ_SGM5を低下させることにより、トランジスタM5の導通チャ ネルによって一層少ない電流Ｉ_SDが導通され、これにより、温度の低下に起因す る電流Ｉ_SDの増大が補償される。 出力Ｖ_ONは、温度変化の補償のためにｎチャネルＭＯＳＦＥ ＴM4のゲート電圧を調節するためのものである。温度が上昇すると、Ｖ_ONが電圧 Ｖ_GSM4を上昇させ、これにより、トランジスタM4の導通チャネルが一層多くの電 流Ｉ_DSを導通するようになる。この電流Ｉ_DSの増大によって、温度の上昇に起因 する電流Ｉ_DSの減少が補償される。一方、温度が低下すると、Ｖ_ONが電圧Ｖ_GSM4 を低下させ、これにより、トランジスタM4の導通チャネルが一層少ない電流Ｉ_DS を導通するようになる。この電流Ｉ_DSの減少により、温度の低下に起因する電流 Ｉ_DSの増大が補償される。 電圧Ｖ_SGM5,Ｖ_GSM4は、温度が変化する際に電流Ｉ_SDM5,Ｉ_DSM4が比較的一定レ ベルに維持されるように（Ｖ_OP,Ｖ_ONをそれぞれ介して）調節することができる 。しかし、好適には、電圧Ｖ_SGM5,Ｖ_GSM4は、電流Ｉ_SDM5,Ｉ_DSM4が実際に温度の 上昇時に増大し温度の低下時に減少するように調節される。上記の後者の場合に は、電圧Ｖ_SGM5,Ｖ_GSM4は、前者の場合よりも僅かに多く単に増減される。後者 の場合による電流Ｉ_SDM5,Ｉ_DSM4の増減は、電圧検知増幅器38内のトランジスタ やトランジスタM1等の直接的な温度補償システムを有さないドライバ30中の他の トランジスタの補償を行う傾向にある。例えば、温度の上昇に応じた電流Ｉ_SDM5 ,Ｉ_DSM4の増大は、回路中の他の無補償のＭＯＳＦＥＴにより導通される電流を 増大させる傾向にある。 温度補償回路40は、正の温度係数の電流生成段42と、プログラマブル電流変換 及び修正段44と、出力段46と、開始段48とをを備えている。 電流生成段42は、回路40の重要な構成要素である。何故なら、電流生成段42は 、正の温度係数を有するドレーン-ソース電流Ｉ_M54をＭＯＳＦＥＴ内に生成する からである。換言すれば、温度が上昇すると電流Ｉ_M54が増大し、温度が低下す ると電流Ｉ_M54が減少する。上述のように、ＭＯＳＦＥＴのチャネルによって導 通される電流は、負の温度係数を有している。電流Ｉ_M54が正の温度係数を有し ているので、電流変換及び修正段44及び出力段46は、電流Ｉ_M54を用いて、温度 変化を補償する出力Ｖ_OP及びＶ_ONを生成することができる。 電流生成段42は、ｎチャネルトランジスタM54と、監視回路80と、電流生成器8 2とを備えている。一般に、正の温度係数の電流Ｉ_M54は次のように生成される。 電流生成器82は、２つの実質的に等しい電流Ｉ_M54,Ｉ_M56を生成及び維持し、そ れらの電流がトランジスタM54のドレーン及び監視回路80にそれぞれ供給される 。これらの電流の一方の強さ(strength)が変化すると、電流生成器82が他方の電 流の強さを変化させて、２つの電流Ｉ_M54,Ｉ_M56が実質的に等しく維持されるよ うにする。監視回路80は、トランジスタM54のゲート及びソース間の電位差を監 視し、温度の上昇に応じて電流Ｉ_M56の強さを増大させ、温度の低下に応じて電 流Ｉ_M56の強度を減少させる。監視回路80により電流Ｉ_M56が増大されようと減少 されようと、電流生成器82は、前記２つの電流が実質的に等しく維持されるよう に電流Ｉ_M54を調節する。従って、電流Ｉ_M54は、温度が上昇した際に増大し、温 度が低下した際に減少する。 監視回路80はｎチャネルトランジスタM56を備えており、そのゲートはトラン ジスタM54のゲートに接続されている。抵抗R30は、トランジスタM54のソースと 共通である第１のノードと、トランジスタM56のソースと共通である第２のノー ドとの間に接続されている。図６に示す実施例では、前記第１のノードは接地さ れている。 図６に示すように、トランジスタM56は、トランジスタM54の電流導通チャネル よりも大きな電流導通チャネルを有している。好適には、トランジスタM56のチ ャネルは160μmの幅及び2μmの長さを有し、トランジスタM54のチャネルは40μm の幅及び2μmの長さを有している。以下で述べるように、トランジスタM54の方 がチャネルサイズが小さい結果、トランジスタM54,M56のチャネルが等しい電流 を通す場合にはＶ_GSM54がＶ_GSM56よりも大きくなる。 電流生成器82は、ｐチャネルトランジスタM50,M52を備えており、それらのゲ ートは互いに接続されている。トランジスタM50のドレーンは、トランジスタM54 のドレーンに接続されている。トランジスタM52のドレーンは、そのゲート及び トランジスタM56のドレーンに接続されている。トランジスタM50,M52のソースは 、それらのトランジスタが電流ミラーとして機能するように共通のノードに接続 されている。図６に示す実施例では、その共通のノードは電源電圧Ｖ_DDとなる。 図６に示すように、トランジスタM50,M52は、実質的に同一のサイズの電流導 通チャネルを有している。好適には、トランジ スタM50,M52のチャネルは、80μmの幅及び2μmの長さを有している。更に、電流 Ｉ_M54はトランジスタM50のドレーンから流れ、電流Ｉ_M56はトランジスタM52のド レーンから流れる。 動作時に、電流生成器82により生成された等しい電流Ｉ_M54,Ｉ_M56により、ト ランジスタM54,M56を通る電流が等しくなる。トランジスタM54が(一層小さな導 通チャネルを有していることに起因して)トランジスタM56よりも高い電流密度を 有しているので、トランジスタM54のＶ_GS、即ちＶ_GSM54は、トランジスタM56の Ｖ_GS、即ちＶ_GSM56よりも大きくなる。 ＭＯＳＦＥＴのドレーン-ソース電流Ｉ_DSは、次の値と等しいものとなる。 ここで、 Ｗ＝導通チャネル幅 Ｌ＝導通チャネル長 Ｖ_TH＝しきい値電圧 Ｔ＝温度 である。 この等式より次の通りとなる。ＭＯＳＦＥＴの電流Ｉ_DSが一定に保持される場合 には、温度が上昇した際に電圧Ｖ_GSが増大し、温度が低下した際に電圧Ｖ_GSが減 少する。従って、電流生成器 82が両方の電流Ｉ_M54,Ｉ_M56を比較的一定のレベルに維持するので、温度が上昇 した際に電圧Ｖ_GSM54,Ｖ_GSM56が両方とも上昇し、温度が低下した際には電圧Ｖ_{G SM54} ,Ｖ_GSM56が両方とも低下する。更に、トランジスタM54がトランジスタM56よ りも高い電流密度を有しているため、電圧Ｖ_GSM54は電圧Ｖ_GSM56よりも多く増減 することになる。 抵抗R30を通る電流は次の値に等しくなる。 Ｉ_R30＝(Ｖ_GSM54−Ｖ_GSM56)／R30 更に、 Ｉ_R30＝Ｉ_M56 温度が上昇すると、電圧Ｖ_GSM54,Ｖ_GSM56が両方とも上昇し、電圧Ｖ_GSM54は電圧 Ｖ_GSM56よりも多く上昇する。従って、温度が上昇する際に電圧Ｖ_GSM54,Ｖ_GSM56 間の差が増大し、これにより、電流Ｉ_R30、従って電流Ｉ_M56が増大することにな る。トランジスタM50,M52が電流ミラーとして動作するように接続されているの で、電流Ｉ_M54は、実質的に電流Ｉ_M56と等しいままとなる。従って、温度が上昇 して電流Ｉ_M56が増大すると、電流Ｉ_M54も増大する。逆に、温度が低下して電流 Ｉ_M56が減少すると、電流Ｉ_M54も減少する。 短く要約すれば、ＭＯＳＦＥＴのドレーン-ソース電流Ｉ_DSは、通常は負の温 度係数を有しており、即ち、温度が上昇すると電流Ｉ_DSが減少する。しかし、ト ランジスタM54のドレーン-ソース電流Ｉ_M54は正の温度係数を有しており、即ち 、温度が上昇すると電流Ｉ_M54が増大する。電流生成段42で生じるこの現象は、 温度変化を補償するようＭＯＳＦＥＴのゲート電圧を調節するために回路40の他 の構成要素が出力Ｖ_OPを提供することを可能にする。 また、正の温度係数の電流生成段42は、通常はＶ_DDの変化による影響を受ける ことがない、ということに留意されたい。詳細には、トランジスタM50,M52が飽 和領域で動作する一方、電流Ｉ_M54,Ｉ_M56を導通させる。電圧電源Ｖ_DDが変化す る場合には、各トランジスタM50,M52のソース-ドレーン電圧Ｖ_SDも変化する。こ れは、トランジスタM54,M56のドレーンのインピーダンスが非常に高いからであ る。しかし、電流Ｉ_M54,Ｉ_M56は変化しない。これは、トランジスタM50,M52が飽 和状態で動作するからである。従って、正の温度係数を有する電流Ｉ_M54は、Ｖ_{D D} の変化による影響を受けることがない。 ｎチャネルトランジスタM54,M56はｐチャネルトランジスタに置換可能であり 、ｐチャネル電流生成トランジスタM50,M52はｎチャネルトランジスタに置換可 能であることが分かる。この場合には、ｐチャネルトランジスタM54,M56は、異 なるサイズの導通チャネルを有し、それらのソースはＶ_DDに接続され、ｎチャネ ルトランジスタM50,M52は、等しいサイズの導通チャネルを有し、それらのソー スは接地される。 ｎチャネルトランジスタM57(随意選択のもの)は、接地線路上に現れるノイズ をフィルタリング除去するのに使用される。トランジスタM57は、接地とトラン ジスタM54,M56のゲートとの間に容量接続(capacitor connect)され、即ち、トラ ンジスタM57 は、そのソース及びドレーンが接地され、そのゲートがトランジスタM54,M56の ゲートに接続される。 接地線路上に現れるノイズは、トランジスタM54,M56へと、それらの接地への 接続部を介して到達する。容量接続されたトランジスタM57は、トランジスタM54 ,M56のゲートへとノイズを通過させる。そのノイズは、トランジスタM54,M56の ゲート及びソースの両方に現れるので、各トランジスタのＶ_GSは、比較的一定に 維持される。 プログラマブル電流変換及び修正段は、電流Ｉ_M58を生成する。この電流Ｉ_M58 は、トランジスタM54のチャネルにより導通される電流Ｉ_M54に線形的に比例する 幾つかの値のうちの任意の１つとなるように選択的にプログラムすることが可能 なものである。このプログラム可能性により、所望の値を有するように電流Ｉ_{M5 4} を「修正」することが可能となり、どのような値が選択されようと、電流Ｉ_M58 は正の温度係数を有することになる。従って、出力Ｖ_OP及びＶ_ONにより提供され る温度補償は、電流Ｉ_M54の分数又は倍数の電流をトランジスタM4,M5内に導くこ とが可能なものである。 電流変換及び修正段44は、異なるサイズの電流導通チャネルを各々が有する４ つのｎチャネルトランジスタM60,M62,M64,M66を備えている。トランジスタM60,M 62,M64,M66の各々は、そのゲートがトランジスタM54のゲートに接続され、その ドレーンがトランジスタM58のドレーンに接続されている。更に、トランジスタM 60,M62,M64,M66の各々は、トランジスタM54と電流ミラー を形成しており、換言すれば、トランジスタM54のＶ_GSは、トランジスタM60,M62 ,M64,M66の各々のＶ_GSと実質的に等しくなる。 電流変換及び修正段44はまた、４つのｎチャネルトランジスタM70,M72,M74,M7 6を備えており、そのそれぞれがトランジスタM60,M62,M64,M66の各々のソースを 接地に接続している。トランジスタM70,M72,M74,M76を配設した目的は、一度に トランジスタM60,M62,M64,M66のうちの１つのみのチャネルにより導通されるよ うに電流Ｉ_M58を選択的にプログラムすることを可能にすることにある。トラン ジスタM70,M72,M74,M76を「オン」及び「オフ」にそれぞれ切り換えるゲート入 力Ｖ_GH70,Ｖ_GH72,Ｖ_GH74,Ｖ_GH76は通常は、トランジスタM60,M62,M64,M66のうち の１つのみが電流を導通するように設定される。トランジスタM60は、トランジ スタM70が「オン」である際に電流を導通し、トランジスタM62は、トランジスタ M72が「オン」である際に電流を導通する(他も同様)。 図６に示す実施例では、トランジスタM60は、チャネル幅＝80μm及びチャネル 長＝2μmを有し、トランジスタM62は、チャネル幅＝40μm及びチャネル長＝2μm を有し、トランジスタM64は、チャネル幅＝27μm及びチャネル長＝2μmを有し、 トランジスタM66は、チャネル幅＝20μm及びチャネル長＝2μmを有している。更 に、トランジスタM70は、チャネル幅＝160μm及びチャネル長＝2μmを有し、ト ランジスタM72は、チャネル幅＝80μm及びチャネル長＝2μmを有し、トランジス タM74は、チャネル幅＝56μm及びチャネル長＝2μmを有し、トランジスタM76は 、チャネル 幅＝40μm及びチャネル長＝2μmを有している。 電流Ｉ_M58は、トランジスタM70,M72,M74,M76の「オン／オフ」状態に従って変 化する。これは、それらのトランジスタが、トランジスタM60,M62,M64,M66（全 て異なるチャネルサイズを有している）のうちの何れの１つが電流Ｉ_M58を導通 することになるかを決定するからである。電流Ｉ_M58は、その電流Ｉ_M58を導通す るトランジスタのチャネルサイズを調節することにより、Ｉ_M54の分数又は倍数 と等しくすることができる。例えば、Ｉ_M58がトランジスタM60を通って導通され る場合には、そのトランジスタM60のチャネルがトランジスタM54のチャネルの２ 倍大きいため、Ｉ_M58はＩ_M54の２倍大きくなり、Ｉ_M58がトランジスタM62を通っ て導通される場合には、そのトランジスタM62のチャネルがトランジスタM54のチ ャネルと同じサイズであるため、Ｉ_M58はＩ_M54と等しくなる。 従って、次の通りとなる。 Ｉ_M58 ＝ ２Ｉ_M54（M70がオンの場合） ＝ １Ｉ_M54（M72がオンの場合） ＝0.67Ｉ_M54（M74がオンの場合） ＝ 0.5Ｉ_M54（M76がオンの場合） 入力Ｖ_GH70,Ｖ_GH72,Ｖ_GH74,Ｖ_GH76を選択的にプログラムすることにより、電 流Ｉ_M54が、電流Ｉ_M58に「変換」され、Ｉ_M54の分数又は倍数へと「修正」され る。入力Ｖ_GH70,Ｖ_GH72,Ｖ_GH74,Ｖ_GH76は、図７Ａ及び図７Ｂを参照して以下で 説明する論理回路によって制御される。トランジスタM70,M72,M74,M76の各々が 、 それぞれのトランジスタM60,M62,M64,M66よりも２倍大きいチャネルサイズを有 しているので、トランジスタM70,M72,M74,M76の存在が、トランジスタM54とトラ ンジスタM60,M62,M64,M66との間の電流ミラー関係に大きな影響を与えることは ない、ということに留意されたい。 抵抗R30の値を調節することにより電流Ｉ_M54を修正することもできるので、ミ ラー効果の使用及びトランジスタM62のチャネルサイズの調節は、電流Ｉ_M54を修 正するための複雑な方法であるように思われるかもしれない。しかし、電流Ｉ_{M5 6} の温度係数は、R30の値とトランジスタM54,M56のチャネル幅及びチャネル長と の関数となる、その電流レベルと共に変化する。従って、かかる変化は、電流Ｉ_M54 の温度係数も変化させるので、R30の変更により電流Ｉ_M54を調節するのは望 ましくない。 電流変換及び修正段44はまた、随意選択の容量接続されたｐチャネルトランジ スタM59を備えており、このトランジスタM59は、Ｖ_DD線路に存在し得るノイズを フィルタリング除去するためにＶ_DDとトランジスタM58のゲートとの間に接続さ れたものである。詳細には、トランジスタM59のソース及びドレーンはＶ_DDに接 続され、そのゲートはトランジスタM58のゲートに接続されている。 出力段46は、トランジスタM58のゲートに接続されている。出力段46の目的は 、電流Ｉ_M58に線形的に比例する２つの電流Ｉ_M82,Ｉ_M84を生成することにある。 電流Ｉ_M82は、温度変化を補償するためにｎチャネルＭＯＳＦＥＴのゲートに印 加するための 出力電圧Ｖ_ONを生成するのに使用され、電流Ｉ_M84は、温度変化を補償するため にｐチャネルＭＯＳＦＥＴのゲートに印加するための出力電圧Ｖ_OPを生成するの に使用される。 ｐチャネルトランジスタM80は、そのソースがＶ_DDに接続され、ゲートがトラ ンジスタM58のゲートに接続され、ドレーンがｎチャネルトランジスタM82のドレ ーンに接続されている。トランジスタM82は、そのゲートがそのドレーンに接続 され、そのソースは接地されている。トランジスタM80,M82のチャネルは電流Ｉ_{M 82} を導通し、トランジスタM82のゲートは出力Ｖ_ONを提供する。 トランジスタM80は、トランジスタM58と電流ミラーを形成し、それら２つのト ランジスタのＶ_GSは実質的に等しくなる。電流Ｉ_M82は、電流Ｉ_M58と線形的に比 例し、正の温度係数を有することになる。Ｉ_M82の値は、トランジスタM80のチャ ネルサイズによって決まる。図６に示す実施例では、トランジスタM80は、チャ ネル幅＝50μm及びチャネル長＝1μmを有し、トランジスタM82は、チャネル幅＝ 10μm及びチャネル長＝1μmを有している。トランジスタM80がトランジスタM58 よりも大きなチャネルを有しているので、電流Ｉ_M82は、電流Ｉ_M58よりも大きく なる。しかし、トランジスタM80のチャネルサイズを調節することにより電流Ｉ_{M 82} の強さを調節することができ、トランジスタM82のチャネルサイズを調節する ことにより出力電圧Ｖ_ON（＝Ｖ_GSM82）を調節することができる、ということが 理解されよう。 出力電圧Ｖ_ONをｎチャネルトランジスタM4のゲートに接続することにより、ト ランジスタM82とトランジスタM4との間で電流 ミラーが形成される。従って、トランジスタM4のチャネルにより導通される電流 は、電流Ｉ_M82に線形的に比例し、正の温度係数を有するものとなる。 ｐチャネルトランジスタM84は、そのソースがＶ_DDに接続され、ゲートがその ドレーンに接続され、そのドレーンがｎチャネルトランジスタM86のドレーンに 接続されている。トランジスタM86は、そのソースが接地され、そのゲートがト ランジスタM82のゲートに接続されている。トランジスタM84,M86のチャネルは電 流Ｉ_M84を導通し、トランジスタM84のゲートは出力Ｖ_OPを提供する。 トランジスタM86は、トランジスタM82と電流ミラーを形成し、それら２つのト ランジスタのＶ_GSは実質的に等しくなる。電流Ｉ_M84は、電流Ｉ_M82,Ｉ_M58と線形 的に比例し、正の温度係数を有することになる。Ｉ_M84の値は、トランジスタM86 のチャネルサイズによって決まる。図６に示す実施例では、トランジスタM86は 、チャネル幅＝26μm及びチャネル長＝1μmを有し、トランジスタM84は、チャネ ル幅＝80μm及びチャネル長＝1μmを有している。トランジスタM86がトランジス タM82よりも大きなチャネルを有しているので、電流Ｉ_M84は電流Ｉ_M82よりも大 きくなる。しかし、トランジスタM86のチャネルサイズを調節することにより電 流Ｉ_M84の強さを調節することができ、トランジスタM84のチャネルサイズを調節 することにより出力電圧Ｖ_OP（＝Ｖ_GSM84）を調節することができる、というこ とが理解されよう。 出力電圧Ｖ_OPをｐチャネルトランジスタM5のゲートに接続す ることにより、トランジスタM84とトランジスタM5との間で電流ミラーが形成さ れる。従って、トランジスタM5のチャネルにより導通される電流は、電流Ｉ_M84 に線形的に比例し、正の温度係数を有するものとなる。 随意選択の容量接続されたｐチャネルトランジスタM88及びｎチャネルトラン ジスタM90は、Ｖ_DD及び接地線路に存在し得るノイズをそれぞれフィルタリング する。トランジスタM88は、そのソース及びドレーンがＶ_DDに接続され、そのゲ ートがトランジスタM84のゲートに接続されている。トランジスタM90は、そのソ ース及びドレーンが接地され、そのゲートがトランジスタM82,M86のゲートに接 続されている。 開始段48の目的は、トランジスタM54の導通チャネルが電流の導通を開始でき るように電源Ｖ_DDが最初に接地レベルから開始される際にトランジスタM54に電 流を供給することにある。 ｎチャネルトランジスタM94は、そのドレーンがＶ_DDに接続され、そのソース がトランジスタM54のドレーンに接続されている。ダイオード接続された(diode connected)ｐチャネルトランジスタM92は、Ｖ_DDとトランジスタM94のゲートとの 間に接続され、２つのダイオード接続されたｎチャネルトランジスタM96,M98は 、トランジスタM94のゲートを接地している。図６に示す実施例では、トランジ スタM94は、チャネル幅＝5μm及びチャネル長＝2μmを有し、トランジスタM92は 、チャネル幅＝3μm及びチャネル長＝100μmを有し、トランジスタM96,M98は、 チャネル幅＝60μm及びチャネル長＝2μmを有している。トランジスタM92,M9 4,M96,M98のチャネルサイズは、特定用途の必要性に合致するように変更するこ とが可能である。 電源Ｖ_DDは最初は接地レベルから開始し、トランジスタはいずれも電流を導通 しない。Ｖ_DDが、トランジスタM94のしきい値電圧の３倍、即ち３Ｖ_THを上回る と、トランジスタM94は、トランジスタM54のドレーンへと電流を供給する。トラ ンジスタM54のチャネルが電流を導通し始めるので、トランジスタM54のゲート及 びソースにわたり電圧降下が生じる。トランジスタM56は、電流を導通し始め、 これにより、トランジスタM52が電流を導通し始める。電流ミラー作用により、 トランジスタM50もまた電流を導通し始め、その電流がトランジスタM54にフィー ドバックされる。この正のフィードバックは、トランジスタM56により導通され る電流がその最終的な値に達するまで続けられる。トランジスタM94のゲートが 、ダイオード接続されたトランジスタM96,M98によりクランプされるので、最終 的にはトランジスタM54のドレーン電位の上昇によりトランジスタM94が遮断され る。 図７Ａは、一度にトランジスタM60,M62,M64,M66のうちの１つのみが電流Ｉ_M58 を導通するようにトランジスタM70,M72,M74,M76をプログラムするための制御論 理回路を示すものである。この制御論理回路は、制御信号C1,C2をそれぞれの入 力部で受信する２つのインバータ60,62を備えている。インバータ60の出力は、 インバータ64の入力及びバッファ66の入力に接続され、インバータ62の出力は、 インバータ68の入力及びバッファ70の入力に接続されている。 ４つのＡＮＤゲート72,74,76,78は、インバータ64,68及びバッファ66,70の出 力を受信する。詳細には、ＡＮＤゲート72は、インバータ64,68の出力を受信し 、ＡＮＤゲート74は、インバータ64及びバッファ70の出力を受信し、ＡＮＤゲー ト76は、バッファ66及びインバータ68の出力を受信し、ＡＮＤゲート78は、バッ ファ66,70の出力を受信する。ＡＮＤゲート72,74,76,78は、それぞれの出力Ｖ_{GH 70} ,Ｖ_GH72,Ｖ_GH74,Ｖ_GH76が、トランジスタM70,M72,M74,M76のゲートにそれぞれ 接続されている。 図７Ｂは、図７Ａの論理回路の真理値表を示すものである。制御信号C1,C2の 各組み合わせにつき、出力Ｖ_GH70,Ｖ_GH72,Ｖ_GH74,Ｖ_GH76のうちの１つのみが一 度に論理「1」になる。 幾つかのトランジスタM60,M62,M64,M66,M70,M72,M74,M76並びに図７Ａに示す 制御論理回路を使用することにより実施される電流変換及び修正段44のプログラ ム可能な特徴は、随意選択のものである、ということが理解されよう。電流Ｉ_{M5 4} は、トランジスタM60,M62,M64,M66を様々な異なるチャネルサイズを有する様々 なトランジスタに単に置換することにより、修正、即ち、増幅することができる 。 図８は、本発明によるＣＭＯＳ ＢＴＬ伝送線路ドライバ90の別の実施例を詳 細に示す概要図である。このドライバ90とドライバ30との違いは、温度補償回路 92がプログラム可能でないことにある。図９は、ドライバ90のための温度補償回 路92を示すものである。この温度補償回路92は、ｐチャネルトランジスタの温度 補償のみを提供する。ｎチャネルトランジスタの温度補 償を提供する回路は、ドライバ90の回路内に組込まれている。 図４ないし図９に示し本書で説明したＭＯＳＦＥＴの特定のチャネルサイズは 、本発明の思想から逸脱することなく、生成された電流及び電圧の様々な異なる 増幅を達成するように調節することが可能なものである、ということが十分に理 解されるべきである。 図４ないし図９に示した本発明の実施例は、ＭＯＳＦＥＴを利用したものであ るが、本発明は、ジャンクションＦＥＴ(ＪＦＥＴ)又はガリウム砒素(ＧａＡｓ) 等の他の技術と共に使用することも可能である。 本書に記載の本発明の実施例の様々な代替策を用いて本発明を実施することが 可能である、ということが理解されよう。意図するところは、以下のクレームが 本発明の範囲を規定し、それらのクレームの範囲内にある構成及び方法及びそれ と等価なものがそれらクレームに含まれる、ということである。

Claims (1)

1. 【特許請求の範囲】 １．データシステムからの２値信号を伝送線路へと出力するためのドライバであ って、 出力ノードから接地へと電流を伝えるためにその出力ノードと接地との間に接 続された第１の電界効果トランジスタ(ＦＥＴ)であって、前記出力ノードが前記 伝送線路へ接続可能である、第１のＦＥＴと、 第１の電源から前記第１のＦＥＴのゲートへと電流を伝える第１の入力段であ って、基準電圧と前記出力ノードの電位とを比較しその比較に応じて前記第１の ＦＥＴのゲートへ伝える電流の量を制御する電圧検知増幅器を備えている、第１ の入力段と、 前記第１のＦＥＴのゲートから接地へと電流を伝える第２の入力段とを備えて いることを特徴とする、ドライバ。 ２．前記第１のＦＥＴが第１のｎチャネルトランジスタからなり、そのドレーン が前記出力ノードに接続され、そのソースが接地されている、請求項１に記載の ドライバ。 ３．前記第１の入力段が、前記第１の電源から前記電圧検知増幅器へと電流を伝 えるように接続された第２のＦＥＴからなり、 前記第２の入力段が、前記第１のＦＥＴのゲートから接地へと電流を伝えるよ うに接続された第３のＦＥＴからなる、請求項１に記載のドライバ。 ４．前記電圧検知増幅器が、 第４及び第５のｐチャネルトランジスタであって、それらのソースが互いに接 続されている、第４及び第５のｐチャネルトランジスタと、 第６及び第７のｎチャネルトランジスタであって、それらのゲート及びソース が互いに接続されており、それらのドレーンが前記第４及び第５のｐチャネルト ランジスタのドレーンにそれぞれ接続されている、第６及び第７のｎチャネルト ランジスタとを備えており、 前記第４のｐチャネルトランジスタのゲートが前記基準電圧を受信するための ものであり、前記第５のｐチャネルトランジスタのゲートが前記出力ノードに接 続され、前記第６のｎチャネルトランジスタのドレーンが前記第１のＦＥＴのゲ ートに接続されている、請求項１に記載のドライバ。 ５．温度変化を補償するように前記第１のＦＥＴのゲートに伝わる電流のレベル と前記第１のＦＥＴのゲートから伝えられる電流のレベルとを調節するために前 記第１及び第２の入力段に接続された温度補償回路を更に備えている、請求項１ に記載のドライバ。 ６．前記温度補償回路が、 前記第１の電源から前記電圧検知増幅器へと電流を伝えるように接続された第 ８のＦＥＴと、 前記電圧検知増幅器から接地へと電流を伝えるように接続された第９のＦＥＴ と、 温度変化を補償するように前記第８及び第９のＦＥＴのゲー ト電圧を調節するための正温度係数電流生成回路とを備えている、請求項５に記 載のドライバ。 ７．前記正温度係数電流生成回路が、 第10の電解効果トランジスタ(ＦＥＴ)と、 前記第10のＦＥＴの電流導通チャネルよりも大きな電流導通チャネルを有する 第11のＦＥＴであって、そのゲートが前記第10のＦＥＴのゲートに接続されてい る、第11のＦＥＴと、 前記第10のＦＥＴのソースと共通の第１のノードと前記第11のＦＥＴのソース と共通の第２のノードとの間に接続された第１の抵抗と、 前記第10及び第11のＦＥＴにおいて実質的に等しいドレーン電流を生成して維 持するための電流生成回路とを備えている、請求項６に記載のドライバ。 ８．前記温度補償回路が、前記第８及び第９のＦＥＴのゲート電圧を選択的にプ ログラムするためのプログラマブル電流変換及び修正段を更に備えている、請求 項６に記載のドライバ。 ９．データシステムからの２値信号を前記第１及び第２の入力段に接続するため のインバータを更に備えている、請求項１に記載のドライバ。 10．ほぼ1.1Ｖないし2.1Ｖというバックプレーントランシーバロジック(ＢＴＬ) 規格に従った動的信号範囲で伝送線路に２値信号が出力される、請求項１に記載 のドライバ。 11．データシステムからの２値信号を伝送線路へと出力するためのドライバであ って、 第１のｎチャネルトランジスタであって、そのドレーンが出力ノードに接続さ れ、そのソースが接地され、前記出力ノードが前記伝送線路への接続のためのも のである、第１のｎチャネルトランジスタと、 前記第１のｎチャネルトランジスタを導通状態に切り換えるために第１の電源 からその第１のｎチャネルトランジスタのゲートへと電流を伝えるための第１の 入力段であって、基準電圧と前記出力ノードの電位とを比較しその比較に応じて 前記第１のｎチャネルトランジスタのゲートに伝える電流の量を制御するための 電圧検知増幅器を備えている、第１の入力段と、 前記第１のｎチャネルトランジスタを非導通状態に切り換えるためにその第１ のｎチャネルトランジスタのゲートから接地へと電流を伝えるための前記第２の 入力段と、 温度変化を補償するように前記第１のｎチャネルトランジスタのゲートに伝わ る電流のレベルと前記第１のｎチャネルトランジスタのゲートから伝えられる電 流のレベルとを調節するために前記第１及び第２の入力段に接続された温度補償 回路とを備えていることを特徴とする、ドライバ。 12．前記第１の入力段が第２のｐチャネルトランジスタからなり、そのソース- ドレーン回路が前記第１の電源と前記電圧検知増幅器との間に接続され、その第 ２のｐチャネルトランジスタのゲートが前記データシステムにより生成された２ 値信号に応答し、 前記第２の入力段が第３のｎチャネルトランジスタからなり、 そのドレーン-ソース回路が前記第１のｎチャネルトランジスタのゲートと接地 との間に接続され、その第３のｎチャネルトランジスタのゲートが前記データシ ステムにより生成された２値信号に応答する、請求項11に記載のドライバ。 13．前記電圧検知増幅器が、 第４及び第５のｐチャネルトランジスタであって、それらのソースが互いに接 続されている、第４及び第５のｐチャネルトランジスタと、 第６及び第７のｎチャネルトランジスタであって、それらのゲート及びソース が互いに接続されており、それらのドレーンが前記第４及び第５のｐチャネルト ランジスタのドレーンにそれぞれ接続されている、第６及び第７のｎチャネルト ランジスタとを備えており、 前記第４のｐチャネルトランジスタのゲートが前記基準電圧を受信するための ものであり、前記第５のｐチャネルトランジスタのゲートが前記出力ノードに接 続され、前記第６のｎチャネルトランジスタのドレーンが前記第１のｎチャネル トランジスタのゲートに接続されている、請求項11に記載のドライバ。 14．前記温度補償回路が、 前記第１の電源と前記電圧検知増幅器との間にソース-ドレーン回路が接続さ れた第８のｐチャネルトランジスタと、 前記電圧検知増幅器と接地との間にドレーン-ソース回路が接続された第９の ｎチャネルトランジスタと、 温度変化を補償するように前記第８及び第９のトランジスタ のゲート電圧を調節するための正温度係数電流生成回路とを備えている、請求項 11に記載のドライバ。 15．前記正温度係数電流生成回路が、 第10の電解効果トランジスタ(ＦＥＴ)と、 その第10のＦＥＴの電流導通チャネルよりも大きな電流導通チャネルを有する 第11のＦＥＴであって、そのゲートが前記第10のＦＥＴのゲートに接続されてい る、第11のＦＥＴと、 前記第10のＦＥＴのソースと共通の第１のノードと前記第11のＦＥＴのソース と共通の第２のノードとの間に接続された第１の抵抗と、 前記第10及び第11のＦＥＴにおいて実質的に等しいドレーン電流を生成して維 持するための電流生成回路とを備えている、請求項14に記載のドライバ。 16．前記温度補償回路が、前記第８のｐチャネルトランジスタ及び前記第９のｎ チャネルトランジスタのゲート電圧を選択的にプログラムするためのプログラマ ブル電流変換及び修正段を更に備えている、請求項14に記載のドライバ。 17．ほぼ1.1Ｖないし2.1Ｖというバックプレーントランシーバロジック(ＢＴＬ) 規格に従った動的信号範囲で伝送線路に２値信号が出力される、請求項11に記載 のドライバ。