JPH09502055A - 改善された抵抗温度係数及び面積抵抗値を有するSiCr薄膜抵抗 - Google Patents

改善された抵抗温度係数及び面積抵抗値を有するSiCr薄膜抵抗

Info

Publication number
JPH09502055A
JPH09502055A JP7508106A JP50810695A JPH09502055A JP H09502055 A JPH09502055 A JP H09502055A JP 7508106 A JP7508106 A JP 7508106A JP 50810695 A JP50810695 A JP 50810695A JP H09502055 A JPH09502055 A JP H09502055A
Authority
JP
Japan
Prior art keywords
thin film
resistance
temperature
wafer
sicr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP7508106A
Other languages
English (en)
Inventor
マイサドニア,ピロウズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH09502055A publication Critical patent/JPH09502055A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • H01L28/24Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 SiCr薄膜抵抗の抵抗温度係数、及び面積抵抗値が、窒素雰囲気において、約550から約650℃の範囲の温度で、SiCr薄膜を短時間アニールすることにより、実質的に増強される。

Description

【発明の詳細な説明】 改善された抵抗温度係数及び面積抵抗値を有するSiCr薄膜抵抗 発明の背景 1.発明の分野 本発明は、薄膜抵抗に関し、更に詳細には、限定としてではないが、改善され た温度係数を有する、シリコン・クロム(SiCr)薄膜抵抗に関する。1つの 態様において、本発明は、改善された抵抗温度係数、及び増強された面積抵抗値 を有する、SiCr薄膜抵抗を製造するためのプロセスに関する。 2.従来技術の説明 SiCr薄膜抵抗、及びかかる抵抗を製造するためのプロセスは、周知なもの である。一般に、SiCr薄膜抵抗は、直流、又は高周波スパッタリング・プロ セスを利用して、基板上にSiCrの薄膜を形成することにより、製造されてい る。直流、又は高周波スパッタリング・プロセスを用いて、基板上に形成された SiCr膜は、本来、高い抵抗温度係数を持っており、かかる膜に対して得られ る最大の面積抵抗値は制限される。 抵抗値の温度係数は、膜の温度が増大、及び減少する場合に、最も少なく変化 するための、膜の面積抵抗値の能力測定値である。抵抗に対して、抵抗値の温度 係数は、異なる温度での抵抗値を測定し、その後に、温度の度数当たりの抵抗値 変化の割合いを計算することにより決定される。このパラメータは、セルシウス 度当たりの10 0万分の1の単位(ppm/℃)で表現され、一般に膜材料、膜配合、及び堆積 条件の関数であり、制御するのが極端に困難で、負であり得(温度が増大するに つれて、抵抗値が減少する場合)、又は正であり得る(温度が増大するにつれて 、抵抗値が増大する場合)。 窒素、及び酸素環境において、堆積された膜を合金化することにより、SiC r膜の面積抵抗値を増強可能である。SiCr合金膜の面積抵抗値は、30分間 475セルシウス度の温度で、合金を生成することにより、約280%増大可能 である。合金化の最初の30分間の後、膜の面積抵抗値における更なる増大は、 合金温度に依存する。しかし、SiCr膜の面積抵抗値を更に増大させようと努 力して、480℃を越えて、SiCr膜に対する合金温度を増大させることは望 ましくなく、というのは、480セルシウス度より大きな温度では、SiCr膜 が分解され、従って破壊される。 膜の薄膜化により、薄膜の面積抵抗値を増強すること、すなわち基板上により 薄い膜を堆積させることも提案されている。しかし、膜厚を低減しようとした場 合、膜の品質が劣化して、膜が、下流の工程ステップに対して更に敏感になる。 現在のところ利用可能なSiCr抵抗は、一般に、あまりにも高い抵抗温度係 数を持っている。このことは、多くの新しい回路設計に対して、かかる抵抗を受 容不可能にする。SiCr抵抗を製造するための新しい、及び改善されたプロセ スは、抵抗温度係数を低くし、それと同時に、SiCr膜の面積抵抗値を増強す る。本発明は、かかるプロセスに向けられるものである。 発明の摘要 本発明によれば、SiCr薄膜抵抗の抵抗値、及び面積抵抗値の温度係数が、 SiCr薄膜を焼き入れするのに有効な時間の期間、窒素雰囲気において、約5 50℃から約650℃の温度で、SiCr薄膜を短時間加熱することにより増強 される。更に特定として、SiCr抵抗の抵抗値、及び面積抵抗値の温度係数は 、以下のステップを含む本発明のプロセスに従って、抵抗を製造する場合に増強 可能である。そのステップは、 (a) ウェーハ上にSiCr薄膜を設けるために、シリコン・クロムのターゲッ トから、燐ドーピングの低温二酸化シリコン上に、シリコン/クロム合金をスパ ッタリングするステップと、 (b) SiCr薄膜をアニールするのに有効な時間の期間、窒素雰囲気において 、約550℃から約650℃の温度で、ウェーハを短時間加熱するステップと、 (c) 抵抗バー領域を規定するために、第1のレジストマスクで、ウェーハをマ スキングするステップと、 (d) 抵抗バー領域に抵抗バーを形成するために、マスクされたウェーハをエッ チングするステップと、 (e) ウェーハから第1のレジストマスクを除去するステップと、 (f) SiCr薄膜、及び抵抗バーを保護するために、ウェーハ上にアルミニウ ムのブランケットを堆積させるステップと、 (g) 抵抗バーの端部がマスキングされ、作業場のある区域へのリード線が規定 されるように、第2のレジストマスクで、ウェーハを マスキングするステップと、 (h) フィールド酸化膜、及び抵抗バーの本体部を露出させるために、ウェーハ をエッチングするステップと、 (i) 抵抗バーにアルミニウム接触子を設けるために、第2のレジストマスクを 除去するステップと、 (j) SiCrとアルミニウム接触子を合金化して、抵抗をもたらすのに有効な 時間の期間、水素/窒素雰囲気において、約475℃の温度にウェーハを加熱す るステップと、 (k) 合金化されたウェーハを不動態化するステップと、 (l) 金属線を規定する窓を設けるために、第3のレジストマスクで、合金化さ れたウェーハをマスキングするステップと、 (m) 電気的接触が抵抗に対してなし得るように、第3のレジストマスクを除去 するステップと、を含む。 本発明の目的は、改善された抵抗温度係数、及び増強された面積抵抗値を有す る、改善されたSiCr抵抗を提供することである。 本発明の他の目的は、前記の目的を達成すると同時に、改善された抵抗温度係 数、及び増強された面積抵抗値を有する、SiCr抵抗を製造するための、改善 されたプロセスを提供することである。 本発明の他の目的、特徴、及び利点は、図面及び請求の範囲と関連して閲読し た場合に、以下の詳細な説明から明らかになるであろう。 図面の簡単な説明 図1は、本発明のプロセスに従って製造された、SiCr抵抗の 一部を示す断面図である。 詳細な説明 本発明は、改善された抵抗温度係数、及び増強された面積抵抗値を有する、S iCr薄膜抵抗、及び改善された抵抗温度係数、及び増強された面積抵抗値を有 する、SiCr薄膜抵抗を製造するためのプロセスに関する。 図1を参照すると、本発明に従って構成された、SiCr薄膜抵抗10の一部 が描画的に示されている。SiCr薄膜抵抗10、それは又、本明細書において 抵抗と単純に言うことが時々あるが、それは、燐ドーピングの低温二酸化シリコ ンウェーハ12、SiCr薄膜14、幾つかの抵抗を相互接続するためのアルミ ニウム接触子16、燐ドーピングの酸化膜層18、及び窒化膜層20からなる。 抵抗10の構成要素は、慣用的なSiCr薄膜抵抗の構成要素と類似であるよう に見えることに留意されたい。しかし、後で示すように、本発明のプロセスによ り製造されたSiCr薄膜抵抗10は、その抵抗10が、抵抗温度係数、及び面 積抵抗値に関して、改善された特性を有することにおいて、従来技術の慣用的な SiCr薄膜抵抗とは異なる。 抵抗10の製造において、シリコン基板22が熱的に酸化されて、基板22の 上部表面に、二酸化シリコンの層が形成され、燐ドーピングの低温シリコン膜が 、二酸化シリコン層上に化学的に形成される。次に、シリコン/クロム合金が、 シリコン・クロムターゲットから、燐ドーピングの低温二酸化シリコンウェーハ 12上にスパッ タリングされ、その結果、燐ドーピングの低温二酸化シリコンウェーハ12の上 部表面に、SiCr薄膜14が設けられる。 SiCr薄膜抵抗10の製造に使用されるシリコン・クロムターゲットは、9 9.5%の純度を有し、またそのターゲットは、原子重量に基づき、約72%シ リコン、及び約28%クロムの配合を有する。シリコン基板22上のSiCr薄 膜14の堆積は、直流出力を有するBalzers LLS801システムのような、慣用的な 直流、又は高周波スパッタリング・システムを用いて実行される。 シリコン基板22上のSiCr薄膜14の形成後に、ウェーハ12は、窒素雰 囲気において、室温からアニール温度に短時間に加熱されて、SiCr薄膜をア ニールするのに有効な時間の期間、そのアニール温度に維持される。所望のアニ ール温度に、ウェーハを短時間に加熱可能な、如何なる熱源も使用可能である。 しかし、熱源としてハロゲンランプを使用した場合に、所望の結果が得られてい る。 本明細書に開示する発明の概念を、更に完全に認識可能とするために、本発明 の説明において使用する、幾つかの用語を規定することが望ましいと考える。従 って、以下にその規定を記載する。 「短時間加熱」とは、室温からSiCr薄膜のアニール温度へのランプ状上昇 時間であり、また約5から約10秒の時間期間である。 「アニール温度」とは、SiCr薄膜がアニールされる温度である。本発明に よるSiCr薄膜に対するアニール温度は、約550℃から約650℃であり、 更に望ましくは約630℃である。 本発明の短時間加熱アニールの概念を用いて、SiCr薄膜14を焼き入れす るのに有効な時間期間は、約50から85秒である。 後に記載するように、SiCr薄膜14の短時間加熱アニール(ランプ状上昇 時間を含めて、約60から90秒である)は、本発明のSiCr薄膜抵抗10の 製造において重要である。 SiCr薄膜の短時間加熱アニールの後、ウェーハ12は、熱放散により冷却 可能となる。次に、第1のレジストマスクが、ウェーハ12のアニールされたS iCr薄膜に適用され、その結果、抵抗バー領域が規定される。本発明に従って 構成された抵抗は、矩形状のバーを一般に含み、そのバーの幅に対する長さの比 率は、抵抗の所望の抵抗値に依存することに留意されたい。従って、第1のレジ ストマスクにより規定される抵抗バー領域は、ウェーハ12上に形成すべき抵抗 の形状、及び寸法と一致することになる。 次に、ウェーハ12は、抵抗バーを規定するためにエッチングされる。慣用的 なドライエッチング手順といった、任意のエッチング手順を使用して、抵抗バー を規定可能である。ウェーハ12が、抵抗バーを規定するようにエッチングされ た後、第1のレジストマスクは、酸素プラズマへの露出といった、任意の周知の 慣用的な手順により除去される。 抵抗バーが形成された後、アルミニウムのブランケットが、ウェーハ12上に 堆積され、その結果SiCr薄膜14、及び抵抗バーが保護、又は被覆される。 次に、抵抗バーの端部がマスキングされ、作業場のある区域へのリード線が規定 されるように、第2のレジス トマスクが、アルミニウム被覆されたウェーハの選択領域に適用される。第2の レジストマスクでのウェーハ12のマスキングは、抵抗の製造プロセスが終了し た場合に、抵抗の電気的試験が実行可能なように、作業場のある区域へのリード 線を規定する。 アルミニウム被覆されたウェーハ12は、次いで、マスキングされていないア ルミニウムを除去し、それにより、フィールド酸化膜、及び抵抗バーの本体部を 露出させるようにエッチングされる。ウェーハの製造において、周知の任意の慣 用的なウェットエッチングを使用して、マスキングされていないアルミニウムを 除去することも可能である。しかし、窒素酸、及び燐酸を使用する、慣用的なア ルミニウム・ウェットエッチング・プロセスを用いた場合に、所望の結果が得ら れている。アルミニウム被覆された基板のウェットエッチングが終了した後、第 2のレジストマスクは、酸素プラズマで除去され、その結果、作業場のある区域 へのリード線、及び抵抗バーの端部のアルミニウム接触子が設けられる。 ウェーハ12からの第2のレジストマスクの除去の後、ウェーハ12は、Si Crとアルミニウム接触子を合金化して、抵抗がもたらされるのに有効な時間の 期間、水素/窒素雰囲気において、約475℃の温度に加熱される。SiCrと アルミニウム接触子を合金化するのに必要な時間は、変更可能であるが、一般に 、かかる合金化は約30分で達成される。 一度SiCrとアルミニウム接触子の合金化が実行されると、ウェーハが不動 態化されて、その上に形成される抵抗が保護される。 燐ドーピングの酸化膜、すなわち金属上部蒸着(VOM)パッシベーション膜、 又は窒化膜層で保護された燐ドーピングの酸化膜の適用といった、任意の適切な パッシベーション技術を使用して、ウェーハを不動態化することができる。 次に、不動態化されたウェーハ12は、第3のレジストマスクでマスキングさ れて、金属線を規定する窓が設けられ、そのマスクされた合金化ウェーハは、エ ッチングされて、電気的接触が幾つかの抵抗に対してなし得るように、金属線が 開けられる。次に、第3のレジストマスクは、酸素プラズマを使用して除去され て、本発明に従って準備されたSiCr抵抗は、再被覆され、抵抗温度係数、及 び面積抵抗値を測定するために試験される。 本発明を更に例示するために、以下に例を記載する。しかし、この例は、例示 の目的のみのためであり、本発明の範囲を限定するものと解釈されるべきでない 、ということを理解されたい。 本発明の短時間加熱アニール技術を使用して形成された抵抗と、慣用的なSi Cr薄膜アニール技術を使用して形成された抵抗(今後は、対照標準の抵抗と言 う)を比較するために、一連の実験が行われた。本発明の抵抗の準備において、 SiCr薄膜は、短時間加熱アニール手順を用いてアニールされ、対照標準の抵 抗のSiCr薄膜は、水平電気炉により実施される、標準的なアニール手順を用 いてアニールされたことを除いて、対照標準の抵抗、及び本発明の抵抗の形成に 使用されたプロセスは、実質的に同じであった。 本発明による短時間加熱アニール技術を用いる抵抗の準備において、1000 オーム/平方のSiCr薄膜が、ウェーハ上に堆積され、次いでSiCr薄膜の 短時間加熱アニールが、ハロゲンランプ、及び窒素環境を用いて実行された。S iCr薄膜は、ランプ状上昇時間を含めて、60秒の短時間加熱アニールにさら された。 もしあれば、温度が、抵抗温度係数、及び面積抵抗値に、どんな影響を及ぼす かを測定するために、短時間加熱アニール温度を変化させた。検討された短時間 加熱アニール温度は、550℃、600℃、及び650℃であった。 もしあれば、パッシベーション手順における変化が、抵抗温度係数、及び面積 抵抗値に、どんな影響を及ぼすことになるかを測定するために、ウェーハのパッ シベーション膜の影響も検討した。 実験の結果を以下に記載する。 (1) 対照標準の抵抗は、−60℃から130℃の温度範囲にわたって、43か ら−210ppm/℃の抵抗温度係数、及び980オーム/平方の面積抵抗値を 示した。 (2) 燐ドーピングの酸化膜(VOM)を用いるパッシベーション技術を使用す ることにより準備された、対照標準の抵抗は、9から−231ppm/℃の抵抗 温度係数、及び1000オーム/平方の面積抵抗値を示した。 (3) 短時間加熱アニール温度が550℃で、使用されたパッシベーション技術 が、燐ドーピングの酸化膜(VOM)であった、本発明のプロセスに従って準備 された抵抗は、−60℃から1 30℃の温度範囲にわたって、−5から−191ppm/℃の抵抗温度係数、及 び990オーム/平方の面積抵抗値を示した。 (4) 短時間加熱アニール温度が550℃で、使用されたパッシベーション技術 が、窒化膜層で保護された燐ドーピングの酸化膜(VOM)であった、本発明の プロセスに従って準備された抵抗は、−60℃から130℃の温度範囲にわたっ て、−41から−250ppm/℃の抵抗温度係数、及び1060オーム/平方 の面積抵抗値を示した。 (5) 短時間加熱アニール温度が600℃で、使用されたパッシベーション技術 が、燐ドーピングの酸化膜(VOM)であった、本発明のプロセスに従って準備 された抵抗は、−60℃から130℃の温度範囲にわたって、19から−140 ppm/℃の抵抗温度係数、及び1090オーム/平方の面積抵抗値を示した。 (6) 短時間加熱アニール温度が600℃で、使用されたパッシベーション技術 が、窒化膜層で保設された燐ドーピングの酸化膜であった、本発明のプロセスに 従って準備された抵抗は、−60℃から130℃の温度範囲にわたって、23か ら−137ppm/℃の抵抗温度係数、及び1090オーム/平方の面積抵抗値 を示した。 (7) 短時間加熱アニール温度が650℃で、使用されたパッシベーション技術 が、燐ドーピングの酸化膜(VOM)であった、本発明のプロセスに従って準備 された抵抗は、−60℃から1 30℃の温度範囲にわたって、82から−48ppm/℃の抵抗温度係数、及び 1410オーム/平方の面積抵抗値を示した。 (8) 短時間加熱アニール温度が650℃で、使用されたパッシベーション技術 が、窒化膜層で保護された燐ドーピングの酸化膜であった、本発明のプロセスに 従って準備された抵抗は、−60℃から130℃の温度範囲にわたって、54か ら−43ppm/℃の抵抗温度係数、及び1450オーム/平方の面積抵抗値を 示した。 上記のデータは、本発明のプロセスに従って準備された抵抗は、慣用的なアニ ール技術を用いて準備された抵抗と比較した場合、改善された抵抗温度係数、及 び面積抵抗値を示すことを、明らかに指し示している。 すなわち、上記の実験から得られたデータは、以下のことを明らかに指し示し ている。(a) 対照標準の抵抗に対する抵抗温度係数は、正の状況に始まり、温度 が増大するにつれて、負の状況に移行する。(b) 550℃の短時間加熱アニール 温度で、本発明のプロセスに従って準備された抵抗に対する抵抗温度係数は、負 の状況に始まり、温度が増大するにつれて、負の状況のままである。(c) 600 ℃の短時間加熱アニール温度で、本発明のプロセスに従って準備された抵抗に対 する抵抗温度係数は、正の状況に始まり、温度が増大するにつれて、−130に 移行する。(d) 650℃の短時間加熱アニール温度で、本発明のプロセスに従っ て準備された抵抗に対する抵抗温度係数は、正の状況に始まり、温度が増大する につれて、−50 より下に移行する。(e)600℃の短時間加熱アニール温度で、本発明のプロセ スに従って準備された抵抗を除いて、窒化膜層で保護された燐ドーピングの酸化 膜で不動態化されたウェーハは、より低い開始抵抗温度係数を示し、SiCr薄 膜の短時間加熱アニールは、燐ドーピングの酸化膜、又は窒化膜層で保護された 燐ドーピングの酸化膜のどちらかで不動態化されたウェーハに対して、抵抗温度 係数を改善する。(f) 抵抗温度係数に関する最も望ましい結果は、抵抗が、65 0℃の短時間加熱アニール温度を用いて準備された場合に得られる。(g)600 ℃の短時間加熱アニール温度で、本発明のプロセスに従って準備された抵抗の平 均温度係数は、−30から130℃の範囲において負であり、同時に従来技術の 抵抗よりも、低い絶対値を有している。このことは、抵抗値が単調増加、又は単 調減少することができるという意味を含むことに留意されたい。(h) 650℃の 短時間加熱アニール温度で、本発明のプロセスに従って準備された抵抗の平均温 度係数は、−30℃から90℃において、28ppm/℃から−31ppm/℃ の範囲にある。(i) 25℃から60℃で測定された、650℃の短時間加熱アニ ール温度で、本発明のプロセスに従って準備された抵抗の平均温度係数は、−1 .0ppm/℃であるが、5.7ppm/℃の標準偏差を有する。(j)最大に増 強された面積抵抗値、及び最大に増強された抵抗温度係数の両方は、650℃の 同じ短時間加熱アニール温度で生じる。とりわけ、このことは、現在の技術で一 般に可能である抵抗よりも大きな値の抵抗が、現在の技術で可能である温度係数 よりも低い温度係 数で、製造可能であるという意味を含んでいる。 本発明は、その目的を達成し、結論、及び本明細書において述べた利点を得る ために、十分に適応される。この開示の目的のために、本発明の現在のところ好 適な実施例を説明したが、当業者には容易に想到し、また開示され、及び請求の 範囲に規定される本発明の趣旨内に包含される、多数の変更をなすことも可能で ある。

Claims (1)

  1. 【特許請求の範囲】 1.シリコンウェーハ上に堆積されたSiCr薄膜を有する抵抗の、抵抗温度 係数、及び面積抵抗値を増強するためのプロセスにおいて、 SiCr薄膜をアニールするのに有効な時間の期間、窒素雰囲気において 、約550℃から約650℃の温度で、SiCr薄膜を短時間加熱アニールする ステップを含むプロセス。 2.SiCrの薄膜は、シリコン・クロムターゲットからウェーハ上に、シリ コン/クロム合金をスパッタリングすることにより、ウェーハ上に堆積され、ウ ェーハは、燐ドーピングの低温二酸化シリコンウェーハであり、SiCr薄膜を アニールするのに有効な時間期間は、約50から約85秒である、請求項1に記 載のプロセス。 3.SiCr薄膜をアニールするのに有効な時間期間は、室温からアニール温 度への、約5から10秒のランプ状上昇時間を含む、請求項2に記載のプロセス 。 4.アニール温度は約650℃であり、アニール期間は、ランプ状上昇時間を 含めて、約60秒である、請求項3に記載のプロセス。 5.SiCr薄膜抵抗の抵抗温度係数、及び面積抵抗値を増強するためのプロ セスにおいて、 (a) ウェーハ上にSiCr薄膜を設けるために、シリコン・クロムのターゲ ットから、燐ドーピングの低温二酸化シリコン 上に、シリコン/クロム合金をスパッタリングするステップと、 (b) SiCr薄膜をアニールするのに有効な時間の期間、窒素雰囲気におい て、約550℃から約650℃の温度で、ウェーハを短時間加熱するステップと 、 (c) 抵抗バー領域を規定するために、第1のレジストマスクで、ウェーハを マスキングするステップと、 (d) 抵抗バー領域に抵抗バーを形成するために、マスクされたウェーハをエ ッチングするステップと、 (e) ウェーハから第1のレジストマスクを除去するステップと、 (f) SiCr薄膜、及び抵抗バーを保護するために、ウェーハ上にアルミニ ウムのブランケットを堆積させるステップと、 (g) 抵抗バーの端部がマスキングされ、作業場のある区域へのリード線が規 定されるように、第2のレジストマスクで、ウェーハをマスキングするステップ と、 (h) フィールド酸化膜、及び抵抗バーの本体部を露出させるために、ウェー ハをエッチングするステップと、 (i) 抵抗バーにアルミニウム接触子を設けるために、第2のレジストマスク を除去するステップと、 (j) SiCrとアルミニウム接触子を合金化して、抵抗をもたらすのに有効 な時間の期間、水素/窒素雰囲気において、約475℃の温度にウェーハを加熱 するステップと、 (k) 合金化されたウェーハを不動態化するステップと、 (1) 金属線を規定する窓を設けるために、第3のレジストマスクで、合金化 されたウェーハをマスキングするステップと、 (m) 第3のレジストマスクを除去するステップと、 を含むプロセス。 6.SiCr薄膜をアニールするのに有効な時間期間は、約50から約85秒 である、請求項5に記載のプロセス。 7. SiCr薄膜をアニールするのに有効な時間期間は、室温からアニール 温度への、約5から10秒のランプ状上昇時間を含む、請求項6に記載のプロセ ス。 8.アニール温度は約650℃であり、アニール期間は、ランプ状上昇時間を 含めて、約60秒である、請求項7に記載のプロセス。 9.シリコン・クロムターゲットは、約99.5%の純度を有し、且つそのタ ーゲットは、原子重量に基づき、約72%シリコン、及び約28%クロムの配合 を有する、請求項5に記載のプロセス。 10.SiCr薄膜をアニールするのに有効な時間期間は、約50から約85秒 である、請求項9に記載のプロセス。 11.SiCr薄膜をアニールするのに有効な時間期間は、室温からアニール温 度への、約5から10秒のランプ状上昇時間を含む、請求項10に記載のプロセ ス。 12.アニール温度は約650℃であり、アニール期間は、ランプ状上昇時間を 含めて、約60秒である、請求項11に記載のプ ロセス。
JP7508106A 1993-09-01 1994-07-19 改善された抵抗温度係数及び面積抵抗値を有するSiCr薄膜抵抗 Ceased JPH09502055A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/115,440 1993-09-01
US08/115,440 US6171922B1 (en) 1993-09-01 1993-09-01 SiCr thin film resistors having improved temperature coefficients of resistance and sheet resistance
PCT/US1994/008135 WO1995006947A1 (en) 1993-09-01 1994-07-19 SiCr THIN FILM RESISTORS HAVING IMPROVED TEMPERATURE COEFFICIENTS OF RESISTANCE AND SHEET RESISTANCE

Publications (1)

Publication Number Publication Date
JPH09502055A true JPH09502055A (ja) 1997-02-25

Family

ID=22361418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7508106A Ceased JPH09502055A (ja) 1993-09-01 1994-07-19 改善された抵抗温度係数及び面積抵抗値を有するSiCr薄膜抵抗

Country Status (5)

Country Link
US (1) US6171922B1 (ja)
EP (1) EP0715763B1 (ja)
JP (1) JPH09502055A (ja)
DE (1) DE69410100T2 (ja)
WO (1) WO1995006947A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6276072B1 (en) 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
US6365482B1 (en) * 1999-10-28 2002-04-02 Analog Devices, Inc. I.C. thin film resistor stabilization method
EP1168379A3 (en) * 2000-06-29 2004-12-08 Texas Instruments Incorporated Method of fabricating a thin film resistor with predetermined temperature coefficient of resistance
US6579783B2 (en) 2000-07-07 2003-06-17 Applied Materials, Inc. Method for high temperature metal deposition for reducing lateral silicidation
US9051641B2 (en) * 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20080268635A1 (en) * 2001-07-25 2008-10-30 Sang-Ho Yu Process for forming cobalt and cobalt silicide materials in copper contact applications
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
JP2005504885A (ja) * 2001-07-25 2005-02-17 アプライド マテリアルズ インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US6892443B2 (en) * 2002-11-25 2005-05-17 Vishay Intertechnology Method of manufacturing a resistor
US7455448B2 (en) * 2004-07-26 2008-11-25 Texas Instruments Incorporated Rapid thermal anneal equipment and method using sichrome film
WO2006035377A2 (en) * 2004-09-28 2006-04-06 Koninklijke Philips Electronics, N.V. Integrated sicr metal thin film resistors for sige rf-bicmos technology
US7669313B2 (en) * 2005-07-11 2010-03-02 Texas Instruments Incorporated Method for fabricating a thin film resistor semiconductor structure
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
US8691057B2 (en) * 2008-03-25 2014-04-08 Oem Group Stress adjustment in reactive sputtering
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
US8482375B2 (en) * 2009-05-24 2013-07-09 Oem Group, Inc. Sputter deposition of cermet resistor films with low temperature coefficient of resistance
JP5984617B2 (ja) * 2012-10-18 2016-09-06 浜松ホトニクス株式会社 フォトダイオードアレイ
US9773779B2 (en) * 2015-08-06 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with resistor layer and method for forming the same
US10347710B2 (en) 2017-03-01 2019-07-09 Globalfoundries Singapore Pte. Ltd. Thin film resistor methods of making contacts
US10439020B2 (en) * 2017-12-27 2019-10-08 Texas Instruments Incorporated In-situ plasma treatment for thin film resistors
US11508500B2 (en) * 2020-02-28 2022-11-22 Microchip Technology Incorporated Thin film resistor (TFR) formed in an integrated circuit device using TFR cap layer(s) as an etch stop and/or hardmask
US11495657B2 (en) * 2020-03-02 2022-11-08 Microchip Technology Incorporated Thin film resistor (TFR) formed in an integrated circuit device using an oxide cap layer as a TFR etch hardmask

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392992A (en) 1981-06-30 1983-07-12 Motorola, Inc. Chromium-silicon-nitrogen resistor material
US4510178A (en) * 1981-06-30 1985-04-09 Motorola, Inc. Thin film resistor material and method
NL8203297A (nl) * 1982-08-24 1984-03-16 Philips Nv Weerstandslichaam.
US4682143A (en) * 1985-10-30 1987-07-21 Advanced Micro Devices, Inc. Thin film chromium-silicon-carbon resistor
US4732874A (en) * 1986-10-15 1988-03-22 Delco Electronics Corporation Removing metal precipitates from semiconductor devices
USH546H (en) 1988-02-26 1988-11-01 The United States Of America As Represented By The Secretary Of The Air Force Formation of thin-film resistors on silicon substrates

Also Published As

Publication number Publication date
US6171922B1 (en) 2001-01-09
WO1995006947A1 (en) 1995-03-09
EP0715763B1 (en) 1998-05-06
DE69410100T2 (de) 1998-12-03
DE69410100D1 (de) 1998-06-10
EP0715763A1 (en) 1996-06-12

Similar Documents

Publication Publication Date Title
JPH09502055A (ja) 改善された抵抗温度係数及び面積抵抗値を有するSiCr薄膜抵抗
US4288776A (en) Passivated thin-film hybrid circuits
EP0082183B1 (en) Thin film resistor material and method
US6081014A (en) Silicon carbide chrome thin-film resistor
JP4811316B2 (ja) 薄膜サーミスタ素子及び薄膜サーミスタ素子の製造方法
US5494845A (en) Method of fabrication of bilayer thin film resistor
US5585776A (en) Thin film resistors comprising ruthenium oxide
EP0425162A2 (en) Improved aluminum metallization for semiconductor devices
JPH0658946B2 (ja) 薄膜抵抗の製造方法
US3457148A (en) Process for preparation of stabilized metal film resistors
JP2001247958A (ja) ボロメータ材料の作製方法及びボロメータ素子
US6365482B1 (en) I.C. thin film resistor stabilization method
JP2021531415A (ja) 合金化すること及びプラチナ合金をエッチングすることによるプラチナのパターン化
JPH03196619A (ja) 銅配線の形成法とそれに使用するターゲット
US5023589A (en) Gold diffusion thin film resistors and process
JP5029885B2 (ja) 薄膜サーミスタ素子及びその製造方法
JP3033376B2 (ja) 半導体装置の製造方法
JP4071458B2 (ja) 抵抗器の製造法
JPS5931239B2 (ja) 薄膜回路素子の製造方法
JP2001303257A (ja) 薄膜製造方法及び薄膜白金温度センサの製造方法
JPH0244701A (ja) 薄膜抵抗器およびその製造方法
JPH0669426A (ja) 半導体装置
JPS5829254B2 (ja) インジウム−アンチモンハクマクノ ネツシヨリホウ
JPS6319588B2 (ja)
JPH0570306B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040908

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041025

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20050124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308