JPH0945843A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0945843A JPH0945843A JP21673095A JP21673095A JPH0945843A JP H0945843 A JPH0945843 A JP H0945843A JP 21673095 A JP21673095 A JP 21673095A JP 21673095 A JP21673095 A JP 21673095A JP H0945843 A JPH0945843 A JP H0945843A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- positioning
- lead frame
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 微細なリードピッチの回路パターンに対して
容易に且つ正確に吊りリード及びインナーリードを接続
でき、多ピン化が図られ、また、回路パターンと吊りリ
ード及びインナーリードとの接続の際等に半導体装置が
加熱された場合にも熱膨張などの影響による回路基板の
変形による破損を防止できる信頼性の高い半導体装置を
得る。 【構成】 回路基板９ａとリードフレーム１ａを所定の
位置に正しく位置決めするための位置決め用ピンを互い
に当接する部分の複数箇所に挿通しうるように、前記回
路基板には複数の位置決め用切欠き１３を設けるととも
に、前記リードフレーム１ａには、複数の吊りリード先
端部に位置決め用ピン挿通用穴１２を設けている。
容易に且つ正確に吊りリード及びインナーリードを接続
でき、多ピン化が図られ、また、回路パターンと吊りリ
ード及びインナーリードとの接続の際等に半導体装置が
加熱された場合にも熱膨張などの影響による回路基板の
変形による破損を防止できる信頼性の高い半導体装置を
得る。 【構成】 回路基板９ａとリードフレーム１ａを所定の
位置に正しく位置決めするための位置決め用ピンを互い
に当接する部分の複数箇所に挿通しうるように、前記回
路基板には複数の位置決め用切欠き１３を設けるととも
に、前記リードフレーム１ａには、複数の吊りリード先
端部に位置決め用ピン挿通用穴１２を設けている。
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームを用い
た半導体装置に関する。
た半導体装置に関する。
【０００２】
【従来の技術】半導体装置は、小型化及び高集積化に伴
い、入出信号ピン数を多く且つリード間隔を微細にした
ものが要求されている。その一例として、半導体チップ
搭載基板を半導体チップよりも大きめにし、該基板上に
半導体チップから所定の間隔を隔てて回路パターンを形
成し、該回路パターンとリードフレームのインナーリー
ドを接続する構成とした図４に示すような半導体装置が
提案されている。
い、入出信号ピン数を多く且つリード間隔を微細にした
ものが要求されている。その一例として、半導体チップ
搭載基板を半導体チップよりも大きめにし、該基板上に
半導体チップから所定の間隔を隔てて回路パターンを形
成し、該回路パターンとリードフレームのインナーリー
ドを接続する構成とした図４に示すような半導体装置が
提案されている。
【０００３】図４において、１はリードフレームで、金
属薄板をプレスによる打ち抜き若しくはエッチングまた
はこれらを併用することにより形成される。該リードフ
レームは、半導体チップ搭載領域から所定の間隔を隔て
た位置から放射状に伸びる複数のインナーリード２と、
該インナーリード２から延設されるアウターリード３
と、回路基板９を支持する吊りリード４と、これらリー
ドを一体的に支持するタイバー５と、アウターリード３
を一体的に支持する枠体６からなっている。半導体チッ
プ７は、リードフレームとは別体形成された回路基板９
のほぼ中央に銀ペースト等のろう材を用いて固着され
る。前記回路基板上には回路パターン１０が形成され、
該回路パターン１０はボンディングワイヤ８を介して半
導体チップ７と電気的に接続されている。そしてタイバ
ー以内の所定の領域を樹脂により封止し、アウターリー
ドを所望の形状に成形することにより半導体装置が形成
されている。
属薄板をプレスによる打ち抜き若しくはエッチングまた
はこれらを併用することにより形成される。該リードフ
レームは、半導体チップ搭載領域から所定の間隔を隔て
た位置から放射状に伸びる複数のインナーリード２と、
該インナーリード２から延設されるアウターリード３
と、回路基板９を支持する吊りリード４と、これらリー
ドを一体的に支持するタイバー５と、アウターリード３
を一体的に支持する枠体６からなっている。半導体チッ
プ７は、リードフレームとは別体形成された回路基板９
のほぼ中央に銀ペースト等のろう材を用いて固着され
る。前記回路基板上には回路パターン１０が形成され、
該回路パターン１０はボンディングワイヤ８を介して半
導体チップ７と電気的に接続されている。そしてタイバ
ー以内の所定の領域を樹脂により封止し、アウターリー
ドを所望の形状に成形することにより半導体装置が形成
されている。
【０００４】従来この種の半導体装置は、回路基板に設
けられた回路パターンと半田、ろう材等の加熱溶融接合
材を付けたリードフレームの吊りリード及びインナーリ
ードを所定の正しい位置で接合することにより製造され
ていた。回路パターンとリードフレームの位置決めは、
一般にＣＣＤカメラ等を用い回路パターンとリードフレ
ームを拡大投影し、得られた拡大映像信号をデジタル化
処理することによって接合点を検出する方法が用いられ
ている。そして位置合わせした後、一旦吊りリードのみ
を回路基板と仮接合し、その後の工程でインナーリード
と回路パターンの当接部に近赤外線光源、遠赤外線光源
等から輻射熱を照射し前記加熱溶融接合材を溶かし接合
することにより製造されていた。
けられた回路パターンと半田、ろう材等の加熱溶融接合
材を付けたリードフレームの吊りリード及びインナーリ
ードを所定の正しい位置で接合することにより製造され
ていた。回路パターンとリードフレームの位置決めは、
一般にＣＣＤカメラ等を用い回路パターンとリードフレ
ームを拡大投影し、得られた拡大映像信号をデジタル化
処理することによって接合点を検出する方法が用いられ
ている。そして位置合わせした後、一旦吊りリードのみ
を回路基板と仮接合し、その後の工程でインナーリード
と回路パターンの当接部に近赤外線光源、遠赤外線光源
等から輻射熱を照射し前記加熱溶融接合材を溶かし接合
することにより製造されていた。
【０００５】しかしながら、この方法では、前記回路パ
ターンと吊りリード及びインナーリードとの正確な位置
決めが非常に面倒であり、また仮接合工程のために仮接
合装置を導入しなければならず多額の設備投資費がかか
るとともに、接合工程が２工程になるためプロセスタイ
ムが長くなり、更にハンドリングの時間も増えるため、
製品不良率の増加にもつながっていた。
ターンと吊りリード及びインナーリードとの正確な位置
決めが非常に面倒であり、また仮接合工程のために仮接
合装置を導入しなければならず多額の設備投資費がかか
るとともに、接合工程が２工程になるためプロセスタイ
ムが長くなり、更にハンドリングの時間も増えるため、
製品不良率の増加にもつながっていた。
【０００６】また、リードフレームと基板との正確な位
置決めを行う方法としては、特開昭５４−８４６０号公
報に開示されているように、リードフレームと基板の相
互密着部にそれぞれ複数の位置決めピン挿通用穴を設
け、該挿通穴に位置決めピンを挿通することにより位置
決めを行うものがある。この方法によれば、リードフレ
ームと基板との位置決めを容易に且つ正確に行うことが
できる。
置決めを行う方法としては、特開昭５４−８４６０号公
報に開示されているように、リードフレームと基板の相
互密着部にそれぞれ複数の位置決めピン挿通用穴を設
け、該挿通穴に位置決めピンを挿通することにより位置
決めを行うものがある。この方法によれば、リードフレ
ームと基板との位置決めを容易に且つ正確に行うことが
できる。
【０００７】しかしながら、ここに開示されている方法
では、リードフレームの位置決めピン挿通用穴に対応す
る位置決め用の穴を基板に形成する構成となっているた
め、リードフレームと回路基板の接合時に発生する熱に
より回路基板が熱膨張し変形する恐れがあるような場合
には、回路基板とリードフレームが相互に密着する部分
にそれぞれの位置決め用の穴を介して位置決めピンによ
り強固に固定されているので、熱により回路基板にかか
るストレスを逃がすことができず、回路基板の反りによ
る破損を防止することができない。
では、リードフレームの位置決めピン挿通用穴に対応す
る位置決め用の穴を基板に形成する構成となっているた
め、リードフレームと回路基板の接合時に発生する熱に
より回路基板が熱膨張し変形する恐れがあるような場合
には、回路基板とリードフレームが相互に密着する部分
にそれぞれの位置決め用の穴を介して位置決めピンによ
り強固に固定されているので、熱により回路基板にかか
るストレスを逃がすことができず、回路基板の反りによ
る破損を防止することができない。
【０００８】
【この発明が解決しようとする課題】このように、従来
のこの種の半導体装置は、回路基板とリードフレームと
の位置決めが難しく、仮接合工程を必要とすることから
設備投資費の増大や製品不良率の増加等の不具合が生
じ、また位置決めの為に回路基板とリードフレームに位
置決めピン挿通用穴を設け位置決めするようにした場合
でも、回路基板とリードフレームの接合時に発生する熱
により生じる回路基板の変形による破損を防止すること
ができないという問題があった。
のこの種の半導体装置は、回路基板とリードフレームと
の位置決めが難しく、仮接合工程を必要とすることから
設備投資費の増大や製品不良率の増加等の不具合が生
じ、また位置決めの為に回路基板とリードフレームに位
置決めピン挿通用穴を設け位置決めするようにした場合
でも、回路基板とリードフレームの接合時に発生する熱
により生じる回路基板の変形による破損を防止すること
ができないという問題があった。
【０００９】本発明は、かかる実情に鑑みてなされたも
ので、吊りリードと回路基板とを仮接合することなく容
易で且つ正確な位置決めを可能にする半導体装置を提供
することを目的とする。
ので、吊りリードと回路基板とを仮接合することなく容
易で且つ正確な位置決めを可能にする半導体装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】本願の第１の発明は、回
路基板とリードフレームを所定の位置に正しく位置決め
するための位置決め用ピンを互いに当接する部分の複数
箇所に挿通しうるように、前記回路基板には複数の位置
決め用切欠きを設けるとともに、前記リードフレームに
は、複数の吊りリード先端部に位置決め用ピン挿通用穴
を設けたことを特徴とするものである。
路基板とリードフレームを所定の位置に正しく位置決め
するための位置決め用ピンを互いに当接する部分の複数
箇所に挿通しうるように、前記回路基板には複数の位置
決め用切欠きを設けるとともに、前記リードフレームに
は、複数の吊りリード先端部に位置決め用ピン挿通用穴
を設けたことを特徴とするものである。
【００１１】また第２の発明は、回路基板とリードフレ
ームを所定の位置に正しく位置決めするための位置決め
用ピンを互いに当接する部分の複数箇所に挿通しうるよ
うに、前記回路基板には複数の位置決め用切欠きを設け
るとともに、前記リードフレームの複数の吊りリードが
電気的に支障のない隣接リードの一方と連結され、更に
これら２本のリードの先端部が一体物として形成されて
おり、且つ該リード先端部に位置決め用ピン挿通用穴を
設けたことを特徴とするものである。
ームを所定の位置に正しく位置決めするための位置決め
用ピンを互いに当接する部分の複数箇所に挿通しうるよ
うに、前記回路基板には複数の位置決め用切欠きを設け
るとともに、前記リードフレームの複数の吊りリードが
電気的に支障のない隣接リードの一方と連結され、更に
これら２本のリードの先端部が一体物として形成されて
おり、且つ該リード先端部に位置決め用ピン挿通用穴を
設けたことを特徴とするものである。
【００１２】第１の発明によれば、回路基板とリードフ
レームとの位置決めが容易に且つ正確に行えるととも
に、仮接合工程が必要なくなることから、設備投資費を
低減できるとともに、熱膨張等の影響による回路基板の
変形による破損を防止できる信頼性の高い半導体装置を
提供することが可能になる。
レームとの位置決めが容易に且つ正確に行えるととも
に、仮接合工程が必要なくなることから、設備投資費を
低減できるとともに、熱膨張等の影響による回路基板の
変形による破損を防止できる信頼性の高い半導体装置を
提供することが可能になる。
【００１３】また第２の発明によれば、回路基板とリー
ドフレームとの位置決めが容易に且つ正確に行えるとと
もに、仮接合工程が必要なくなることから、設備投資費
を低減できるとともに、熱膨張等の影響による回路基板
の変形による破損を防止できる信頼性の高い半導体装置
を提供することが可能になり、更に、前記リードフレー
ムの吊りリードが電気的に支障のない隣接リードの一方
と連結され、更にこれら２本のリードの先端部が一体物
として形成されていることから、吊りリードの強度が上
がるとともに、ハンドリング時等に半導体装置にかかる
衝撃を吸収することができる。
ドフレームとの位置決めが容易に且つ正確に行えるとと
もに、仮接合工程が必要なくなることから、設備投資費
を低減できるとともに、熱膨張等の影響による回路基板
の変形による破損を防止できる信頼性の高い半導体装置
を提供することが可能になり、更に、前記リードフレー
ムの吊りリードが電気的に支障のない隣接リードの一方
と連結され、更にこれら２本のリードの先端部が一体物
として形成されていることから、吊りリードの強度が上
がるとともに、ハンドリング時等に半導体装置にかかる
衝撃を吸収することができる。
【００１４】以下、本発明の実施例について、図面を参
照しつつ詳細に説明する。第１図は本発明に係る半導体
装置を示す図である。図において、リードフレーム１ａ
は、インナーリード２、アウターリード３、吊りリード
４ａ、タイバー５、枠体６からなっており、インナーリ
ード２の先端部には、半田金属、ろう材、メタライズド
ペイスト等の加熱溶融接合材が付けられている。また、
該リードフレーム１ａの中央部には開口部１１が設けら
れており、吊りリード部４ａには、位置決めピン挿通用
穴１２が設けられている。
照しつつ詳細に説明する。第１図は本発明に係る半導体
装置を示す図である。図において、リードフレーム１ａ
は、インナーリード２、アウターリード３、吊りリード
４ａ、タイバー５、枠体６からなっており、インナーリ
ード２の先端部には、半田金属、ろう材、メタライズド
ペイスト等の加熱溶融接合材が付けられている。また、
該リードフレーム１ａの中央部には開口部１１が設けら
れており、吊りリード部４ａには、位置決めピン挿通用
穴１２が設けられている。
【００１５】回路基板９ａには、セラミック基板、ガラ
ス基板、金属製放熱板、あるいはポリイミドフレキシブ
ル基板、ＰＣＢまたはメタルコア基板等が用いられる。
回路基板９ａ上には回路パターン１０がスクリーン印刷
法、アディティブ法、金属箔を貼着してエッチングを行
う等の方法により形成されている。なお、回路基板９ａ
には、リードフレーム１ａに設けられた位置決めピン挿
通用穴１２に対応する位置決め用切欠き１３が設けられ
ている。なお、本実施例では位置決め用切欠き１３はＵ
字状に形成されているが、これに限定されることなく、
例えばコの字状等の形状でも良い。
ス基板、金属製放熱板、あるいはポリイミドフレキシブ
ル基板、ＰＣＢまたはメタルコア基板等が用いられる。
回路基板９ａ上には回路パターン１０がスクリーン印刷
法、アディティブ法、金属箔を貼着してエッチングを行
う等の方法により形成されている。なお、回路基板９ａ
には、リードフレーム１ａに設けられた位置決めピン挿
通用穴１２に対応する位置決め用切欠き１３が設けられ
ている。なお、本実施例では位置決め用切欠き１３はＵ
字状に形成されているが、これに限定されることなく、
例えばコの字状等の形状でも良い。
【００１６】位置決めをこのような切欠きにより行うこ
とで、接合時に発生する熱等で回路基板が熱膨張し、変
形、反りにより破損する恐れがある場合でも切欠き部か
らストレスを逃がすことができるので、回路基板の変
形、反りによる破損を防止することができる。
とで、接合時に発生する熱等で回路基板が熱膨張し、変
形、反りにより破損する恐れがある場合でも切欠き部か
らストレスを逃がすことができるので、回路基板の変
形、反りによる破損を防止することができる。
【００１７】回路基板９ａのほぼ中央に位置する半導体
チップ搭載領域には半導体チップ７が銀ペースト等のろ
う材を用いて固着され、半導体チップ７上の電極パット
と回路パターン１０とが例えばＡｕやＡｌ等からなるボ
ンディングワイヤによって電気的に接続される。該回路
基板９ａの半導体チップ７と回路パターン１０は、リー
ドフレーム１ａと接続後リードフレーム１ａに設けられ
た開口部１１に位置し、露出する。
チップ搭載領域には半導体チップ７が銀ペースト等のろ
う材を用いて固着され、半導体チップ７上の電極パット
と回路パターン１０とが例えばＡｕやＡｌ等からなるボ
ンディングワイヤによって電気的に接続される。該回路
基板９ａの半導体チップ７と回路パターン１０は、リー
ドフレーム１ａと接続後リードフレーム１ａに設けられ
た開口部１１に位置し、露出する。
【００１８】また、本実施例では、第１図に示すように
回路基板９ａのほぼ中央である半導体チップ７の搭載領
域に半導体チップ搭載用の窪み１４を設けている。これ
により、半導体チップ７を銀ペースト等のろう材を用い
て回路基板９ａに固着する際、熱により溶融された銀ペ
ースト等のろう材が流れ出し回路基板９ａ上の回路パタ
ーン１０を汚染することが防止できる。
回路基板９ａのほぼ中央である半導体チップ７の搭載領
域に半導体チップ搭載用の窪み１４を設けている。これ
により、半導体チップ７を銀ペースト等のろう材を用い
て回路基板９ａに固着する際、熱により溶融された銀ペ
ースト等のろう材が流れ出し回路基板９ａ上の回路パタ
ーン１０を汚染することが防止できる。
【００１９】次に、リードフレームと回路基板との接合
について説明する。リードフレーム１ａと回路基板９ａ
との接合に当たっては、リードフレーム１ａに設けられ
た位置決め用ピン挿通用穴１２と回路基板に設けられた
位置決め用切欠き１３に位置決め用ピンを挿通して位置
決めを行うようにしているので、容易にかつ正確に所定
の正しい位置に位置決めすることができる。
について説明する。リードフレーム１ａと回路基板９ａ
との接合に当たっては、リードフレーム１ａに設けられ
た位置決め用ピン挿通用穴１２と回路基板に設けられた
位置決め用切欠き１３に位置決め用ピンを挿通して位置
決めを行うようにしているので、容易にかつ正確に所定
の正しい位置に位置決めすることができる。
【００２０】なお、本実施例ではリードフレーム１ａ及
び回路基板９ａにそれぞれ位置決め用ピン挿通用穴１２
及び位置決め用切欠き１３をそれぞれ４箇所設けたが、
これに限定されず、２箇所、３箇所等任意に定められる
ものである。また、本実施例では位置決め用切欠きを回
路基板９ａの四隅に設けたが、これにとらわれず、回路
基板９ａの四辺の任意の場所に設けても良い。この場
合、該位置決め用切欠きに対応する位置決め用ピン挿通
用穴を設けた吊りリードの位置も前記位置決め用切欠き
の位置に応じて変化するのはもちろんである。
び回路基板９ａにそれぞれ位置決め用ピン挿通用穴１２
及び位置決め用切欠き１３をそれぞれ４箇所設けたが、
これに限定されず、２箇所、３箇所等任意に定められる
ものである。また、本実施例では位置決め用切欠きを回
路基板９ａの四隅に設けたが、これにとらわれず、回路
基板９ａの四辺の任意の場所に設けても良い。この場
合、該位置決め用切欠きに対応する位置決め用ピン挿通
用穴を設けた吊りリードの位置も前記位置決め用切欠き
の位置に応じて変化するのはもちろんである。
【００２１】このように位置決めしリードフレーム１ａ
のインナーリード２及び吊りリード４ａを回路基板９ａ
上の回路パターン１０に当接した状態で、該当接部に近
赤外線光源、遠赤外線光源等から輻射熱を照射する。該
光線の輻射熱でインナーリード２の先端に付けられた加
熱溶融接合材を溶融し、リードフレーム１ａと回路基板
９ａが接合される。なお、位置決めの際使用した位置決
め用ピンは、接合時も挿通したままでも、また位置決め
後接合時には取り除いても良い。
のインナーリード２及び吊りリード４ａを回路基板９ａ
上の回路パターン１０に当接した状態で、該当接部に近
赤外線光源、遠赤外線光源等から輻射熱を照射する。該
光線の輻射熱でインナーリード２の先端に付けられた加
熱溶融接合材を溶融し、リードフレーム１ａと回路基板
９ａが接合される。なお、位置決めの際使用した位置決
め用ピンは、接合時も挿通したままでも、また位置決め
後接合時には取り除いても良い。
【００２２】第２図は、本願の第２の発明に係る半導体
装置を示す要部（１／４象限）拡大図である。図におい
て、リードフレーム１ｂは、吊りリードが電気的に支障
のない隣接リードの一方と連結部１５を介して連結さ
れ、更にこれら２本のリードの先端部を一体物として形
成し、且つ該リード先端部に位置決め用ピン挿通用穴を
設けた形状となっている。
装置を示す要部（１／４象限）拡大図である。図におい
て、リードフレーム１ｂは、吊りリードが電気的に支障
のない隣接リードの一方と連結部１５を介して連結さ
れ、更にこれら２本のリードの先端部を一体物として形
成し、且つ該リード先端部に位置決め用ピン挿通用穴を
設けた形状となっている。
【００２３】このため、吊りリードが補強され、また、
連結部１５と先端部の間のリードが二股形状になってい
るため、ハンドリング時等の外部からの衝撃を吸収する
ことができる。また、樹脂封止工程の際の樹脂の流力の
影響によるリードの変形も防止できる。
連結部１５と先端部の間のリードが二股形状になってい
るため、ハンドリング時等の外部からの衝撃を吸収する
ことができる。また、樹脂封止工程の際の樹脂の流力の
影響によるリードの変形も防止できる。
【００２４】第３図は、本発明に係る回路基板の他の形
状を表す図である。図において、回路基板９ｂには切欠
き部１３に面取り部１６を設けている。これにより、半
導体装置を樹脂封止する際樹脂の流入をスムーズにでき
るという効果がある。
状を表す図である。図において、回路基板９ｂには切欠
き部１３に面取り部１６を設けている。これにより、半
導体装置を樹脂封止する際樹脂の流入をスムーズにでき
るという効果がある。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
回路基板には位置決め用切欠きを、またリードフレーム
には位置決め用ピン挿通用穴を設けているので、回路基
板とリードフレームの位置決めが容易に且つ正確に行え
るとともに、仮接合工程がなくなることから、設備投資
費を低減できるとともに、熱膨張等の影響による回路基
板の変形による破損を防止できる信頼性の高い半導体装
置を提供することが可能になる。
回路基板には位置決め用切欠きを、またリードフレーム
には位置決め用ピン挿通用穴を設けているので、回路基
板とリードフレームの位置決めが容易に且つ正確に行え
るとともに、仮接合工程がなくなることから、設備投資
費を低減できるとともに、熱膨張等の影響による回路基
板の変形による破損を防止できる信頼性の高い半導体装
置を提供することが可能になる。
【図１】 本発明に係る半導体装置の構成を示す図。
【図２】 本発明に係る半導体装置の要部（１／４象
限）拡大図。
限）拡大図。
【図３】 本発明に係る回路基板の形状を表す図。
【図４】 従来の半導体装置を示す図。
１ リードフレーム ２ インナーリード ３ アウターリード ４ 吊りリード ５ タイバー ６ 枠体 ７ 半導体チップ ８ ボンディングワイヤ ９ 回路基板 １０ 回路パターン １１ 開口部 １２ 位置決め用ピン挿通用穴 １３ 位置決め用切欠き １４ 半導体チップ搭載用窪み １５ 連結部
Claims (2)
- 【請求項１】 半導体チップ搭載領域と、前記半導体チ
ップ搭載領域から所定の間隔を隔てた位置から放射状に
伸びる複数の回路パターンを設けた回路基板と、該回路
基板のほぼ中央に載置された半導体チップと、前記回路
基板の回路パターンに接続され前記接続部から外方に伸
長する複数のインナーリードと、前記回路基板を支持す
る複数の吊りリードを有するリードフレームとからなる
半導体装置において、前記回路基板と前記リードフレー
ムを所定の位置に正しく位置決めするための位置決め用
ピンを互いに当接する部分の複数箇所に挿通しうるよう
に、前記回路基板には複数の位置決め用切欠きを設ける
とともに、前記リードフレームには複数の吊りリード先
端部に位置決め用ピン挿通用穴を設けたことを特徴とす
る半導体装置。 - 【請求項２】 半導体チップ搭載領域と、前記半導体チ
ップ搭載領域から所定の間隔を隔てた位置から放射状に
伸びる複数の回路パターンを設けた回路基板と、該回路
基板のほぼ中央に載置された半導体チップと、前記回路
基板の回路パターンに接続され前記接続部から外方に伸
長する複数のインナーリードと、前記回路基板を支持す
る複数の吊りリードを有するリードフレームとからなる
半導体装置において、前記回路基板と前記リードフレー
ムを所定の位置に正しく位置決めするための位置決め用
ピンを互いに当接する部分の複数箇所に挿通しうるよう
に、前記回路基板には複数の位置決め用切欠きを設ける
とともに、前記リードフレームの複数の吊りリードが電
気的に支障のない隣接リードの一方と連結され、更にこ
れら２本のリードの先端部が一体物として形成されてお
り、且つ該リード先端部に位置決め用ピン挿通用穴を設
けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21673095A JPH0945843A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21673095A JPH0945843A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945843A true JPH0945843A (ja) | 1997-02-14 |
Family
ID=16693036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21673095A Pending JPH0945843A (ja) | 1995-07-31 | 1995-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158199A (ja) * | 2005-12-08 | 2007-06-21 | Nikon Corp | ウェハの接合方法、接合装置及び積層型半導体装置の製造方法 |
| JP2016046467A (ja) * | 2014-08-26 | 2016-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-07-31 JP JP21673095A patent/JPH0945843A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158199A (ja) * | 2005-12-08 | 2007-06-21 | Nikon Corp | ウェハの接合方法、接合装置及び積層型半導体装置の製造方法 |
| JP2016046467A (ja) * | 2014-08-26 | 2016-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568363A (en) | Surface mount components and semifinished products thereof | |
| US5252784A (en) | Electronic-parts mounting board and electronic-parts mounting board frame | |
| JPH04213867A (ja) | 電子部品搭載用基板フレーム | |
| JPH0945843A (ja) | 半導体装置 | |
| JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
| JP4031005B2 (ja) | 半導体装置の製造方法 | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2003197681A (ja) | 電子装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH09213744A (ja) | 半導体装置及びその製造方法 | |
| JPH06268086A (ja) | 半導体集積回路装置およびそれが装着されるプリント基板 | |
| JPH04151844A (ja) | アウターリードボンディング装置 | |
| JP2916360B2 (ja) | 半導体装置のパッケージング方法並びに半導体装置 | |
| JPH04368196A (ja) | プリント基板 | |
| JPH11298125A (ja) | 表面実装用ランド | |
| JP3157795B2 (ja) | 裏面電極型電子部品およびその取付方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JP2004200719A (ja) | 半導体装置 | |
| JP2000022046A (ja) | 半導体装置およびその製造方法 | |
| JPH088352A (ja) | 半導体装置および半導体実装基板の製造方法 | |
| JP3161648B2 (ja) | 電子部品の半田付け方法 | |
| JP2803334B2 (ja) | 半導体装置 | |
| JPS61287251A (ja) | 半導体装置用リ−ドフレ−ム |