JPS61287251A - 半導体装置用リ−ドフレ−ム - Google Patents
半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS61287251A JPS61287251A JP12928285A JP12928285A JPS61287251A JP S61287251 A JPS61287251 A JP S61287251A JP 12928285 A JP12928285 A JP 12928285A JP 12928285 A JP12928285 A JP 12928285A JP S61287251 A JPS61287251 A JP S61287251A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead frame
- leads
- lead
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装［、特に樹脂封止型半導体装置のリ
ード付は組立に使用されるリードフレームの構造に関す
る。
ード付は組立に使用されるリードフレームの構造に関す
る。
従来の半導体装置用リードフレームは、金属素板からプ
レスまたはエツチングで形成された、半導体チップを乗
せる部分（以後アイランドと称す）と外部への導電路と
してのリード部分からなっていた。
レスまたはエツチングで形成された、半導体チップを乗
せる部分（以後アイランドと称す）と外部への導電路と
してのリード部分からなっていた。
上述した従来のリードフレームは、近年の多ピン化高密
度実装の為、プリント基板に実装する際に、リード間に
半田がブリ、ジしてしまい、ビン（又はリード）間が電
気的にショートして不良品が生じていた。このような不
良の発生原因は、リード間隔が多ピン化、高密度実装の
為に小さくなっているので、従来の実装方法でめる浸漬
半田付けでは、余分な半田がリードに付着するからであ
る。第４図は、このような不良の状態を示す断面図であ
る。図において、プリント基板６の挿着穴にＩＣ７のリ
ード３を挿入し、浸漬半田付けを行なうと、余分な半田
８が＠シのリード同志の間をブリ、ジしショート状態に
している。
度実装の為、プリント基板に実装する際に、リード間に
半田がブリ、ジしてしまい、ビン（又はリード）間が電
気的にショートして不良品が生じていた。このような不
良の発生原因は、リード間隔が多ピン化、高密度実装の
為に小さくなっているので、従来の実装方法でめる浸漬
半田付けでは、余分な半田がリードに付着するからであ
る。第４図は、このような不良の状態を示す断面図であ
る。図において、プリント基板６の挿着穴にＩＣ７のリ
ード３を挿入し、浸漬半田付けを行なうと、余分な半田
８が＠シのリード同志の間をブリ、ジしショート状態に
している。
本発明は、リード部分（又はビン）の一部に、半田など
の融着用金属を付着させたリードフレームを使用するこ
とで％ ＩＣをプリント基板に実装する際に、隣りのリ
ード同士がブリ、ジしてショ−ト状態になることを防止
している。
の融着用金属を付着させたリードフレームを使用するこ
とで％ ＩＣをプリント基板に実装する際に、隣りのリ
ード同士がブリ、ジしてショ−ト状態になることを防止
している。
つぎに本発明を実施例により説明する。
第１図（ａｔは本発明の一実施例の平面図、同図（ｂ）
は同図（ａ）のＡ−Ａ断面図である。図において、リー
ドフレームの基体金属素板からプレス加工またはエツチ
ングにより、半碍体チ、プを載せるアイランド２とその
周囲に先端が集るように配置された多数のリード３をも
つリードフレーム基体１が成形されている。その時、リ
ード３の中間位置に残るように、予じめ半田リボンをリ
ードフレームの素板に熱圧着しておいて、半田片５がリ
ード３の折曲げ線４より外方の中間位置に残っている。
は同図（ａ）のＡ−Ａ断面図である。図において、リー
ドフレームの基体金属素板からプレス加工またはエツチ
ングにより、半碍体チ、プを載せるアイランド２とその
周囲に先端が集るように配置された多数のリード３をも
つリードフレーム基体１が成形されている。その時、リ
ード３の中間位置に残るように、予じめ半田リボンをリ
ードフレームの素板に熱圧着しておいて、半田片５がリ
ード３の折曲げ線４より外方の中間位置に残っている。
この半田片５の看は、このリードフレームのＩＪ−ドが
挿入されるプリント基板のスルーホールの内容積と同程
度かそれよりやや多い量であればよい。
挿入されるプリント基板のスルーホールの内容積と同程
度かそれよりやや多い量であればよい。
第２図（ａ）は第１図のリードフレームを使用したＩＣ
のリードをプリント基板の取付穴に挿入した状態の横断
面図、同図ｆｂ）は部分縦断面図であり、ＩＣ７のリー
ド３の半田片５が、プリント基板６の取付穴の上縁に引
掛かった状態にるる。第３図ｆａ） 、 ｆｂ）は第２
図の状態から加熱して半田片５をり７０−した状態でロ
シ、半田５が融けてプリント基板６にリード３を融着し
ているが、それぞれの半田５の量が一定量に制限されて
いるので、隣９のリードとの間にブリッジすることはな
い。
のリードをプリント基板の取付穴に挿入した状態の横断
面図、同図ｆｂ）は部分縦断面図であり、ＩＣ７のリー
ド３の半田片５が、プリント基板６の取付穴の上縁に引
掛かった状態にるる。第３図ｆａ） 、 ｆｂ）は第２
図の状態から加熱して半田片５をり７０−した状態でロ
シ、半田５が融けてプリント基板６にリード３を融着し
ているが、それぞれの半田５の量が一定量に制限されて
いるので、隣９のリードとの間にブリッジすることはな
い。
以上説明したように本発明は、半導体ＩＣ用リードフレ
ームのリード部分にプリント基板に実装する為に必要な
半田又はこれと同等の融点を有する融着用金属を必要破
少の量を付層させたものを使用することで、リード間寸
法の小さなリードフレームでも、プリント基板への実装
時にリード間ショートを防止出来、ＩＣのプリント基板
への実装不良を回避出来る効果がある。
ームのリード部分にプリント基板に実装する為に必要な
半田又はこれと同等の融点を有する融着用金属を必要破
少の量を付層させたものを使用することで、リード間寸
法の小さなリードフレームでも、プリント基板への実装
時にリード間ショートを防止出来、ＩＣのプリント基板
への実装不良を回避出来る効果がある。
第１図（ａ）は本発明の一実施例の平面図、同図（ｂ）
は同図ｒａ）のＡ−Ａ断面図、第２図（ａ）は第１図の
リードフレームを用いたＩＣ＝ｉプリント基板に実装し
た状態の横断面図、同図（ｂ）は縦断面図、第３図（ａ
） 、 （ｂ）は第２図の状態から加熱により半田を溶
融した状態の横断面図と縦断面図、第４図は従来のリー
ドフレームを用いたＩＣをプリント基板に実装した状態
の縦断面図である。 １′°°゛°゛リ一ドフレーム基体、２・・・・・・ア
イランド、３・・・・・・リード、４・・・・・・折り
曲げ線、５・・・・・・半田片（または半田）、６・・
・・・・プリント基板、７・・・・・・ＩＣ０ 代理人 弁理士 内 原 晋、、ｆ、、’ ｒ
’＞。 ＼ゝ、。 茅 １ 回 第 ４ 国
は同図ｒａ）のＡ−Ａ断面図、第２図（ａ）は第１図の
リードフレームを用いたＩＣ＝ｉプリント基板に実装し
た状態の横断面図、同図（ｂ）は縦断面図、第３図（ａ
） 、 （ｂ）は第２図の状態から加熱により半田を溶
融した状態の横断面図と縦断面図、第４図は従来のリー
ドフレームを用いたＩＣをプリント基板に実装した状態
の縦断面図である。 １′°°゛°゛リ一ドフレーム基体、２・・・・・・ア
イランド、３・・・・・・リード、４・・・・・・折り
曲げ線、５・・・・・・半田片（または半田）、６・・
・・・・プリント基板、７・・・・・・ＩＣ０ 代理人 弁理士 内 原 晋、、ｆ、、’ ｒ
’＞。 ＼ゝ、。 茅 １ 回 第 ４ 国
Claims (1)
- リード部分に、プリント基板に実装する為の半田など
の融着用金属が予じめ付着されていることを特徴とする
半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12928285A JPS61287251A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12928285A JPS61287251A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置用リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61287251A true JPS61287251A (ja) | 1986-12-17 |
Family
ID=15005727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12928285A Pending JPS61287251A (ja) | 1985-06-14 | 1985-06-14 | 半導体装置用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61287251A (ja) |
-
1985
- 1985-06-14 JP JP12928285A patent/JPS61287251A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568363A (en) | Surface mount components and semifinished products thereof | |
| US7361983B2 (en) | Semiconductor device and semiconductor assembly module with a gap-controlling lead structure | |
| JP3293334B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
| US8524531B2 (en) | System and method for improving solder joint reliability in an integrated circuit package | |
| KR20000048011A (ko) | 반도체 장치 | |
| EP0484062B1 (en) | A semiconductor device comprising two integrated circuit packages | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPS61287251A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JPS63229842A (ja) | 表面実装用パツケ−ジ | |
| JPH08191111A (ja) | 電子部品パッケージ | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
| JP2669756B2 (ja) | 表面実装部品及びその半製品 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JPS6343897B2 (ja) | ||
| JPH05206359A (ja) | 半導体電子部品及び半導体電子部品の実装方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JP2699557B2 (ja) | Ｔａｂ形式半導体装置の製造方法 |