JPH0937267A - 画像復号化装置 - Google Patents

Abstract

(57)【要約】 【課題】メモリ容量を増やすことなくライン数変換処理
を含む表示オフセット処理を可能にする。 【解決手段】同期信号発生回路22は、表示垂直オフセッ
ト値及びライン数変換処理に基づいて同期信号を遅延さ
せた補正同期信号を発生する。メモリライト制御回路17
は同期信号を時間基準にしてフレームメモリ６への書込
みを行う。メモリリード制御回路21は補正同期信号を時
間基準にしてフレームメモリ６からの読出しを行う。補
正同期信号は同期信号よりも遅延しているので、読出し
レートが書込みレートよりも高い場合でも、読出しが書
込みに先行することを防止することができる。これによ
り、メモリ容量を増やすことなくライン数変換処理を含
む示オフセット処理が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、両方向予測符号化
データを含む符号化データを復号化する画像復号化装置
に関する。

【０００２】

【従来の技術】近年、画像の高能率符号化技術の確立に
伴って、画像のディジタル処理が普及してきている。高
能率符号化技術は、ディジタル伝送及び記録等の効率を
向上させるために、少ないビットレートで画像データを
符号化するものである。この高能率符号化においては、
ｍ×ｎ画素のブロック単位でＤＣＴ（離散コサイン変
換）処理等の直交変換を行っている。直交変換は、入力
される標本値を空間周波数成分等の直交成分に変換する
ものである。これにより空間的な相関成分が削減可能と
なる。直交変換された成分は量子化することにより、ブ
ロックの信号の冗長度を削減する。

【０００３】更に、量子化出力にハフマン符号化等の可
変長符号化を施すことにより、データ量を一層削減す
る。ハフマン符号化は、量子化出力の統計的符号量から
算出した結果に基づいて符号化を行うものであり、出現
確率が高いデータには短いビットを割当て、出現確率が
低いデータには長いビットを割当てる可変長符号化によ
って全体のデータ量を削減する。

【０００４】更に、高能率符号化を行う装置において
は、ＭＰＥＧ（Moving Picture experts group）等など
で検討されているハイブリッド方式が主流となってい
る。この方式では、フレーム内の画像をＤＣＴ処理する
フレーム内圧縮の外に、フレーム間の相関を利用して時
間軸方向の冗長度を削減するフレーム間圧縮も採用す
る。フレーム間圧縮は、一般の動画像が前後のフレーム
でよく似ているという性質を利用して、前後のフレーム
の差分を求め差分値（予測誤差）を符号化することによ
って、ビットレートを一層低減させるものである。特
に、画像の動きを予測してフレーム間差を求めることに
より予測誤差を低減する動き補償フレーム間予測符号化
が有効である。

【０００５】このように、ハイブリッド方式では、所定
フレームの画像データをそのままＤＣＴ処理して符号化
するフレーム内符号化の外に、所定フレームの画像デー
タとこのフレーム前後のフレームの参照画像データとの
差分データのみをＤＣＴ処理して符号化する予測符号化
とを採用する。予測符号化方法としては、時間的に前方
向の参照画像データを動き補償して予測誤差を求める前
方予測符号化と、時間的に後方向の参照画像データを動
き補償して予測誤差を求める後方予測符号化と、符号化
効率を考慮して、前方若しくは後方のいずれか一方又は
両方向の平均を用いた両方向予測符号化とがある。

【０００６】フレーム内符号化によって符号化されたフ
レーム（以下、Ｉピクチャという）はフレーム内情報の
みによって符号化されているので、単独の符号化データ
のみによって復号可能である。従って、ＭＰＥＧ規格に
おいては、Ｉピクチャを固定周期（例えば１２フレー
ム）に１枚挿入するようになっている。ＭＰＥＧ規格で
は、このＩピクチャを用いた前方予測符号化によってフ
レーム間符号化フレーム（以下、Ｐピクチャという）を
得る。なお、Ｐピクチャは前方のＰピクチャを前方予測
符号化することによっても得られる。また、前方若しく
は後方のいずれか一方又は両方向のＩ，Ｐピクチャを用
いた両方向予測符号化によって両方向予測適応切換フレ
ーム（以下、Ｂピクチャという）を得る。

【０００７】図６はこの方式の圧縮法を説明するための
説明図である。図６（ａ）は入力されるフレーム画像を
示し、図６（ｂ）は符号化データを示し、図６（ｃ）は
復号化データを示している。また、図７はブロック化を
説明するための説明図である。

【０００８】フレーム番号０のフレーム画像はフレーム
内符号化される。このフレーム画像を参照画像として用
いてフレーム番号３のフレーム画像を前方予測符号化す
る。図６（ｂ）の矢印はこのような符号化の予測方向を
示しており、フレーム番号６のフレーム画像も前方のフ
レーム番号３のフレーム画像を参照画像として前方予測
符号化する。また、フレーム番号１，２のフレーム画像
はフレーム番号０，３のフレーム画像を参照画像として
両方向予測符号化される。また、フレーム番号４，５の
フレーム画像はフレーム番号３，６のフレーム画像を参
照画像として両方向予測符号化する。

【０００９】即ち、図６（ｂ）に示すように、先ず、フ
レーム番号０の画像データをフレーム内符号化してＩピ
クチャを得る。この場合には、フレーム番号０の画像デ
ータをメモリ等によってフレーム化すると共に、図７に
示すように、８画素×８ライン毎にブロック化し、ブロ
ック単位でＤＣＴ処理を施す。なお、図中、実線で示す
ＯＤＤは奇数フィールドの走査線を示し、破線で示すＥ
ＶＥＮは偶数フィールドの走査線を示している。ＤＣＴ
処理によって得たＤＣＴ変換係数は所定の量子化係数を
用いて量子化した後、可変長符号化を施して符号化デー
タを得る。

【００１０】次に入力されるフレーム番号１のフレーム
画像については、フレーム番号０，３のフレーム画像を
用いた両方向予測符号化を行うので、フレーム番号３の
フレーム画像を符号化するまではメモリに保持する。同
様に、フレーム番号２のフレーム画像についてもフレー
ム番号３のフレーム画像の符号化の後に符号化する。フ
レーム番号３のフレーム画像については、フレーム番号
０のフレーム画像を参照画像として用いた前方予測符号
化を行ってＰピクチャを得る（図６（ｂ））。即ち、フ
レーム番号０の画像データを動きベクトルを用いて動き
補償し、動き補償した参照画像データと現フレーム（フ
レーム番号３のフレーム）の画像データとの差分（予測
誤差）をＤＣＴ処理する。ＤＣＴ変換係数を量子化した
後可変長符号化することはフレーム内符号化時と同様で
ある。

【００１１】次に、既に符号化したフレーム番号０，３
のＩピクチャ，Ｐピクチャを用いてフレーム番号１，２
のフレーム画像を順次両方向予測符号化する。こうし
て、図６（ｂ）に示すように、２つのＢピクチャを得
る。以後同様にして、図６（ｂ）に示すように、フレー
ム番号６，４，５，…のフレーム画像の順に符号化を行
って、Ｐピクチャ，Ｂピクチャ，Ｂピクチャ，…を得
る。

【００１２】このように、符号化時においては、実際に
入力されるフレーム順と異なるフレーム順で符号化を行
う。復号化時には、符号化データの復号化順を元に戻し
てフレーム番号０，１，２，…の順に復号化データを出
力する必要がある。

【００１３】図８はこのような従来の画像復号化装置を
示すブロック図である。また、図９はフレーム化を説明
するための説明図であり、図９（ａ）はノンインターレ
ース走査時のフレーム化を示し、図９（ｂ）はインター
レース走査時のフレーム化を示している。

【００１４】符号バッファメモリ回路１には符号化デー
タを与える。この符号化データは図６（ｂ）に示す符号
化順で、画像データ又は予測誤差をＤＣＴ処理して量子
化した後、可変長符号化したものである。符号バッファ
メモリ回路１は入力された符号化データを保持し、復号
化処理時間と出力処理時間との時間あわせを行って可変
長復号回路２に出力する。可変長復号回路２は符号化デ
ータを可変長復号化して逆量子化回路３及びバッファ制
御回路７に出力する。バッファ制御回路７によって符号
バッファメモリ回路１を制御する。

【００１５】可変長復号回路２の出力は逆量子化回路３
によって逆量子化し、逆ＤＣＴ回路４によって逆ＤＣＴ
処理して符号化側のＤＣＴ処理前のデータに戻す。い
ま、フレーム番号０の符号化データであるＩピクチャが
入力されているものとする。この場合には、逆ＤＣＴ回
路４の出力がフレーム番号０の復元画像であり、逆ＤＣ
Ｔ回路４の出力をそのままフレームメモリ６に与える。

【００１６】逆ＤＣＴ回路４の出力はブロック単位の画
素データであり、フレームメモリ６は１フレーム分の画
素データを保持する。フレームメモリ６は後述するよう
に、Ｍ1 乃至Ｍ4 の４つの領域を有しており、メモリラ
イト制御回路17及びメモリリード制御回路18によって書
込み及び読出しが制御される。ノンインターレース表示
を行う場合には、図９（ａ）に示すように、フレームメ
モリ６は逆ＤＣＴ回路４の出力をフレーム順に配列し
て、ラスタ順に出力する。また、インターレース表示を
行う場合には、図９（ｂ）に示すように、フレームメモ
リ６は逆ＤＣＴ回路４の出力を奇数フィールドのデータ
と偶数フィールドのデータとに分けて配列して、各フィ
ールド毎にラスタ順で出力する。フレームメモリ６の出
力はスイッチ16を介して復号化データとして出力する
（図６（ｃ））。逆ＤＣＴ回路４からのフレーム番号０
の復元画像データはＰ，Ｂピクチャの復号化のためにフ
レームメモリ12にも供給する。

【００１７】なお、ＤＣＴブロックがフレーム化後にブ
ロック化されている場合には、ノンインターレース表示
を行うものとすると、ライン方向の画素配列は変化させ
る必要がないので、出力順を変更するメモリとしては、
８ライン（１ブロックライン）分のデータを保持する容
量があればよい。しかし、インターレース表示を可能に
するためには、奇数フィールドと偶数フィールドとに分
けてデータを出力する必要があることから、更に多くの
メモリを必要とする。このため、一般的には、表示順を
変更するためのメモリとしてフレームメモリを採用して
フレーム化を行うことが多い。

【００１８】次に、フレーム番号３のＰピクチャを復号
化する。この場合には、逆ＤＣＴ回路４の出力は予測誤
差である。一方、動きベクトル抽出回路８は可変長復号
化回路２の出力に含まれる動きベクトルを抽出して動き
補償回路10に与えており、動き補償回路10はフレームメ
モリ12からＩピクチャの復元画像データを読出して、動
きベクトルを用いて動き補償する。動き補償回路10の出
力はスイッチ15を介して加算器５に与える。加算器５は
動き補償したフレーム番号０の復元画像データと逆ＤＣ
Ｔ回路４からの予測誤差とを加算してフレーム番号３の
復元画像データを得る。このデータはフレームメモリ11
に供給する。フレームメモリ11，12はメモリライト制御
回路17及びメモリリード制御回路18によって書込み及び
読出しが制御される。

【００１９】次に、フレーム番号１のＢピクチャを復号
化する。この場合にも、逆ＤＣＴ回路４の出力は予測誤
差である。動きベクトル抽出回路８はフレーム番号３の
画像とフレーム番号１の画像との間の動きベクトルを可
変長復号出力から抽出して動き補償回路９に与え、動き
補償回路９はこの動きベクトルを用いて、フレームメモ
リ11からフレーム番号３の復元画像データを動き補償し
て加算器13に出力する。加算器13は符号化時の予測モー
ドに応じて、動き補償回路９，10の出力を加算し、スイ
ッチ15を介して加算器５に供給する。加算器５は予測誤
差にスイッチ15の出力を加算してフレーム番号１のＢピ
クチャの復元画像データを得る。この画像データはフレ
ームメモリ６に与えてフレーム化した後、スイッチ16を
介して出力する（図６（ｃ））。

【００２０】次に、フレーム番号２のＢピクチャを復号
化する。この場合にも、逆ＤＣＴ回路４の出力とスイッ
チ15の出力とを加算してフレーム番号２のＢピクチャの
復元画像データを得る。この画像データはフレームメモ
リ６に与えてフレーム化した後、スイッチ16を介して出
力する（図６（ｃ））。次に、図６（ｃ）に示すよう
に、フレームメモリ11に格納しているフレーム番号３の
復元画像データをスイッチ14及びスイッチ16を介して表
示順に復号化データとして出力する。

【００２１】以後、同様の動作を繰返して、図６（ｃ）
の復号化順で復元した画像データ（復号化データ）を出
力する。なお、復号処理と出力処理とはメモリのオーバ
ラップ分とシステム中の動作時間とを考慮しながら制御
される。また、同期信号発生回路19は入力映像信号から
同期信号を再生して、メモリライト制御回路17及びメモ
リリード制御回路18に時間基準を与えるようになってい
る。

【００２２】なお、Ｉ，Ｐピクチャについては、Ｂピク
チャの参照画像として用いるためにフレームメモリ11，
12に記憶させているので、実際には、これらのフレーム
メモリ11，12からの読出しを制御してスイッチ14を介し
て出力することにより、これらのフレームメモリ11，12
をフレーム化用に兼用している。

【００２３】次に、図１０及び図１１を参照してインタ
ーレース出力を得る場合のフレームメモリ６の書込み及
び読出しについて説明する。図１０（ａ）はフレームメ
モリ６の書込み及び読出しを示し、図１０（ｂ）は垂直
同期信号を示している。また、図１１は１画面の画像デ
ータの分割方法を示しており、図１１（ａ）は通常の表
示時を示し、図１１（ｂ）は表示垂直オフセットを付加
した場合を示している。

【００２４】上述したように、フレームメモリ６はＭ1
乃至Ｍ4 の４つの領域を有している。１フレーム分のメ
モリを用いて１フレームの画像データをインターレース
化して出力するためには、書込み及び読出しを同時に行
う必要がある。そこで、１フレームの画像データを４つ
に分割すると共に４つの領域Ｍ1 乃至Ｍ4 を設けて、領
域毎に書込みと読出しとを制御するようになっている。

【００２５】即ち、図１１（ａ）に示すように、第１フ
ィールドの画像データを画面の上下で分けて夫々データ
１上，１下とする。また、第２フィールドの画像データ
も画面の上下で分けて夫々データ２上，２下とする。先
ず、データ１上，１下は夫々領域Ｍ1 ，Ｍ2 に記憶さ
せ、データ２上，２下は夫々領域Ｍ3 ，Ｍ4 に記憶させ
る。

【００２６】フレーム構成で符号化された符号化データ
を復号化した場合には、加算器５からの復号化出力は、
画面の上端に対応する第１ブロックラインから画面下端
に対応するブロックラインまでブロック単位で順次出力
される。即ち、図８の画像復号化装置では、１フィール
ド時間にデータ１上，２上が復号化され、次の１フィー
ルド期間にデータ１下，２下が復号化されることにな
る。図１０の横軸は復号時間及び出力時間をフィールド
単位で示しており、縦軸はフレームメモリ６の領域Ｍ1
乃至Ｍ4 のメモリアドレスを示している。各領域Ｍ1 乃
至Ｍ4 の容量はフレームメモリ６の全容量の１／４であ
る。

【００２７】最初の１フィールド期間には、加算器５か
ら出力されたデータ１上，２上が夫々メモリＭ1 ，Ｍ3
に順次書込まれる。図１０の斜線Ｋ1 ，Ｋ3 は領域Ｍ1
，Ｍ3 への書込みを示している。データ１上，２上の
データ量は１フレームの１／４であり、領域Ｍ1 ，Ｍ3
の全域に１フィールド期間で書込まれる。

【００２８】次の１フィールド期間には、加算器５から
出力されたデータ１下，２下が夫々メモリＭ2 ，Ｍ4 に
順次書込まれる。図１０の斜線Ｋ2 ，Ｋ4 は領域Ｍ2 ，
Ｍ4への書込みを示している。データ１下，２下のデー
タ量は１フレームの１／４であり、領域Ｍ2 ，Ｍ4 の全
域に１フィールド期間で書込まれる。

【００２９】また、このフィールド期間には、領域Ｍ1
から読出しが行われる。図１０の斜線Ｒ1 は領域Ｍ1 か
らの読出しを示しており、領域Ｍ1 からは書込み順にデ
ータが読出されて、半フィールド期間で領域Ｍ1 に格納
されたデータ１上の全てが読出されている。なお、図１
０の斜線領域及び網線領域はデータがフレームメモリ６
の所定のアドレスに蓄積中であることを示している。更
に、図１０の斜線Ｒ2によって、このフィールド期間の
後半では、領域Ｍ2 に格納されたデータ１下も読出され
ることが示されている。このフィールド期間において読
出したデータ１上，１下は第１フィールドのデータとし
て出力される。

【００３０】次のフィールド期間の前半には、斜線Ｋ3
の期間に領域Ｍ3 に書込まれたデータ２上が読出され
（斜線Ｒ3 ）、後半には、斜線Ｋ4の期間に領域Ｍ4 に
書込まれたデータ２下が読出される（斜線Ｒ4 ）。こう
して、データ２上，２下は第２フィールドのデータとし
て出力される。

【００３１】以後同様にして、メモリの使用領域が重な
らないように、例えばデータ２上及びデータ１下につい
ては、書込む領域を領域Ｍ2 ，Ｍ3 間で切換えながら、
書込み及び読出しを繰返して、フレーム毎の復号化出力
をフィールド毎のインターレース出力に変換して出力す
る。

【００３２】図１０に示すように、フレームメモリ６へ
の読出し開始時間は垂直同期信号の開始時間に一致して
いる。従って、フレームメモリ６から読出した映像信号
を図示しない表示装置に与えて表示させると、図１１
（ａ）に示す画像が表示される。

【００３３】ところで、フレームメモリ６からの読出し
を制御することにより、表示垂直オフセットを付加する
こと、即ち、画像の表示画面上の表示位置を垂直方向に
ずらすことも可能である。図１０の矢印斜線Ｏ1 ，Ｏ2
，…は、垂直方向下側に表示をずらす場合の読出しを
示している。

【００３４】図８のメモリリード制御回路18には表示垂
直オフセット値が入力されている。メモリリード制御回
路18は、垂直同期信号のタイミングから表示垂直オフセ
ット値に基づく時間だけフレームメモリ６の読出しを遅
延させる。例えば、斜線Ｋ1のタイミングで書込まれた
データ１上は矢印斜線Ｏ1 のタイミングで読出され、斜
線Ｋ2 のタイミングで書込まれたデータ１下は矢印斜線
Ｏ2 のタイミングで読出される。

【００３５】以後同様にして、矢印斜線Ｏ3 ，Ｏ4 ，…
のタイミングでデータが読出されて、図１１（ｂ）に示
す表示が行われる。なお、表示位置を表示垂直オフセッ
ト分だけ画面下方にずらしているので、図１１（ｂ）に
示すように、画像の下端は表示画面内に表示されない。

【００３６】ところで、１９９５年から放送が開始され
る第２世代ＥＤＴＶ（Extended Definition TV ）放送
においては、現行放送との両立性を有すると共に、画面
のアスペクト比を１６：９の横長にすることにより臨場
感あふれる番組の視聴を可能にしている。第２世代ＥＤ
ＴＶ信号の有効走査線は、アスペクト比が４：３の現行
ＮＴＳＣ信号の垂直方向中央の３／４の部分に対応して
いる。

【００３７】アスペクト比が４：３の現行放送用のテレ
ビジョン受像機によって第２世代ＥＤＴＶ放送を映出す
る場合には、画面上下に無画部を有し中央に主画部を有
するレターボックス表示を行うことになっている。この
レターボックス表示を採用することにより、アスペクト
比が４：３の現行テレビジョン受像機においても、第２
世代ＥＤＴＶ放送による画面の全域を歪み無く表示する
ことができる。

【００３８】フレームメモリ６からの読出しを制御する
ことにより、図８の装置においてレターボックス処理が
可能である。この場合には、表示位置をずらすだけでな
く、走査線数を変換する必要がある。入力された映像信
号がＮＴＳＣ方式の信号であるものとすると、１フィー
ルドの２４０ライン分のデータを１８０ライン走査時間
にフレームメモリ６から読出せばよい。

【００３９】図１２はレターボックス処理された表示を
示す説明図である。図１２に示すように、画像は所定の
表示垂直オフセットだけ下側にずれて表示されると共
に、１８０ライン走査時間で全表示が行われている。

【００４０】図１３の矢印斜線Ｌ1 ，Ｌ2 ，…はこのよ
うなレターボックス処理における読出しを示している。
例えば、斜線Ｋ3 ，Ｋ4のタイミングで書込まれたデー
タ２上，２下は、垂直同期信号から表示垂直オフセット
期間だけ遅延して読出しが開始され、１フィールド期間
の３／４の期間、即ち、１８０ライン走査時間で読出し
が終了する。この読み出しは矢印斜線Ｌ3 ，Ｌ4 にて示
してある。

【００４１】同様に、例えば、斜線Ｋ1 ，Ｋ2のタイミ
ングで書込まれたデータ１上，１下については、矢印斜
線Ｌ1 ，Ｌ2 に示す読出しを行う必要がある。しかしな
がら、斜線Ｋ2 に示す書込みに対して、矢印斜線Ｌ2 に
示す読出しが先行している。即ち、図１３の書込み及び
読出しを行うと、データ１下については書込よりも読出
しが先行してしまい、正確な画像信号を得ることができ
ない。

【００４２】従って、従来、レターボックス処理等のラ
イン数変換処理を行う場合には、メモリ容量を増やし
て、読出しが書込みに先行することを防止する必要があ
った。

【００４３】

【発明が解決しようとする課題】このように、上述した
従来の画像復号化装置においては、レターボックス処理
等のライン数変換処理では、読出し速度を書込み速度よ
りも早くする必要があることがあり、復号処理が読出し
よりも遅くなってメモリ容量を増やさなければ画像を正
確に再現することができないという問題点があった。

【００４４】本発明はかかる問題点に鑑みてなされたも
のであって、メモリ容量を増大させることなく、ライン
数変換処理及び表示位置を自由に設定することができる
画像復号化装置を提供することを目的とする。

【００４５】

【課題を解決するための手段】本発明の請求項１に係る
画像復号化装置は、前方及び後方の参照画像を用いた両
方向予測符号化データを含む符号化データが入力され、
入力された符号化データを所定のブロック単位で復号化
して復号化データを出力する復号化手段と、前記両方向
予測符号化データに対する復号化処理によって前記復号
化手段から出力されたフレーム構成の復号化データを記
憶してインターレース順に出力してインターレース構成
の映像信号を得る記憶手段と、前記映像信号に同期した
同期信号を発生すると共に、前記同期信号を所定位相だ
け進相又は遅相させた補正同期信号を発生する同期信号
発生手段と、前記同期信号を時間基準として前記記憶手
段に対する書込みを行うと共に、前記補正同期信号を時
間基準として前記記憶手段に対する読出しを行って前記
インターレース構成の映像信号を得る書込み読出し制御
手段とを具備し、本発明の請求項２に係る画像復号化装
置は、前方及び後方の参照画像を用いた両方向予測符号
化データを含む符号化データが入力され、入力された符
号化データを所定のブロック単位で復号化して復号化デ
ータを出力する復号化手段と、前記両方向予測符号化デ
ータに対する復号化処理によって前記復号化手段から出
力されたフレーム構成の復号化データを記憶してインタ
ーレース順に出力してインターレース構成の映像信号を
得る記憶手段と、前記映像信号に同期した同期信号を発
生すると共に、前記同期信号を所定位相だけ進相又は遅
相させた補正同期信号を発生する同期信号発生手段と、
前記補正同期信号を時間基準として前記復号化手段の復
号化を制御する復号化制御手段とを具備し、本発明の請
求項１において、復号化手段からの復号化データは記憶
手段に与えられ、書込み読出し制御手段によって同期信
号を時間基準として書込まれる。同期信号発生手段は、
同期信号から所定位相だけ進相又は遅相した補正同期信
号を発生しており、書込み読出し制御手段は、補正同期
信号を時間基準として記憶手段の復号化データをインタ
ーレース順に読出す。補正同期信号の進相量又は遅相量
を適宜設定して、読出しレートが書込みレートよりも高
い場合でも、読出しが書込みに先行することを防止す
る。こうして、所定の表示オフセットを有するインター
レース構成の映像信号を得る。

【００４６】また、本発明の請求項２において、同期信
号発生手段は、同期信号より所定位相だけ進相又は遅相
した補正同期信号を発生する。復号化手段は補正同期信
号を時間基準として復号化を行う。復号化手段からの復
号化データは記憶手段に与えられる。記憶手段は、記憶
したデータをインターレース順に出力する。復号化の時
間基準としては同期信号よりも所定位相だけ進相又は遅
相した補正同期信号を用いるので、記憶手段における読
出しレートが書込みレートよりも高い場合でも、読出し
が書込みに先行することはない。こうして、記憶手段の
出力から所定の表示オフセットを有するインターレース
構成の映像信号を得る。

【００４７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
画像復号化装置の一実施の形態を示すブロック図であ
る。図１において図８と同一の構成要素には同一符号を
付してある。

【００４８】符号化データは符号バッファメモリ回路１
に供給される。この符号化データは、ＤＣＴ処理、量子
化処理及び可変長符号化処理によって作成されたもので
あり、フレーム内の処理によるＩピクチャ、前方又は後
方フレームの参照画像を用いたＰピクチャ及び両方向フ
レームの参照画像を用いたＢピクチャを有している。ま
た、符号化データはＰ，Ｂピクチャ作成時に用いた動き
ベクトルの情報も含んでいる。なお、ＤＣＴ処理はフレ
ーム化後にブロック化して得たブロック単位で行われて
いる。

【００４９】符号バッファメモリ回路１は入力された符
号化データを保持し、復号化処理時間と出力処理時間と
の時間あわせを行って出力する。符号バッファメモリ回
路１の出力は可変長復号回路２に与えられる。可変長復
号回路２は入力された符号化データを可変長復号化処理
によって符号化側の可変長符号化処理前のデータに戻し
て、バッファ制御回路７、逆量子化回路３及び動きベク
トル抽出回路８に出力する。バッファ制御回路７は可変
長復号回路２の出力に基づいて符号バッファメモリ回路
１を制御するようになっている。

【００５０】動きベクトル抽出回路８はＰ，Ｂピクチャ
については、可変長復号出力に含まれる動きベクトルを
抽出して動き補償回路９，10に出力する。逆量子化回路
３は入力されたデータを逆量子化処理して逆ＤＣＴ回路
４に与え、逆ＤＣＴ回路４は逆量子化出力を逆ＤＣＴ処
理して加算器５に出力する。

【００５１】加算器５にはスイッチ15の出力も与えられ
る。スイッチ15は、逆ＤＣＴ回路４の出力がＩピクチャ
に基づくものである場合には０を加算器５に与え、Ｐピ
クチャに基づくものである場合には後述する動き補償回
路９，10の一方の出力を加算器５に与え、Ｂピクチャに
基づくものである場合には動き補償回路９，10又は後述
する加算器13の出力を加算器５に与える。加算器５は逆
ＤＣＴ回路４の出力とスイッチ15の出力とを加算するこ
とにより画像を復元して、フレームメモリ６，11，12に
出力する。

【００５２】フレームメモリ11，12は、メモリライト制
御回路17及びメモリリード制御回路21に書込み及び読出
しが制御されて、参照画像となるＩ，Ｐピクチャの復元
画像データを保持する。フレームメモリ11，12は対応す
るＰ，Ｂピクチャの復号タイミングで保持している参照
画像データを動き補償回路９，10に出力するようになっ
ている。動き補償回路９，10は夫々フレームメモリ11，
12からの参照画像データを動きベクトル抽出回路８から
の動きベクトルに基づいて動き補償して出力する。動き
補償回路９，10の出力はスイッチ15に供給されると共
に、加算器13にも供給される。加算器13は、予測モード
に応じて動き補償回路９，10の出力を加算してスイッチ
15に出力するようになっている。

【００５３】フレームメモリ６は４つの記憶領域Ｍ1 乃
至Ｍ4 に分割されており、領域Ｍ1乃至Ｍ4 は、１フレ
ーム分の画像データを記憶する容量（以下、フレーム容
量という）の４分の１の容量を有している。フレームメ
モリ６は、メモリライト制御回路17及びメモリリード制
御回路21に書込み及び読出しが制御されて、順次入力さ
れるＢピクチャの復号化データを記憶し、インターレー
ス順に読出してスイッチ16に出力するようになってい
る。

【００５４】一方、Ｉ，Ｐピクチャについては、フレー
ムメモリ11，12に格納されている復元画像データをイン
ターレース出力として用いるようになっている。フレー
ムメモリ11，12はメモリライト制御回路17及びメモリリ
ード制御回路21に書込み及び読出しが制御されて、格納
されている復元画像データをインターレース順に読出し
てスイッチ14に出力する。スイッチ14は、画像の出力フ
レーム順に応じて切換り、フレームメモリ11，12からの
画像データをスイッチ16に出力する。スイッチ16は画像
の出力フレーム順に応じて切換って、一連のフレームの
復元画像データを復号化データとして出力するようにな
っている。

【００５５】同期信号発生回路22は入力符号化データを
復号化して得た映像信号に同期した水平及び垂直同期信
号を発生する。本実施の形態においては、同期信号発生
回路22には表示垂直オフセット値も入力されており、同
期信号発生回路22は表示垂直オフセット値に基づく遅延
時間で垂直同期信号を遅延させて補正垂直同期信号とし
て出力することができるようになっている。

【００５６】メモリライト制御回路17及びメモリリード
制御回路21は同期信号発生回路22からの同期信号又は補
正同期信号を時間基準として、フレームメモリ６，11，
12の書込み及び読出しを制御するようになっている。

【００５７】次に、このように構成された実施の形態の
動作について図２乃至図５の説明図を参照して説明す
る。図２（ａ）はフレームメモリ６の書込み及び読出し
を示し、図２（ｂ）は垂直同期信号を示し、図２（ｃ）
は補正垂直同期信号を示している。図３は１画面の画像
データの分割方法を示している。なお、図２及び図３で
は、奇数フィールドのデータを斜線にて示し、偶数フィ
ールドのデータを網線にて示している。

【００５８】復号化処理は従来と同様である。即ち、符
号化データは符号バッファメモリ回路１に入力される。
符号化データはＩ，Ｐ，Ｂピクチャを有しており、例え
ば、図６（ｂ）のフレーム順で入力されるものとする。
符号バッファメモリ回路１は符号化処理時間及び出力時
間を考慮して、入力された符号化データを保持して可変
長復号回路２に出力する。

【００５９】可変長復号回路２によって符号化データは
可変長復号化され、逆量子化回路３によって逆量子化さ
れ、逆ＤＣＴ回路４によって逆ＤＣＴ処理されて、符号
化側のＤＣＴ処理前のデータに戻されて加算器５に供給
される。なお、これらの処理はブロック単位で行われ
る。

【００６０】入力された符号化データがＩピクチャを符
号化したものである場合には、スイッチ15は０を加算器
５に与える。これにより、加算器５は逆ＤＣＴ回路４の
出力をそのままフレームメモリ12に出力する。フレーム
メモリ12によって、各ブロックの復号化データは１フレ
ーム分蓄積され、所定の出力タイミングにおいて、表示
順に読出されてスイッチ14，16を介して出力される。

【００６１】入力された符号化データがＰピクチャを符
号化したものである場合には、可変長復号回路２の出力
は動きベクトル抽出回路８にも与えられる。動きベクト
ル抽出回路８によって、Ｐピクチャの符号化データに含
まれる動きベクトルが抽出されて動き補償回路10に与え
られる。

【００６２】フレームメモリ12はＩピクチャの復号化デ
ータを参照画像として保持しており、動き補償回路10は
フレームメモリ12のデータを読出して、動きベクトルを
用いて動き補償する。この動き補償された参照画像のデ
ータはスイッチ15を介して加算器５に与えられる。逆Ｄ
ＣＴ回路４の出力は復号された予測誤差であり、加算器
５はこの予測誤差にスイッチ15からの参照画像のデータ
を加算することにより画像データを復元する。この画像
データはフレームメモリ11に格納される。

【００６３】次に、Ｂピクチャに基く符号化データが入
力されるものとする。この場合にも、可変長復号回路２
の出力は、逆量子化回路３及び逆ＤＣＴ回路４に与えら
れると共に、動きベクトル抽出回路８にも与えられる。
逆ＤＣＴ回路４からはＤＣＴ処理前の予測誤差が加算器
５に出力される。一方、動きベクトル抽出回路８は可変
長復号出力から参照画像に対応する動きベクトルを抽出
して夫々動き補償回路10，９に出力する。なお、予測モ
ードによっては、いずれか一方の動きベクトルのみが抽
出されることもある。

【００６４】フレームメモリ12，11は夫々Ｉピクチャ，
Ｐピクチャの復元画像データを参照画像データとして保
持しており、動き補償回路９，10はこれらの復元画像デ
ータを読出して、動きベクトルに基づいて動き補償して
スイッチ15及び加算器13に出力する。即ち、動き補償回
路９，10は、逆ＤＣＴ回路４から出力された所定ブロッ
クの復号化データに対応するブロック化位置を動きベク
トルによって補正して、補正したブロック化位置のブロ
ックデータを動き補償した参照画像データとして出力す
る。加算器13は動き補償回路９，10の出力を加算してス
イッチ15に出力する。スイッチ15は、予測方向が前方で
ある場合には動き補償回路10の出力を選択し、後方であ
る場合には動き補償回路９の出力を選択し、両方向であ
る場合には加算器13の出力を選択して、動き補償した参
照画像データとして加算器５に出力する。

【００６５】こうして、加算器５は、逆ＤＣＴ回路４か
らのブロックデータとスイッチ15からのブロック単位の
参照画像データとを加算して、各ブロック単位でＢピク
チャの画像データを復元してフレームメモリ６に出力す
る。

【００６６】加算器５からのブロックデータはブロック
単位で出力される。即ち、加算器５からは画面上端のブ
ロックラインから画面下端のブロックラインまで順次ブ
ロック単位でＢピクチャのデータが出力される。加算器
５からは、先ず、所定の１フィールド期間に図３の画像
データ１上，２上が出力され、次の１フィールド期間に
画像データ１下，２下が出力される。

【００６７】図２（ａ）は横軸にフィールド単位の時間
をとり、縦軸に各領域Ｍ1 乃至Ｍ4に対応するメモリア
ドレスを示している。この図２（ａ）に示すように、加
算器５から画像データ１上，２上が出力されるタイミン
グ、即ち、Ｔ0 期間において、メモリライト制御回路17
はフレームメモリ６の領域Ｍ1 ，Ｍ3 に対応するアドレ
スを順次発生する。こうして、図２（ａ）の斜線Ｋ1 ，
Ｋ3 に示すように、Ｔ0 期間の１フィールド期間で領域
Ｍ1 ，Ｍ3 に対して画像データ１上，２上の書込みが行
われる。

【００６８】次のＴ1 期間には、加算器５から画像デー
タ１下，２下が出力される。メモリライト制御回路17は
このタイミングで領域Ｍ2 ，Ｍ4 に対応するアドレスを
順次指定する。これにより、図２（ａ）の斜線Ｋ2 ，Ｋ
4 に示すように、領域Ｍ2 ，Ｍ4 に対して画像データ１
下，２下の書込みが行われる。

【００６９】図２（ａ）の斜線部は画像データ１上，１
下がフレームメモリ６に蓄積されている期間を示してお
り、網線部は画像データ２上，２下がフレームメモリ６
に蓄積されている期間を示している。メモリリード制御
回路21は、図２（ａ）の斜線Ｒ1 に示すように、Ｔ1 期
間の開始タイミングから領域Ｍ1 に対して読出しアドレ
スを順次指定する。これにより、画像データ１上はＴ1
期間の最初の１／２の期間で領域Ｍ1 から読出されてス
イッチ16を介して出力される。Ｔ1 期間の後半の１／２
の期間には、メモリリード制御回路21によって領域Ｍ2
の読出しアドレスが指定されて、画像データ１下が読出
されて出力される。

【００７０】即ち、Ｔ1 期間においては、メモリライト
制御回路17によって斜線Ｋ2 ，Ｋ4に示す書込みが行わ
れると共に、メモリリード制御回路21によって斜線Ｒ1
，Ｒ2 に示す読出しが行われる。

【００７１】同様にして、Ｔ2 期間には、領域Ｍ3 ，Ｍ
4 に対して読出しアドレスが指定されて、画像データ２
上，２下が１フィールド期間で読出されながら（斜線Ｒ
3 ，Ｒ4 ）、領域Ｍ1 ，Ｍ2 に対して書込みアドレスが
指定されて、画像データ１上，２上が１フィールド期間
で書込まれる（斜線Ｋ5，Ｋ6）。こうして、Ｔ1 ，Ｔ2
期間において画像データ１上，１下，２上，２下が順次
読出されることになって、第１，第２フィールドの画像
が形成される。

【００７２】更に、Ｔ3 期間には領域Ｍ1 ，Ｍ3 に対し
て読出しアドレスが指定されて、画像データ１上，１下
が１フィールド期間で読出されながら（斜線Ｒ5 ，Ｒ6
）、領域Ｍ3 ，Ｍ4 に対して書込みアドレスが指定さ
れて、画像データ１下，２下が１フィールド期間で書込
まれる（斜線Ｋ7，Ｋ8 ）。以後同様の動作が繰返され
て、フレームメモリ６に対する書込み及び読出しが行わ
れる。図２（ａ），（ｂ）に示すように、フレームメモ
リ６に対する読出しは垂直同期信号に同期しており、フ
レームメモリ６から読出した画像データに基づく画像は
図３（ａ）に示すものとなる。なお、復元画像がＮＴＳ
Ｃ画像であるものとすると、図３（ａ）に示すように、
１フィールド画面は２４０ラインで構成される。

【００７３】ここで、復元画像をライン数変換して、図
３（ｂ）に示すように、表示画面の中央の１８０ライン
分の領域に画像を表示させるものとする。この場合に
は、３０ライン分に相当する表示垂直オフセット値が同
期信号発生回路22に供給される。同期信号発生回路22
は、表示垂直オフセット値及びライン数変換処理に基づ
く時間だけ垂直同期信号を遅延させた補正垂直同期信号
を発生する。図２及び図３の例では、補正垂直同期信号
は、データ１下又は２下の書込み終了タイミングから１
８０ライン走査時間及び表示垂直オフセット（３０ライ
ン走査時間）の和の時間だけ前の時間、即ち、垂直同期
信号から３０ライン走査時間だけ遅延して発生する。

【００７４】同期信号発生回路22は垂直同期信号をメモ
リライト制御回路17に与え、補正垂直同期信号をメモリ
リード制御回路21に与える。メモリライト制御回路17
は、垂直同期信号を時間基準としてフレームメモリ６に
対する書込みを行う。これにより、図２（ａ）の斜線Ｋ
1 ，Ｋ2 ，…に示す書込みが行われる。

【００７５】一方、メモリリード制御回路21は、補正垂
直同期信号を時間基準としてフレームメモリ６からの読
出しを行う。即ち、Ｔ1 期間におけるデータ１下の書込
み（斜線Ｋ2 ）開始から３０ライン走査時間だけ遅延し
て補正垂直同期信号（図２（ｃ））が発生すると、メモ
リリード制御回路21は、表示垂直オフセットに相当する
３０ライン走査時間後に領域Ｍ1 からの読出しを開始す
る（斜線Ｌ1 ）。この場合には、２４０ライン分を１８
０ライン走査時間に読出すので、読出しレートは書込み
レートの４／３倍となる。領域Ｍ1 に対する読出し開始
から９０ライン走査時間が経過すると、領域Ｍ1 からの
データ１上の読出しが終了し、次いで、領域Ｍ2 からデ
ータ１下の読出しが行われる（斜線Ｌ2 ）。

【００７６】データ１下はＴ1 期間の開始タイミングか
ら書込みが開始されており、データ１下の読出しと同時
に書込みも行われている。データ１下の書込みには２４
０ライン走査時間を要し、読出しには１８０ライン走査
時間を要するが、書込みが読出しよりも６０ライン走査
時間だけ先行して開始されているので、データ１下に対
する読出しが書込みに先行することはない（斜線Ｋ2 ，
Ｌ2 参照）。

【００７７】こうして、Ｔ1 期間の最後の９０ライン走
査時間でデータ１下の読出しは正常に終了する。この読
出しの終了から３０ライン走査時間後に補正垂直同期信
号が発生する。従って、フレームメモリ６から読出した
画像データ１上，１下に基づく画像を補正垂直同期信号
を用いて表示すると、図３（ｂ）に示すように、画面上
下に３０ライン分の無画部を有し、垂直方向中央の１８
０ライン分に主画部を有するレターボックス表示が行わ
れる。

【００７８】同様にして、Ｔ2 期間の開始から６０ライ
ン走査時間後に、書込みの４／３倍のレートで画像デー
タ２上に対する読出しが開始され、斜線Ｋ4，Ｌ4 に示
すように、読出しが書込みに先行することなく、画像デ
ータ２下の読出しまで終了する。以後同様の動作が繰返
されて、図３（ｂ）に示すレターボックス表示用の画像
データが復元される。

【００７９】このように、本実施の形態においては、表
示垂直オフセット及びライン数変換処理に基づいて読出
し開始タイミングを遅延させることにより読出しが書込
みに先行することを防止すると共に、この遅延時間に対
応させて垂直同期信号を遅延させた補正垂直同期信号発
生して表示に用いることにより、レターボックス表示を
可能にしている。こうして、メモリ容量を増加させるこ
となく、ライン数変換処理を含む表示オフセット処理が
可能である。

【００８０】なお、本実施の形態は、レターボックス処
理に適用するだけでなく、表示オフセットを付加して表
示位置を単にずらす場合にも適用可能である。図４及び
図５はこの場合の動作を説明するための説明図である。
図４（ａ）乃至（ｃ）は夫々図２（ａ）乃至（ｃ）に対
応している。図５は１画面の画像データの分割方法を示
している。

【００８１】垂直表示の開始位置に基づく表示垂直オフ
セット値が同期信号発生回路22に与えられる。同期信号
発生回路22は、図４（ｂ）に示す垂直同期信号から表示
垂直オフセットに対応する時間だけ先行させた補正垂直
同期信号（図４（ｃ））を発生する。メモリライト制御
回路17は、垂直同期信号を時間基準としてフレームメモ
リ６に対する書込みを行う。これにより、図４（ａ）の
斜線Ｋ1 ，Ｋ2 ，…に示す書込みが行われる。

【００８２】一方、メモリリード制御回路21は、フレー
ムメモリ６からの画像データの読出しを補正垂直同期信
号から表示垂直オフセットに基づく時間だけ遅延させた
タイミング（垂直同期信号のタイミング）で開始し、補
正垂直同期信号のタイミングで終了させる。即ち、図４
（ａ）に示すように、Ｔ1 期間の開始タイミングより領
域Ｍ1 のアドレスを順次指定してデータ１上の読出しを
行う（斜線Ｏ1 ）。Ｔ1 期間の後半には、領域Ｍ2 のア
ドレスを指定してデータ１下の読出しを行う。データ１
下の読出しは、図４の斜線Ｏ2 に示すように、補正垂直
同期信号のタイミングで終了させる。

【００８３】補正垂直同期信号は垂直同期信号よりも表
示垂直オフセット分だけ先行して発生しているので、フ
レームメモリ６から読出した画像データ１上，１下に基
づく画像を補正垂直同期信号を用いて表示すると、図５
の第１フィールドに示すように、画面の上端から表示垂
直オフセット分だけ下方の位置でデータ１上に基づく表
示が開始される画像が得られる。なお、画像の下端は表
示垂直オフセット分だけ欠落する。以後同様の書込み及
び読出しが行われて、図５に示す表示が行われる。

【００８４】逆に、補正垂直同期信号を垂直同期信号よ
りも表示垂直オフセット分だけ遅らせて発生させれば、
画像データの上から垂直表示オフセットの量だけ下の部
分を画面の上端に表示することもできる。

【００８５】上記実施の形態においては、映像信号から
再生した同期信号のタイミングを変化させた例である
が、同期信号が外部から供給される場合には、供給され
た同期信号のタイミングに対して復号化開始タイミング
を変化させることにより、同様の効果を得ることができ
ることは明らかである。

【００８６】即ち、同期信号が外部から供給される場合
にも、同様のレターボックス処理や表示オフセットの効
果を得ることができる。

【００８７】

【発明の効果】以上説明したように本発明によれば、メ
モリ容量を増大させることなく、ライン数変換処理及び
表示位置を自由に設定することができるという効果を有
する。

【図面の簡単な説明】

【図１】本発明に係る画像復号化装置の一実施の形態を
示すブロック図。

【図２】実施の形態の動作を説明するための説明図。

【図３】実施の形態の動作を説明するための説明図。

【図４】実施の形態の動作を説明するための説明図。

【図５】実施の形態の動作を説明するための説明図。

【図６】予測符号化を説明するための説明図。

【図７】ブロック化を説明するための説明図。

【図８】従来の画像復号化装置を示すブロック図。

【図９】フレーム化を説明するための説明図。

【図１０】従来例の動作を説明するための説明図。

【図１１】従来例の動作を説明するための説明図。

【図１２】従来例の問題点を説明するための説明図。

【図１３】従来例の問題点を説明するための説明図。

【符号の説明】

６，11，12…フレームメモリ、17…メモリライト制御回
路、21…メモリリード制御回路、22…同期信号発生回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】 前方及び後方の参照画像を用いた両方向
   予測符号化データを含む符号化データが入力され、入力
   された符号化データを所定のブロック単位で復号化して
   復号化データを出力する復号化手段と、 前記両方向予測符号化データに対する復号化処理によっ
   て前記復号化手段から出力されたフレーム構成の復号化
   データを記憶してインターレース順に出力してインター
   レース構成の映像信号を得る記憶手段と、 前記映像信号に同期した同期信号を発生すると共に、前
   記同期信号を所定位相だけ進相又は遅相させて表示に用
   いる補正同期信号を発生する同期信号発生手段と、 前記同期信号を時間基準として前記記憶手段に対する書
   込みを行うと共に、前記補正同期信号を時間基準として
   前記記憶手段に対する読出しを行って前記インターレー
   ス構成の映像信号を得る書込み読出し制御手段とを具備
   したことを特徴とする画像復号化装置。
2. 【請求項２】 前方及び後方の参照画像を用いた両方向
   予測符号化データを含む符号化データが入力され、入力
   された符号化データを所定のブロック単位で復号化して
   復号化データを出力する復号化手段と、 前記両方向予測符号化データに対する復号化処理によっ
   て前記復号化手段から出力されたフレーム構成の復号化
   データを記憶してインターレース順に出力してインター
   レース構成の映像信号を得る記憶手段と、 前記映像信号に同期し表示に用いる同期信号を所定位相
   だけ進相又は遅相させた補正同期信号を発生する同期信
   号発生手段と、 前記補正同期信号を時間基準として前記復号化手段の復
   号化を制御する復号化制御手段と、 前記補正同期信号を時間基準として前記記憶手段に対す
   る書込みを行うと共に、前記同期信号を時間基準として
   前記記憶手段に対する読出しを行って前記インターレー
   ス構成の映像信号を得る書込み読出し制御手段とを具備
   したことを特徴とする画像復号化装置。
3. 【請求項３】 前記記憶手段は、前記インターレース構
   成の映像信号の１フレーム分のメモリ容量を有すること
   を特徴とする請求項１又は２のいずれか一方に記載の画
   像復号化装置。
4. 【請求項４】 前記同期信号発生手段は、表示垂直オフ
   セット処理及び走査線数変換処理の少なくとも一方に基
   づく所定位相だけ同期信号を進相また遅相させることを
   特徴とする請求項１又は２のいずれか一方に記載の画像
   復号化装置。
5. 【請求項５】 前記書込み読出し制御手段は、前記同期
   信号よりも遅相した前記補正同期信号のタイミングから
   表示垂直オフセットに基づく時間後に前記記憶手段から
   の読出しを開始すると共に、走査線数変換処理に基づい
   て書込みレートと異なる読出しレートで読出しを行うこ
   とを特徴とする請求項１に記載の画像復号化装置。
6. 【請求項６】 前記書込み読出し制御手段は、レターボ
   ックス表示を可能にすることを特徴とする請求項５に記
   載の画像復号化装置。
7. 【請求項７】 前記書込み読出し制御手段は、前記同期
   信号よりも進相又は遅相した前記補正同期信号のタイミ
   ングから表示垂直オフセットに基づく時間後に前記記憶
   手段からの読出しを開始することにより、前記インター
   レース構成の映像信号に表示垂直オフセットを付加する
   ことを特徴とする請求項１に記載の画像復号化装置。
8. 【請求項８】 前記復号化制御手段は、前記同期信号よ
   りも進相した前記補正同期信号のタイミングから表示垂
   直オフセットに基づく時間前に前記復号化手段の復号化
   を開始させ、 前記書込み読出し制御手段は、走査線数変換処理に基づ
   いて書込みレートと異なる読出しレートで読出しを行う
   ことを特徴とする請求項２に記載の画像復号化装置。
9. 【請求項９】 前記書込み読出し制御手段は、レターボ
   ックス表示を可能にすることを特徴とする請求項８に記
   載の画像復号化装置。
10. 【請求項１０】 前記復号化制御手段は、前記同期信号
    よりも進相又は遅相した前記補正同期信号のタイミング
    から表示垂直オフセットに基づく時間前に前記復号化手
    段の復号化を開始することにより、前記インターレース
    構成の映像信号に表示垂直オフセットを付加することを
    特徴とする請求項２に記載の画像復号化装置。