JPH0937265A - 画像復号化装置 - Google Patents

Abstract

(57)【要約】 【課題】インターレース変換に必要なメモリ容量を低減
する。 【解決手段】加算器５からのＢピクチャのフレーム構成
の復元画像データは画素数変換回路31に与えられてライ
ン数変換処理が行われる。これにより、第２世代ＥＤＴ
Ｖ信号をアスペクト比が４：３の表示画面にレターボッ
クス表示させる場合には、フレームメモリ33には１フレ
ームの復元画像データとして３６０ライン分のデータが
記憶される。フレームメモリ33は記憶したデータをイン
ターレース順に読出してインターレース構成の映像信号
を得る。フレームメモリ33のメモリ容量を従来の３／４
倍にしてインターレース変換が可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、両方向予測符号化
データを含む符号化データを復号化する画像復号化装置
に関する。

【０００２】

【従来の技術】近年、画像の高能率符号化技術の確立に
伴って、画像のディジタル処理が普及してきている。高
能率符号化技術は、ディジタル伝送及び記録等の効率を
向上させるために、少ないビットレートで画像データを
符号化するものである。この高能率符号化においては、
ｍ×ｎ画素のブロック単位でＤＣＴ（離散コサイン変
換）処理等の直交変換を行っている。直交変換は、入力
される標本値を空間周波数成分等の直交成分に変換する
ものである。これにより空間的な相関成分が削減可能と
なる。直交変換された成分を量子化することにより、ブ
ロックの信号の冗長度を削減する。

【０００３】更に、量子化出力にハフマン符号化等の可
変長符号化を施すことにより、データ量を一層削減す
る。ハフマン符号化は、量子化出力の統計的符号量から
算出した結果に基づいて符号化を行うものであり、出現
確率が高いデータには短いビットを割当て、出現確率が
低いデータには長いビットを割当てる可変長符号化によ
って全体のデータ量を削減する。

【０００４】更に、高能率符号化を行う装置において
は、ＭＰＥＧ（Moving Picture experts group）等など
で検討されているハイブリッド方式が主流となってい
る。この方式では、フレーム内の画像をＤＣＴ処理する
フレーム内圧縮の外に、フレーム間の相関を利用して時
間軸方向の冗長度を削減するフレーム間圧縮も採用す
る。フレーム間圧縮は、一般の動画像が前後のフレーム
でよく似ているという性質を利用して、前後のフレーム
の差分を求め差分値（予測誤差）を符号化することによ
って、ビットレートを一層低減させるものである。特
に、画像の動きを予測してフレーム間差を求めることに
より予測誤差を低減する動き補償フレーム間予測符号化
が有効である。

【０００５】このように、ハイブリッド方式では、所定
フレームの画像データをそのままＤＣＴ処理して符号化
するフレーム内符号化の外に、所定フレームの画像デー
タとこのフレーム前後のフレームの参照画像データとの
差分データのみをＤＣＴ処理して符号化する予測符号化
とを採用する。予測符号化方法としては、時間的に前方
向の参照画像データを動き補償して予測誤差を求める前
方予測符号化と、時間的に後方向の参照画像データを動
き補償して予測誤差を求める後方予測符号化と、符号化
効率を考慮して、前方若しくは後方のいずれか一方又は
両方向の平均を用いた両方向予測符号化とがある。

【０００６】フレーム内符号化によって符号化されたフ
レーム（以下、Ｉピクチャという）はフレーム内情報の
みによって符号化されているので、単独の符号化データ
のみによって復号可能である。従って、ＭＰＥＧ規格に
おいては、Ｉピクチャを固定周期（例えば１２フレー
ム）に１枚挿入するようになっている。ＭＰＥＧ規格で
は、このＩピクチャを用いた前方予測符号化によってフ
レーム間符号化フレーム（以下、Ｐピクチャという）を
得る。なお、Ｐピクチャは前方のＰピクチャを前方予測
符号化することによっても得られる。また、前方若しく
は後方のいずれか一方又は両方向のＩ，Ｐピクチャを用
いた両方向予測符号化によって両方向予測適応切換フレ
ーム（以下、Ｂピクチャという）を得る。

【０００７】図５はこの方式の圧縮法を説明するための
説明図である。図５（ａ）は入力されるフレーム画像を
示し、図５（ｂ）は符号化データを示し、図５（ｃ）は
復号化データを示している。また、図６はブロック化を
説明するための説明図である。

【０００８】フレーム番号０のフレーム画像はフレーム
内符号化される。このフレーム画像を参照画像として用
いてフレーム番号３のフレーム画像を前方予測符号化す
る。図５（ｂ）の矢印はこのような符号化の予測方向を
示しており、フレーム番号６のフレーム画像も前方のフ
レーム番号３のフレーム画像を参照画像として前方予測
符号化する。また、フレーム番号１，２のフレーム画像
はフレーム番号０，３のフレーム画像を参照画像として
両方向予測符号化される。また、フレーム番号４，５の
フレーム画像はフレーム番号３，６のフレーム画像を参
照画像として両方向予測符号化する。

【０００９】即ち、図５（ｂ）に示すように、先ず、フ
レーム番号０の画像データをフレーム内符号化してＩピ
クチャを得る。この場合には、フレーム番号０の画像デ
ータをメモリ等によってフレーム化すると共に、図６に
示すように、８画素×８ライン毎にブロック化し、ブロ
ック単位でＤＣＴ処理を施す。なお、図中、実線で示す
ＯＤＤは奇数フィールドの走査線を示し、破線で示すＥ
ＶＥＮは偶数フィールドの走査線を示している。ＤＣＴ
処理によって得たＤＣＴ変換係数は所定の量子化係数を
用いて量子化した後、可変長符号化を施して符号化デー
タを得る。

【００１０】次に入力されるフレーム番号１のフレーム
画像については、フレーム番号０，３のフレーム画像を
用いた両方向予測符号化を行うので、フレーム番号３の
フレーム画像を符号化するまではメモリに保持する。同
様に、フレーム番号２のフレーム画像についてもフレー
ム番号３のフレーム画像の符号化の後に符号化する。フ
レーム番号３のフレーム画像については、フレーム番号
０のフレーム画像を参照画像として用いた前方予測符号
化を行ってＰピクチャを得る（図５（ｂ））。即ち、フ
レーム番号０の画像データを動きベクトルを用いて動き
補償し、動き補償した参照画像データと現フレーム（フ
レーム番号３のフレーム）の画像データとの差分（予測
誤差）をＤＣＴ処理する。ＤＣＴ変換係数を量子化した
後可変長符号化することはフレーム内符号化時と同様で
ある。

【００１１】次に、既に符号化したフレーム番号０，３
のＩピクチャ，Ｐピクチャを用いてフレーム番号１，２
のフレーム画像を順次両方向予測符号化する。こうし
て、図５（ｂ）に示すように、２つのＢピクチャを得
る。以後同様にして、図５（ｂ）に示すように、フレー
ム番号６，４，５，…のフレーム画像の順に符号化を行
って、Ｐピクチャ，Ｂピクチャ，Ｂピクチャ，…を得
る。

【００１２】このように、符号化時においては、実際に
入力されるフレーム順と異なるフレーム順で符号化を行
う。復号化時には、符号化データの復号化順を元に戻し
てフレーム番号０，１，２，…の順に復号化データを出
力する必要がある。

【００１３】図７はこのような従来の画像復号化装置を
示すブロック図である。また、図８はフレーム化を説明
するための説明図であり、図８（ａ）はノンインターレ
ース走査時のフレーム化を示し、図８（ｂ）はインター
レース走査時のフレーム化を示している。

【００１４】符号バッファメモリ回路１には符号化デー
タを与える。この符号化データは図５（ｂ）に示す符号
化順で、画像データ又は予測誤差をＤＣＴ処理して量子
化した後、可変長符号化したものである。符号バッファ
メモリ回路１は入力された符号化データを保持し、復号
化処理時間と出力処理時間との時間あわせを行って可変
長復号回路２に出力する。可変長復号回路２は符号化デ
ータを可変長復号化して逆量子化回路３及びバッファ制
御回路７に出力する。バッファ制御回路７によって符号
バッファメモリ回路１を制御する。

【００１５】可変長復号回路２の出力は逆量子化回路３
によって逆量子化し、逆ＤＣＴ回路４によって逆ＤＣＴ
処理して符号化側のＤＣＴ処理前のデータに戻す。い
ま、フレーム番号０の符号化データであるＩピクチャが
入力されているものとする。この場合には、逆ＤＣＴ回
路４の出力がフレーム番号０の復元画像であり、逆ＤＣ
Ｔ回路４の出力をそのままフレームメモリ６に与える。

【００１６】逆ＤＣＴ回路４の出力はブロック単位の画
素データであり、フレームメモリ６は１フレーム分の画
素データを保持する。フレームメモリ６は後述するよう
に、Ｍ1 乃至Ｍ4 の４つの領域を有しており、メモリ制
御回路17によって書込み及び読出しが制御される。ノン
インターレース表示を行う場合には、図８（ａ）に示す
ように、フレームメモリ６は逆ＤＣＴ回路４の出力をフ
レーム順に配列して、ラスタ順に出力する。また、イン
ターレース表示を行う場合には、図８（ｂ）に示すよう
に、フレームメモリ６は逆ＤＣＴ回路４の出力を奇数フ
ィールドのデーと偶数フィールドのデータとに分けて配
列して、各フィールド毎にラスタ順で出力する。フレー
ムメモリ６の出力はスイッチ16を介して復号化データと
して出力される（図５（ｃ））。逆ＤＣＴ回路４からの
フレーム番号０の復元画像データはＰ，Ｂピクチャの復
号化のためにフレームメモリ12にも供給する。

【００１７】なお、ＤＣＴブロックがフレーム化後にブ
ロック化されている場合には、ノンインターレース表示
を行うものとすると、ライン方向の画素配列は変化させ
る必要がないので、出力順を変更するメモリとしては、
８ライン（１ブロックライン）分のデータを保持する容
量があればよい。しかし、インターレース表示を可能に
するためには、奇数フィールドと偶数フィールドとに分
けてデータを出力する必要があることから、更に多くの
メモリを必要とする。このため、一般的には、表示順を
変更するためのメモリとしてフレームメモリを採用して
フレーム化を行うことが多い。

【００１８】次に、フレーム番号３のＰピクチャを復号
化する。この場合には、逆ＤＣＴ回路４の出力は予測誤
差である。一方、動きベクトル抽出回路８は可変長復号
化回路２の出力に含まれる動きベクトルを抽出して動き
補償回路10に与えており、動き補償回路10はフレームメ
モリ12からＩピクチャの復元画像データを読出して、動
きベクトルを用いて動き補償する。動き補償回路10の出
力はスイッチ15を介して加算器５に与えられる。加算器
５は動き補償したフレーム番号０の復元画像データと逆
ＤＣＴ回路４からの予測誤差とを加算してフレーム番号
３の復元画像データを得る。このデータはフレームメモ
リ11に供給される。フレームメモリ11，12はメモリ制御
回路17によって書込み及び読出しが制御される。

【００１９】次に、フレーム番号１のＢピクチャを復号
化する。この場合にも、逆ＤＣＴ回路４の出力は予測誤
差である。動きベクトル抽出回路８はフレーム番号３の
画像とフレーム番号１の画像との間の動きベクトルを可
変長復号出力から抽出して動き補償回路９に与え、動き
補償回路９はこの動きベクトルを用いて、フレームメモ
リ11からフレーム番号３の復元画像データを動き補償し
て加算器13に出力する。加算器13は符号化時の予測モー
ドに応じて、動き補償回路９，10の出力を加算し、スイ
ッチ15を介して加算器５に供給する。加算器５は予測誤
差にスイッチ15の出力を加算してフレーム番号１のＢピ
クチャの復元画像データを得る。この画像データをフレ
ームメモリ６に与えてフレーム化した後、スイッチ16を
介して出力する（図５（ｃ））。

【００２０】次に、フレーム番号２のＢピクチャを復号
化する。この場合にも、逆ＤＣＴ回路４の出力とスイッ
チ15の出力とを加算してフレーム番号２のＢピクチャの
復元画像データを得る。この画像データはフレームメモ
リ６に与えてフレーム化した後、スイッチ16を介して出
力する（図５（ｃ））。次に、図５（ｃ）に示すよう
に、フレームメモリ11に格納しているフレーム番号３の
復元画像データをスイッチ14及びスイッチ16を介して表
示順に復号化データとして出力する。

【００２１】以後、同様の動作を繰返して、図５（ｃ）
の復号化順で復元した画像データ（復号化データ）を出
力する。なお、復号処理と出力処理とはメモリのオーバ
ラップ分とシステム中の動作時間とを考慮しながら制御
される。

【００２２】なお、Ｉ，Ｐピクチャについては、Ｂピク
チャの参照画像として用いるためにフレームメモリ11，
12に記憶させているので、実際には、これらのフレーム
メモリ11，12からの読出しを制御することにより、これ
らのフレームメモリ11，12をフレーム化用に兼用してい
る。

【００２３】次に、図９及び図１０を参照してインター
レース出力を得る場合のフレームメモリ６の書込み及び
読出しについて説明する。図９はフレームメモリ６の書
込み及び読出しを示している。また、図１０は１画面の
画像データの分割方法を示している。

【００２４】上述したように、フレームメモリ６はＭ1
乃至Ｍ4 の４つの領域を有している。１フレーム分のメ
モリを用いて１フレームの画像データをインターレース
化して出力するためには、書込み及び読出しを同時に行
う必要がある。そこで、１フレームの画像データを４つ
に分割すると共に４つの領域Ｍ1 乃至Ｍ4 を設けて、領
域毎に書込みと読出しとを制御するようになっている。

【００２５】即ち、図１０に示すように、第１フィール
ドの画像データを画面の上下で分けて夫々データＡ1 ，
Ａ2 とする。また、第２フィールドの画像データも画面
の上下で分けて夫々データＢ1 ，Ｂ2 とする。先ず、デ
ータＡ1 ，Ｂ1 は夫々領域Ｍ1 ，Ｍ3 に記憶させ、デー
タＡ2 ，Ｂ2 は夫々領域Ｍ2 ，Ｍ4 に記憶させる。

【００２６】フレーム構成で符号化された符号化データ
を復号化した場合には、加算器５からの復号化出力は、
画面の上端に対応する第１ブロックラインから画面下端
に対応するブロックラインまでブロック単位で順次出力
される。即ち、図７の画像復号化装置では、１フィール
ド時間にデータＡ1 ，Ｂ1 が復号化され、次の１フィー
ルド期間にデータＡ2 ，Ｂ2 が復号化されることにな
る。図９の横軸は復号時間及び出力時間をフィールド単
位で示しており、縦軸はフレームメモリ６の領域Ｍ1 乃
至Ｍ4 のメモリアドレスを示している。各領域Ｍ1 乃至
Ｍ4 の容量はフレームメモリ６の全容量の１／４であ
る。

【００２７】最初の１フィールド期間には、加算器５か
ら出力されたデータＡ1 ，Ｂ1 が夫々メモリＭ1 ，Ｍ3
に順次書込まれる。図９の斜線Ｋ1 ，Ｋ3 は領域Ｍ1 ，
Ｍ3への書込みを示している。データＡ1 ，Ｂ1 のデー
タ量は１フレームの１／４であり、領域Ｍ1 ，Ｍ3 の全
域に１フィールド期間で書込まれる。

【００２８】次の１フィールド期間には、加算器５から
出力されたデータＡ2 ，Ｂ2 が夫々メモリＭ2 ，Ｍ4 に
順次書込まれる。図９の斜線Ｋ2 ，Ｋ4 は領域Ｍ2 ，Ｍ
4 への書込みを示している。データＡ2 ，Ｂ2 のデータ
量は１フレームの１／４であり、領域Ｍ2 ，Ｍ4 の全域
に１フィールド期間で書込まれる。

【００２９】また、このフィールド期間には、領域Ｍ1
から読出しが行われる。図９の斜線Ｒ1 は領域Ｍ1 から
の読出しを示しており、領域Ｍ1 からは書込み順にデー
タが読出されて、半フィールド期間で領域Ｍ1 に格納さ
れたデータＡ1 の全てが読出されている。なお、図９の
斜線領域及び網線領域はデータがフレームメモリ６の所
定のアドレスに蓄積中であることを示している。更に、
図９の斜線Ｒ2 によって、このフィールド期間の後半で
は、領域Ｍ2 に格納されたデータＡ2 も読出されること
が示されている。このフィールド期間において読出した
データＡ1 ，Ａ2 は第１フィールドのデータとして出力
される。

【００３０】次のフィールド期間の前半には、斜線Ｋ3
の期間に領域Ｍ3 に書込まれたデータＢ1 が読出され
（斜線Ｒ3 ）、後半には、斜線Ｋ4の期間に領域Ｍ4 に
書込まれたデータＢ2 が読出される（斜線Ｒ4 ）。こう
して、データＢ1 ，Ｂ2 は第２フィールドのデータとし
て出力される。

【００３１】以後同様にして、メモリの使用領域が重な
らないように書込み及び読出しを繰返して、フレーム毎
の復号化出力をフィールド毎のインターレース出力に変
換して出力する。

【００３２】フレームメモリ６への読出し開始時間は垂
直同期信号の開始時間に一致している。従って、フレー
ムメモリ６から読出した映像信号を図示しない表示装置
に与えて表示させると、図１０に示す画像が表示され
る。

【００３３】ところで、１９９５年から放送が開始され
る第２世代ＥＤＴＶ（Extended Definition TV ）放送
においては、現行放送との両立性を有すると共に、画面
のアスペクト比を１６：９の横長にすることにより臨場
感あふれる番組の視聴を可能にしている。伝送された第
２世代ＥＤＴＶ信号をデコード処理することにより、有
効走査線数が４８０本でアスペクト比が１６：９のワイ
ド画像が得られるようになっている。

【００３４】このようなワイド画像をアスペクト比が１
６：９の表示画面上に表示させることにより画像の全域
を歪み無くワイド表示することができる。ところが、現
行ＮＴＳＣ方式用のテレビジョン受像機においては、画
面のアスペクト比が４：３であるので、ワイド画像を画
面の全域に表示すると、図１１（ａ）に示すように、縦
長の画像が表示されてしまう。

【００３５】そこで、アスペクト比が４：３の現行放送
用のテレビジョン受像機によって第２世代ＥＤＴＶ放送
を映出する場合には、図１１（ｂ）に示すように、画面
上下に無画部（斜線部）21を有し中央に主画部22を有す
るレターボックス表示を行うようになっている。なお、
ＮＴＳＣ方式に対応させると、フィールド当たり無画部
21は上下３０ラインずつで、主画部22は垂直方向中央の
１８０ラインに相当する。このレターボックス表示を採
用することにより、アスペクト比が４：３の現行テレビ
ジョン受像機においても、第２世代ＥＤＴＶ放送による
画像の全域を歪み無く表示することができる。

【００３６】図１２はこのようなレターボックス処理が
可能な従来の画像復号化装置を示すブロック図である。

【００３７】フレームメモリ６からのインターレース構
成の画像データはスイッチ16を介して画素数変換回路18
に与えられる。画素数変換回路18は、入力された２４０
ライン分の画像データをフィルタリング処理することに
より、１８０ライン分の画像データに変換する。画素数
変換回路18は、画面上下の３０ライン分に相当する期間
は例えばブランキング期間に設定し、１８０ライン分の
画像データは垂直方向中央の１８０ライン走査時間で出
力する。こうして、図１１（ｂ）のレターボックス画像
が得られる。

【００３８】ところで、Ｐピクチャは前方フレームの参
照画像を用いて復号化しており、復号化には参照画像を
保持するための１フレーム分のメモリが必要である。ま
た、Ｂピクチャは前方及び後方フレームの参照画像を用
いて復号化しており、これらの参照画像を保持するため
の２フレーム分のメモリが必要である。更に、符号化処
理はＤＣＴブロック単位で行っていることから、上述し
たように、加算器５の出力をフレーム化してインタレー
ス表示又はノンインターレース表示を可能にする１フレ
ーム分のメモリが必要である。この場合、Ｉ，Ｐピクチ
ャの復号化データはＢピクチャの参照画像として用いる
ためにフレームメモリ11，12に記憶させており、これら
のフレームメモリ11，12からの読出しを制御して出力す
ることにより、これらのフレームメモリ11，12をインタ
ーレース変換用に兼用することができる。しかし、Ｂピ
クチャの復号化データは参照画像用として用いられるこ
とはなくフレームメモリ11，12に記憶されないので、イ
ンターレース変換のためにフレームメモリ６を設ける必
要がある。更に、画素数変換回路18はライン数変換を行
うために、ラインメモリを必要とする。

【００３９】

【発明が解決しようとする課題】このように、上述した
従来の画像復号化装置においては、フレーム構成の画像
データをインターレース構成の画像データに変換するた
めに、入力符号化データに対応する画像データの１フレ
ーム分のメモリが必要であり回路規模が大きいという問
題があった。

【００４０】本発明は、フレーム構成の復号化データを
インターレース構成に変換して出力する場合に必要なメ
モリ容量を低減して回路規模を縮小すると共に、低コス
ト化することができる画像復号化装置を提供することを
目的とする。

【００４１】

【課題を解決するための手段】本発明に係る画像復号化
装置は、入力された符号化データを復号化してフレーム
構成の復号化データを出力する復号化手段と、復号化デ
ータの画素数を変換して出力する画素数変換手段と、こ
の画素数変換手段からの前記フレーム構成の復号化デー
タを記憶してインターレース順に出力してインターレー
ス構成の映像信号を得る第１の記憶手段とを具備したも
のである。

【００４２】本発明において、復号化手段は、入力され
た符号化データを復号化してフレーム構成の復号化デー
タを出力する。この復号化データは画素数変換手段に与
えられて、画素数が変換される。画素数変換後の復号化
データは第１の記憶手段に記憶されて、インターレース
順に読出される。このインターレース変換のために、第
１の記憶手段は、画素数変換後の１フレーム分の復号化
データを記憶することができる容量を有していればよ
い。

【００４３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。図１は本発明に係る
画像復号化装置の一実施の形態を示すブロック図であ
る。図１において図１２と同一の構成要素には同一符号
を付してある。

【００４４】符号化データは符号バッファメモリ回路１
に供給される。この符号化データは、ＤＣＴ処理、量子
化処理及び可変長符号化処理によって作成されたもので
あり、フレーム内の処理によるＩピクチャ、前方又は後
方フレームの参照画像を用いたＰピクチャ及び両方向フ
レームの参照画像を用いたＢピクチャを有している。ま
た、符号化データはＰ，Ｂピクチャ作成時に用いた動き
ベクトルの情報も含んでいる。なお、ＤＣＴ処理はフレ
ーム化後にブロック化して得たブロック単位で行われて
いる。

【００４５】符号バッファメモリ回路１は入力された符
号化データを保持し、復号化処理時間と出力処理時間と
の時間あわせを行って出力する。符号バッファメモリ回
路１の出力は可変長復号回路２に与えられる。可変長復
号回路２は入力された符号化データを可変長復号化処理
によって符号化側の可変長符号化処理前のデータに戻し
て、バッファ制御回路７、逆量子化回路３及び動きベク
トル抽出回路８に出力する。バッファ制御回路７は可変
長復号回路２の出力に基づいて符号バッファメモリ回路
１を制御するようになっている。

【００４６】動きベクトル抽出回路８はＰ，Ｂピクチャ
については、可変長復号出力に含まれる動きベクトルを
抽出して動き補償回路９，10に出力する。逆量子化回路
３は入力されたデータを逆量子化処理して逆ＤＣＴ回路
４に与え、逆ＤＣＴ回路４は逆量子化出力を逆ＤＣＴ処
理して加算器５に出力する。

【００４７】加算器５にはスイッチ15の出力も与えられ
る。スイッチ15は、逆ＤＣＴ回路４の出力がＩピクチャ
に基づくものである場合には０を加算器５に与え、Ｐピ
クチャに基づくものである場合には後述する動き補償回
路９，10の一方の出力を加算器５に与え、Ｂピクチャに
基づくものである場合には動き補償回路９，10又は後述
する加算器13の出力を加算器５に与える。加算器５は逆
ＤＣＴ回路４の出力とスイッチ15の出力とを加算するこ
とにより画像を復元して、フレームメモリ11，12に出力
すると共に、画素数変換回路31にも出力するようになっ
ている。

【００４８】フレームメモリ11，12は、メモリ制御回路
30に書込み及び読出しが制御されて、参照画像となる
Ｉ，Ｐピクチャの復元画像データを保持する。フレーム
メモリ11，12は対応するＰ，Ｂピクチャの復号タイミン
グで保持している参照画像データを動き補償回路９，10
に出力するようになっている。動き補償回路９，10は夫
々フレームメモリ11，12からの参照画像データを動きベ
クトル抽出回路８からの動きベクトルに基づいて動き補
償して出力する。動き補償回路９，10の出力はスイッチ
15に供給されると共に、加算器13にも供給される。加算
器13は、予測モードに応じて動き補償回路９，10の出力
を加算してスイッチ15に出力するようになっている。

【００４９】Ｉ，Ｐピクチャについては、フレームメモ
リ11，12に格納されている復元画像データを出力するこ
とによりインターレース出力を得るようになっている。
フレームメモリ11，12はメモリ制御回路30に書込み及び
読出しが制御されて、格納されている復元画像データを
インターレース順に読出してスイッチ14に出力する。ス
イッチ14は、画像の出力フレーム順に応じて切換り、フ
レームメモリ11，12からの画像データを画素数変換回路
32に出力する。

【００５０】画素数変換回路31には、加算器５からＢピ
クチャについてのフレーム構成の復元画像データが入力
される。画素数変換回路31は、入力された復元画像デー
タをライン数変換処理してフレームメモリ33に出力す
る。例えば、復元画像データが第２世代ＥＤＴＶ信号に
基づくものである場合には、各フレーム毎に４８０ライ
ン分のデータが画素数変換回路31に入力される。画素数
変換回路31は入力された画像データをフィルタリング処
理して、４８０ライン分のデータを３６０ラインにライ
ン数変換して出力する。画素数変換回路31は１フレーム
につき３６０ライン分のデータをフレームメモリ33に出
力する。

【００５１】フレームメモリ33は、画素数変換回路31の
出力データを１フレーム分記憶する容量を有している。
例えば、第２世代ＥＤＴＶ信号をアスペクト比が４：３
の表示画面に表示させる場合には、フレームメモリ33は
３６０ライン分の画像データを保持する容量を有してい
る。フレームメモリ33は、メモリ制御回路30に書込み及
び読出しが制御されて、順次入力されるＢピクチャの復
号化データを記憶し、インターレース順に読出してスイ
ッチ16に出力するようになっている。

【００５２】フレームメモリ33からはＢピクチャに対す
るインターレース構成の復元画像データが出力される。
一方、Ｉ，Ｐピクチャについては、上述したように、フ
レームメモリ11，12からスイッチ14を介してインターレ
ース構成の復元画像データが出力される。画素数変換回
路32は、入力されたインターレース構成の復元画像デー
タをライン数変換処理して出力する。即ち、画素数変換
回路32は図１２の画素数変換回路18と同一構成であり、
ラインメモリを有して、１フィールドの２４０ライン分
のデータを１８０ラインにライン数変換して出力する。
スイッチ16はフレームメモリ33の出力又は画素数変換回
路32の出力を画像の出力フレーム順に応じて切換えて出
力するようになっている。

【００５３】次に、このように構成された実施の形態の
動作について図２及び図３の説明図を参照して説明す
る。図２はレターボックス処理を示しており、図２
（ａ）はライン数変換前のフレーム画像を示し、図２
（ｂ）はライン数変換後のフレーム画像を示している。

【００５４】復号化処理は従来と同様である。即ち、符
号化データは符号バッファメモリ回路１に入力される。
符号化データはＩ，Ｐ，Ｂピクチャを有しており、例え
ば、図５（ｂ）のフレーム順で入力されるものとする。
符号バッファメモリ回路１は符号化処理時間及び出力時
間を考慮して、入力された符号化データを保持して可変
長復号回路２に出力する。

【００５５】可変長復号回路２によって符号化データは
可変長復号化され、逆量子化回路３によって逆量子化さ
れ、逆ＤＣＴ回路４によって逆ＤＣＴ処理されて、符号
化側のＤＣＴ処理前のデータに戻されて加算器５に供給
される。なお、これらの処理はブロック単位で行われ
る。

【００５６】入力された符号化データがＩピクチャを符
号化したものである場合には、スイッチ15は０を加算器
５に与える。これにより、加算器５は逆ＤＣＴ回路４の
出力をそのままフレームメモリ12に出力する。フレーム
メモリ12によって、各ブロックの復号化データは１フレ
ーム分蓄積され、所定の出力タイミングにおいて、表示
順に読出されてスイッチ14を介して画素数変換回路32に
与えられる。即ち、画素数変換回路32にはインターレー
ス構成の復元画像データが与えられる。

【００５７】いま、フレームメモリ12に格納された復元
画像データが１フレームに４８０ラインを有する第２世
代ＥＤＴＶ信号の符号化データを復号化したものである
ものとし、表示画面のアスペクト比が４：３であるもの
とする。この場合には、フレームメモリ12には、図２
（ａ）に示すように、水平７２０画素、垂直４８０ライ
ンの画像データが格納される。この画像データをアスペ
クト比が１６：９の表示画面に表示させると真円率が１
の画像が得られるが、アスペクト比が４：３の表示画面
に表示させると、図２（ａ）に示すように、真円率が１
ではない縦長の画像が得られる。

【００５８】この場合には、レターボックス処理が行わ
れる。即ち、画素数変換回路32は、１フィールドの２４
０ライン分の画像データを１８０ラインの画像データに
変換してスイッチ16に出力する。画素数変換回路32の出
力から１フレームの画像を再現すると、図２（ｂ）に示
すように、水平７２０画素で、垂直３２０ラインの画像
が得られる。更に、画面上下端に６０ライン分のブラン
キング部を付加することにより、レターボックス表示が
可能である。

【００５９】入力された符号化データがＰピクチャを符
号化したものである場合には、可変長復号回路２の出力
は動きベクトル抽出回路８にも与えられる。動きベクト
ル抽出回路８によって、Ｐピクチャの符号化データに含
まれる動きベクトルが抽出されて動き補償回路10に与え
られる。

【００６０】フレームメモリ12はＩピクチャの復号化デ
ータを参照画像として保持しており、動き補償回路10は
フレームメモリ12のデータを読出して、動きベクトルを
用いて動き補償する。この動き補償された参照画像のデ
ータはスイッチ15を介して加算器５に与えられる。逆Ｄ
ＣＴ回路４の出力は復号された予測誤差であり、加算器
５はこの予測誤差にスイッチ15からの参照画像のデータ
を加算することにより画像データを復元する。この画像
データはフレームメモリ11に格納される。

【００６１】フレームメモリ11に格納された画像データ
も、インターレース順に読出されてスイッチ14を介して
画素数変換回路32に与えられる。画素数変換回路32は２
４０ライン分の画像データを１８０ラインの画像データ
に変換してスイッチ16を介して出力する。こうして、レ
ターボックス画像が得られる。

【００６２】次に、Ｂピクチャに基く符号化データが入
力されるものとする。この場合にも、可変長復号回路２
の出力は、逆量子化回路３及び逆ＤＣＴ回路４に与えら
れると共に、動きベクトル抽出回路８にも与えられる。
逆ＤＣＴ回路４からはＤＣＴ処理前の予測誤差が加算器
５に出力される。一方、動きベクトル抽出回路８は可変
長復号出力から参照画像に対応する動きベクトルを抽出
して夫々動き補償回路10，９に出力する。なお、予測モ
ードによっては、いずれか一方の動きベクトルのみが抽
出されることもある。

【００６３】フレームメモリ12，11は夫々Ｉピクチャ，
Ｐピクチャの復元画像データを参照画像データとして保
持しており、動き補償回路９，10はこれらの復元画像デ
ータを読出して、動きベクトルに基づいて動き補償して
スイッチ15及び加算器13に出力する。即ち、動き補償回
路９，10は、逆ＤＣＴ回路４から出力された所定ブロッ
クの復号化データに対応するブロック化位置を動きベク
トルによって補正して、補正したブロック化位置のブロ
ックデータを動き補償した参照画像データとして出力す
る。加算器13は動き補償回路９，10の出力を加算してス
イッチ15に出力する。スイッチ15は、予測方向が前方で
ある場合には動き補償回路10の出力を選択し、後方であ
る場合には動き補償回路９の出力を選択し、両方向であ
る場合には加算器13の出力を選択して、動き補償した参
照画像データとして加算器５に出力する。

【００６４】こうして、加算器５は、逆ＤＣＴ回路４か
らのブロックデータとスイッチ15からのブロック単位の
参照画像データとを加算して、Ｂピクチャの画像データ
を復元して画素数変換回路31に出力する。入力される符
号化データは、画像データをフレーム化した後にブロッ
ク単位で符号化したものであるので、復号化処理もブロ
ック単位で行われ、加算器５からのフレーム構成の復元
画像データはブロック単位で出力される。即ち、加算器
５からは画面上端のブロックラインから画面下端のブロ
ックラインまで順次ブロック単位でＢピクチャの復元画
像データが出力される。

【００６５】図３は画素数変換回路31の動作を説明する
ためのものであり、図３（ａ）は加算器５からのブロッ
ク単位の復元画像データを示し、図３（ｂ）は画素数変
換回路31からのブロック単位の復元画像データを示して
いる。図３中の実線は奇数フィールドの復元画像データ
を示し、破線は偶数フィールドの復元画像データを示し
ている。

【００６６】画素数変換回路31はブロック単位の復元画
像データに対してライン数変換処理を施す。図３（ａ）
に示す例えば８画素×８ラインのブロックの復元画像デ
ータが入力されると、画素数変換回路31は、フィルタリ
ング処理によって、８画素×６ラインのブロックに変換
して出力する。これにより、１フレームのライン数は３
／４倍となり、画素数変換回路31からは１フレームにつ
き３６０ラインのフレーム構成の復元画像データが出力
される。画素数変換回路31はブロックの復元画像データ
を保持するメモリ容量を有していればよく、ラインメモ
リは不要である。なお、一般的な復号化装置において
は、ブロックデータを保持するバッファメモリを有して
いるので、画素数変換回路31はこのバッファメモリを利
用してライン数変換処理を行えばよい。更に、加算器５
から２ライン同時に読出して補間処理を行うことによ
り、画素数変換回路31を係数器によって構成することも
可能である。

【００６７】フレームメモリ33は、１フレームが３６０
ラインで構成された復元画像データが入力され、メモリ
制御回路17に制御されて格納した画像データをインター
レース順に読出してスイッチ16を介して出力する。こう
して、スイッチ16からのインターレース構成の復元画像
データをアスペクト比が４：３の図示しない表示装置に
与えることにより、レターボックス表示が行われる。

【００６８】このように、本実施の形態においては、Ｂ
ピクチャの復元画像データをインターレース変換するた
めのフレームメモリ33には、ライン数変換処理（レター
ボックス処理）後の復元画像データを与えるようになっ
ているので、フレームメモリ33の容量を出力する復元画
像データのライン数に応じて小さくすることができる。
例えば、第２世代ＥＤＴＶ信号の符号化データを復号化
してアスペクト比が４：３の表示画面にレターボックス
表示させる場合には、フレームメモリ33の容量を従来の
３／４倍に小さくすることができる。

【００６９】図４は本発明の他の実施の形態を示すブロ
ック図である。図４において図１と同一の構成要素には
同一符号を付して説明を省略する。

【００７０】本実施の形態は画素数変換回路32を省略し
た点が図１の実施の形態と異なる。本実施の形態におい
ては、加算器５からの復元画像データ及びスイッチ14の
出力がスイッチ16に与えられる。スイッチ16はピクチャ
タイプに応じて切換り、復元画像データがＢピクチャを
復号化したものである場合には加算器５の出力を選択
し、Ｉ，Ｐピクチャを復号化したものである場合にはス
イッチ14の出力を選択するようになっている。

【００７１】本実施の形態においては、フレームメモリ
11，12はフレーム構成の復元画像データをそのままスイ
ッチ14を介してスイッチ16に出力するようになってい
る。即ち、加算器５の出力及びスイッチ14の出力はいず
れもフレーム構成の復元画像データであり、この復元画
像データは画素数変換回路35に与えられる。

【００７２】画素数変換回路35は図１の画素数変換回路
31と同一構成であり、ブロック単位でライン数変換処理
を行って、１フレームのライン数を所望のライン数に変
換する。例えば、入力符号化データが第２世代ＥＤＴＶ
信号を符号化したものであって、アスペクト比が４：３
の表示画面にレターボックス表示を行う場合には、画素
数変換回路31は１フレームで４８０ライン分の復元画像
データを３６０ラインの復元画像データに変換してフレ
ームメモリ33に出力する。

【００７３】フレームメモリ33はメモリ制御回路30に制
御されて、フレーム構成の復元画像データをインターレ
ース構成の復元画像データに変換して出力するようにな
っている。

【００７４】次に、このように構成された実施の形態の
動作について説明する。

【００７５】Ｂピクチャの復号化及びインターレース化
は図１の実施の形態と同様であり、加算器５からの復元
画像データはスイッチ16を介して画素数変換回路35に与
えられる。画素数変換回路35は、ブロック単位で順次入
力されるフレーム構成の復元画像データに対して、ライ
ン数変換処理を行う。

【００７６】例えば、第２世代ＥＤＴＶ信号をアスペク
ト比が４：３の表示画面にレターボックス表示させる場
合には、１フレームのライン数を３／４倍にする。画素
数変換回路35からは１フレームにつき３６０ラインのフ
レーム構成の復元画像データが出力される。画素数変換
回路35からの復元画像データはフレームメモリ33に与え
られ、メモリ制御回路30によってインターレース順に読
出される。

【００７７】Ｉ，Ｐピクチャについては、メモリ制御回
路30は、フレームメモリ11，12に格納されたフレーム構
成の復元画像データをブロック順に読出し、スイッチ14
及びスイッチ16を介して画素数変換回路35に与える。こ
の場合にも、画素数変換回路35にはフレーム構成の復元
画像データがブロック単位で入力されることになり、画
素数変換回路35は、フレームのライン数を３／４倍にす
る。

【００７８】こうして、Ｉ，Ｐピクチャについても、ラ
イン数が低減されたフレーム構成の復元画像データがフ
レームメモリ33に与えられることになり、フレームメモ
リ33はメモリ制御回路30に制御されて、入力された復元
画像データをインターレース変換して出力する。

【００７９】このように、本実施例においては、Ｉ，Ｐ
ピクチャについてもインターレース変換をフレームメモ
リ33にて行っており、画素数変換回路35をＩ，Ｐ，Ｂピ
クチャで共用にすることができる。この場合の画素数変
換回路35は、図１の実施の形態の画素数変換回路31と同
様に、ラインメモリは不要である。画素数変換回路32を
省略することができ、図１の実施の形態よりも回路規模
を縮小して低コスト化することができる。

【００８０】

【発明の効果】以上説明したように本発明によれば、フ
レーム構成の復号化データをインターレース構成に変換
して出力する場合に必要なメモリ容量を低減して回路規
模を縮小すると共に、低コスト化することができるとい
う効果を有する。

【図面の簡単な説明】

【図１】本発明に係る画像復号化装置の一実施の形態を
示すブロック図。

【図２】実施の形態の動作を説明するための説明図。

【図３】実施の形態の動作を説明するための説明図。

【図４】本発明の他の実施の形態を示すブロック図。

【図５】予測符号化を説明するための説明図。

【図６】ブロック化を説明するための説明図。

【図７】従来の画像復号化装置を示すブロック図。

【図８】フレーム化を説明するための説明図。

【図９】従来例の動作を説明するための説明図。

【図１０】従来例の動作を説明するための説明図。

【図１１】レターボックス表示を説明するための説明
図。

【図１２】従来の画像復号化装置を示すブロック図。

【符号の説明】

30…メモリ制御回路、31，32…画素数変換回路、33…フ
レームメモリ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力された符号化データを復号化してフ
   レーム構成の復号化データを出力する復号化手段と、 復号化データの画素数を変換して出力する画素数変換手
   段と、 この画素数変換手段からの前記フレーム構成の復号化デ
   ータを記憶してインターレース順に出力してインターレ
   ース構成の映像信号を得る第１の記憶手段とを具備した
   ことを特徴とする画像復号化装置。
2. 【請求項２】 前記復号化手段は、前方及び後方の参照
   画像を用いた両方向予測符号化データを含む符号化デー
   タが入力され、入力された符号化データを所定のブロッ
   ク単位で復号化してフレーム構成の復号化データを出力
   し、 前記画素数変換手段は、前記両方向予測符号化データに
   対する復号化処理によって前記復号化手段から出力され
   たフレーム構成の復号化データの画素数を変換して出力
   することを特徴とする請求項１に記載の画像復号化装
   置。
3. 【請求項３】 前記画素数変換手段は、前記所定のブロ
   ック単位で画素数の変換を行うことを特徴とする請求項
   ２に記載の画像復号化装置。
4. 【請求項４】 前記両方向予測符号化データ以外の符号
   化データに対する復号化処理によって前記復号化手段か
   ら出力されたフレーム構成の復号化データを記憶してイ
   ンターレース順に出力する第２の記憶手段を具備し、 前記画素数変換手段は、前記復号化手段からフレーム構
   成の復号化データが与えられると共に前記第２の記憶手
   段からインターレース構成の復号化データが与えられ、
   前記第２の記憶手段からのインターレース構成の復号化
   データについてはラインメモリを用いて画素数を変換す
   ることを特徴とする請求項２に記載の画像復号化装置。
5. 【請求項５】 前記両方向予測符号化データ以外の符号
   化データに対する復号化処理によって前記復号化手段か
   ら出力されたフレーム構成の復号化データを記憶してフ
   レーム構成のまま出力する第３の記憶手段と、 前記両方向予測符号化データに対する復号化処理によっ
   て前記復号化手段から出力されたフレーム構成の復号化
   データと前記第３の記憶手段からの復号化データとを切
   換えて前記画素数変換手段に与えるスイッチとを具備し
   たことを特徴とする請求項２に記載の画像復号化装置。
6. 【請求項６】 前記画素数変換手段は、係数器によって
   構成されることを特徴とする請求項２又は請求項５のい
   ずれか一方に記載の画像復号化装置。
7. 【請求項７】 前記画素数変換手段は、アスペクト比が
   ４：３より横に長い画像をアスペクト比が４：３の表示
   画面に表示するためのレターボックス処理を行うことを
   特徴とする請求項１に記載の画像復号化装置。