JPH0936777A - 送信電力出力制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 バースト状で送信する送信信号に対して的確
な電力増幅を行い、一定電力の送信信号として出力す
る。 【解決手段】 例えば送信スロットで送信される第１
のバースト信号の検波電圧及び送信スロットで送信さ
れる第２のバースト信号の検波電圧を各々ピークホール
ド回路１８６，１８７に保持し、第１のバースト信号の
送信時にはピークホールド回路１８７の出力電圧と基準
電圧とを比較する一方、第２のバースト信号の送信時に
はピークホールド回路１８６の出力電圧と基準電圧とを
比較し、これらの比較結果を送信アンプ１８１へ与え送
信バースト信号を増幅させる。この結果、送信アンプで
増幅されるバースト信号の電力を一定値に保持できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は狭帯域ＴＤＭＡ（Ｔ
ｉｍｅ Ｄｉｖｉｓｉｏｎ ＭｕｉｔｉｐｌｅＡｃｃｅ
ｓｓ）無線通信において送信する無線信号の送信電力を
制御する送信電力出力制御回路に関する。

【０００２】

【従来の技術】この種のＴＤＭＡ無線通信において無線
信号の送信電力を制御する場合、従来は、電源電圧，入
力電圧及び温度等の諸条件が変動しても図４に示す自動
電力制御回路により、送信電力を一定に保持して送信す
るようにしている。図４において、２００は発振器、２
０１は送信アンプ、２０２は方向性結合器、２０３は方
向性結合器の出力の一部を検波する検波回路、２０４は
比較誤差アンプである。

【０００３】ところで、このように構成された自動電力
制御回路において、発振器２００からの出力は、送信ア
ンプ２０１で電力増幅されて方向性結合器２０２を介し
無線送信信号ＴＸとして外部へ出力される。この場合、
方向性結合器２０２により送信信号の一部を分岐してコ
ンデンサＣ１を介し検波回路２０３へ与える。

【０００４】検波回路２０３では、分岐された送信信号
の一部をダイオードＤ，コンデンサＣ２及び抵抗Ｒ２か
らなる回路により検波電圧Ｖdet を生成し、比較誤差ア
ンプ２０４へ出力する。この場合、比較誤差アンプ２０
４では、この検波電圧Ｖdetと基準電圧Ｖref とを比較
し、その比較結果に応じた制御電圧ＶAPC を送信アンプ
２０１へ与え、送信アンプ２０１の増幅度を制御する。
このようにして、この自動電力制御回路では送信電力を
制御するための負帰還ループを形成し、無線信号を一定
の送信電力で送信するようにしている。

【０００５】

【発明が解決しようとする課題】このような自動電力制
御回路が用いられる狭帯域ＴＤＭＡ無線通信では、送信
信号はバースト状に送信される。このため、送信波の立
ち上がり及び立ち下がり部分についても正確な電力増幅
を行なって一定のレベルのバースト波を出力しなければ
ならない。そして、こうしたバースト波に対する出力変
動を抑制するためには、図４の検波回路２０３において
その出力電圧を平滑するためのコンデンサＣ２及び抵抗
Ｒ２からなる平滑回路の時定数を大きくする必要があ
る。しかし、平滑回路の時定数を大きくすると、形成さ
れている負帰還ループにより、制御信号ＶAPC の伝達に
遅れが生じて応答速度が低下するという欠点があり、従
って送信アンプ側では送信するバースト波に対し的確な
電力増幅を行うことができないという問題があった。従
って本発明は、狭帯域ＴＤＭＡにおける無線通信のよう
な、バースト状で送信する送信信号に対しても的確な電
力増幅を行い、一定電力の送信信号を出力することを目
的とする。

【０００６】

【課題を解決するための手段】このような課題を解決す
るために本発明は、複数の各タイムスロットを介して送
信されるバースト信号の送信電力を制御する送信電力出
力制御回路において、バースト信号の送信電力を増幅度
に応じて増幅する送信増幅器と、送信増幅器の出力信号
を検波する検波回路と、連続するタイムスロットを介し
て送信された各バースト信号の検波回路を介する各検波
電圧を交互に蓄積保持する第１及び第２のピークホール
ド回路と、バースト信号の送信時にはこのバースト信号
の１タイムスロット前に送信されたバースト信号の検波
電圧を蓄積保持したピークホールド回路の検波電圧と基
準電圧とを比較し、この比較結果を上記増幅度として送
信増幅器へ与える比較器とを設けたものである。この結
果、比較器においては、送信増幅器が例えば或タイムス
ロットのバースト信号を増幅して出力する場合は、直接
この送信バースト信号の検波電圧と基準電圧とを比較せ
ずに、このバースト信号の１つ前のタイムロットで送信
されたバースト信号の検波電圧と基準電圧とを比較する
ため、送信するバースト信号の検波電圧に変動が生じて
も常に安定した増幅度を送信増幅器に与えることがで
き、従って送信増幅器で増幅されるバースト信号の電力
を一定値に保持することができる。また、第１及び第２
のピークホールド回路は比較器により基準電圧との比較
の終了後はそれぞれ蓄積保持している検波電圧を消去す
るようにしたものである。この結果、蓄積保持されてい
る検波電圧にさらに次のバースト信号による検波電圧が
加算されるようなことがなく、従って各ピークホールド
回路では正確な検波電圧を蓄積保持できる。

【０００７】

【発明の実施の形態】以下、本発明について図面を参照
して説明する。図３は本発明に係る送信電力出力制御回
路が適用される装置の実施の形態を示すブロック図であ
る。なお、この装置は、図示しない各移動局（各子機）
とＴＤＭＡ無線通信を行う基地局である。

【０００８】図３において、１はアンテナＡＴを介して
各子機と無線通信を行う無線送受信部、２は無線送受信
部１からの無線信号の中からデジタル音声信号等を復調
するモデム復調器、３は復調信号の中から指定されたタ
イムスロットの信号を抽出するチャネルコーディック、
４はチャネルコーディック３で抽出されたデジタル信号
をアナログ信号に変換する音声コーディック、５Ａ，５
Ｂはそれぞれ有線回線Ｌ１，Ｌ２に接続され音声コーデ
ィック４からのアナログ信号を２線の信号に変換して各
有線回線Ｌ１，Ｌ２側へ出力すると共に有線回線Ｌ１，
Ｌ２側からの信号を４線の信号として音声コーディック
４へ出力する２線４線変換部である。

【０００９】また、６は音声コーディック４を介する有
線回線側からのデジタル信号の中から指定されたタイム
スロットの信号を抽出するチャネルコーディック、７は
チャネルコーディック６からのデジタル信号を変調して
無線送受信部１へ出力するモデム変調器、８は基地局の
全制御を行うＣＰＵである。

【００１０】次に、無線送受信部１は次のように構成さ
れている。即ち、１２はアンテナＡＴ及びアンテナスイ
ッチ１１を介し子機側から送信されてくる周波数１．９
ＧＨｚ帯の無線信号を増幅する受信増幅部、１３は受信
増幅部１２の出力信号と後述のＰＬＬシンセサイザから
の例えば周波数１．６ＧＨｚ帯の信号とを混合して周波
数２４０ＭＨｚ帯の信号として出力する第１ミキサ、１
４は第１ミキサ１３の信号とＰＬＬシンセサイザからの
例えば周波数２３０ＭＨｚ帯の信号とを混合して周波数
１０．８ＭＨｚ帯の信号として出力する第２ミキサ、１
５Ａは第２ミキサ１４の出力信号を入力して例えば周波
数１０．８ＭＨｚ帯の信号としてモデム復調器２へ出力
する中間周波増幅部、１５Ｂは子機側の電波の有無を検
出するキャリア検出部である。

【００１１】また、１６はモデム変調器７からの信号を
ＰＬＬシンセサイザからの例えば周波数２３０ＭＨｚ帯
の信号に基づき変調し周波数２４０ＭＨｚ帯の信号とし
て出力する直交変調器、１７は直交変調器１６からの信
号とＰＬＬシンセサイザからの例えば周波数１．６ＧＨ
ｚ帯の信号とを混合して周波数１．９ＧＨｚ帯の送信信
号として出力する第３ミキサ、１８は周波数１．９ＧＨ
ｚ帯の送信信号Ａを増幅してアンテナスイッチ１１及び
アンテナＡＴを介し各子機側へ出力する送信増幅部であ
る。

【００１２】次にこのように構成された基地局の動作に
ついて説明する。アンテナＡＴを介し各子機からの周波
数１．９ＧＨｚ帯の無線信号が無線送受信部１に入力さ
れると、無線送受信部１では、受信増幅部１２でこれを
増幅し、さらにこの信号を、第１ミキサ１３，第２ミキ
サ１４，及び中間周波増幅部１５Ａで例えば１０．８Ｍ
Ｈｚ帯の信号としてモデム復調器２へ出力する。この周
波数１０．８ＭＨｚ帯の受信信号はモデム復調器２で復
調され、さらに指定されたタイムスロットの復調信号が
チャネルコーディック３で抽出され、ＣＰＵ８及び音声
コーディック４へ与えられる。音声コーディック４へ与
えられた音声信号は、音声コーディック４でアナログ音
声信号に変換されて有線回線側へ送出される。

【００１３】一方、有線回線側からの音声信号は音声コ
ーディック４でデジタル信号に変換され、指定されたタ
イムスロットのデジタル信号がチャネルコーディック６
で抽出された後、モデム変調器７で変調されて無線送受
信部１へ送られる。無線送受信部１では、この入力信号
を直交変調器１６及び第３ミキサ１７により周波数１．
９ＧＨｚ帯の信号としたうえ、送信増幅部１８で増幅
し、子機側へ無線信号として伝送する。また、有線回線
側からの着信信号等は、図示しない回線インタフェース
を介してＣＰＵ８に与えられ、この場合ＣＰＵ８は、着
信データをチャネルコーディック６へ与えて子機側へ伝
送する。

【００１４】なお、無線送受信部１内には、上述したＰ
ＬＬシンセサイザ１９が設けられており、ＰＬＬシンセ
サイザ１９は、第１ミキサ１３及び第３ミキサ１７に対
し例えば周波数１．６ＧＨｚ帯の信号を出力するＶＣＯ
（電圧制御発振器）１９Ａ、第２ミキサ１３及び直交復
調器１６に対し例えば周波数２３０ＭＨｚ帯の信号を出
力するＶＣＯ１９Ｂ、ＶＣＯ１９Ａの出力信号の位相と
基準信号の位相とを比較して位相差に応じた電圧をＶＣ
Ｏ１９Ａへ出力するＰＬＬ部１９Ｃ、及び、ＶＣＯ１９
Ｂの出力信号の位相と基準信号の位相とを比較して位相
差に応じた電圧をＶＣＯ１９Ｂへ出力するＰＬＬ部１９
Ｄから構成される。

【００１５】ところで送信増幅部１８は、上述したよう
に、周波数１．９ＧＨｚ帯の送信信号Ａを電力増幅して
アンテナスイッチ１１及びアンテナＡＴを介し各子機側
へ出力している。しかし、このような送信信号Ａはバー
スト状の信号であるため、的確な電力増幅を行うことが
できない。このため、このような狭帯域ＴＤＭＡ無線通
信で送受されるバースト状の送信信号に対しても的確に
電力増幅を行い、一定レベルの送信信号を出力できるよ
うにする。

【００１６】図１はこのような送信増幅部１８の構成を
示すブロック図であり、上述した送信電力出力制御回路
に相当するものである。同図において、１８１は送信ア
ンプ、１８２は方向性結合器、１８３は方向性結合器の
出力の一部を検波する検波回路、１８４は比較誤差アン
プである。そして、これらの送信アンプ１８１，方向性
結合器１８２，検波回路１８３及び比較誤差アンプ１８
４は、各々、図４に示す従来回路の送信アンプ２０１，
方向性結合器２０２，検波回路２０３及び比較誤差アン
プ２０４に相当する。

【００１７】この他、この送信増幅部１８には、電流ア
ンプ１８５、スイッチ１８６Ａ，１８６Ｂ，コンデンサ
Ｃ３及び抵抗Ｒ３からなるピークホールド回路１８６、
スイッチ１８７Ａ，１８７Ｂ，コンデンサＣ４及び抵抗
Ｒ４からなるピークホールド回路１８７、及び各ピーク
ホールド回路１８６，１８７の出力を選択するスイッチ
１８８が設けられている。なお、各ピークホールド回路
１８６，１８７内の各スイッチ及びスイッチ１８８はＣ
ＰＵ８の制御により切り替えられる。

【００１８】図１において、図３の第３ミキサ１７から
出力される周波数１．９ＧＨｚの送信信号Ａが送信アン
プ１８１に与えられると、送信アンプ１８１ではこれを
電力増幅して方向性結合器１８２を介し無線送信信号Ｔ
Ｘとして外部へ出力する。この場合、方向性結合器１８
２により送信信号の一部が分岐されてコンデンサＣ１を
介し検波回路１８３へ与えられる。

【００１９】検波回路１８３では、分岐された無線送信
信号ＴＸの一部をダイオードＤ，コンデンサＣ２及び抵
抗Ｒ２からなる回路により検波電圧Ｖdet を生成し、電
流アンプ１８５に与え電流増幅させる。この場合、電流
アンプ１８５の出力信号は、各ピークホールド回路１８
６，１８７の各スイッチがＣＰＵ８により開閉制御され
ることにより、何れかのピークホールド回路のコンデン
サに蓄積され、このコンデンサに蓄積された出力信号
が、ＣＰＵ８により同様に切替制御されるスイッチ１８
８を経由し比較誤差アンプ１８４に出力される。この結
果、比較誤差アンプ１８４では、何れかのピークホール
ド回路のコンデンサに蓄積された電流アンプ１８５の出
力信号と、基準電圧Ｖref とを比較し、その比較結果に
応じた制御電圧ＶAPC を送信アンプ１８１へ与え、送信
アンプ１８１の増幅度を制御する。この結果、送信アン
プ１８１では送信信号Ａを的確に増幅して無線送信信号
ＴＸとして出力することができる。

【００２０】次に、本発明の要部を示す各ピークホール
ド回路の動作及びＣＰＵ８による各スイッチの切替動作
を図１のブロック図及び図２のタイミングチャートに基
づいてさらに詳細に説明する。一般にこの種の基地局で
は、各子機に対し送信を行う場合、図２（ａ）に示す
〜の４つの送信タイミング（送信タイムスロット）で
各バースト信号を送信する。また、各子機からのバース
ト信号を受信する場合は、各送信タイミング〜でバ
ースト信号を送信した後の４つの受信タイムスロットで
受信する。そこで、ＣＰＵ８はまず送信タイミングの
開始時点では、ピークホールド回路１８６のスイッチ１
８６Ａを閉結し、スイッチ１８６Ｂを開放する。する
と、検波回路１８３の出力を増幅する電流アンプ１８５
の出力信号がコンデンサＣ３に蓄積され、コンデンサＣ
３の充電が開始される。

【００２１】また、このときピークホールド回路１８７
ではスイッチ１８７Ａは開放状態に制御され、またスイ
ッチ１８７Ｂも既に開放状態に制御されて、コンデンサ
Ｃ４には既に電流アンプ１８５の出力信号が十分充電さ
れ、従ってピークホールド回路１８７には安定した出力
電圧が確保されている。このため、ＣＰＵ８は送信タイ
ミングの開始時点でスイッチ１８８を制御しその接点
をｂ側に切り替える。すると、ピークホールド回路１８
７のコンデンサＣ４に蓄積されている電流アンプ１８５
の出力電圧がスイッチ１８８を介し比較誤差アンプ１８
４に与えられ、この結果、比較誤差アンプ１８４から基
準電圧Ｖref と比較した結果の制御電圧ＶAPC が送信ア
ンプ１８１へ与えられる。

【００２２】その後、送信タイミングの終了時点にな
ると、ＣＰＵ８は、スイッチ１８８を制御してその接点
をｂ側から切り離す。また、このときＣＰＵ８は、ピン
クホールド回路１８７のスイッチ１８７Ｂが閉となるよ
うに制御し、ピンクホールド回路１８７のコンデンサＣ
４に蓄積されている出力信号を抵抗Ｒ４を通って放電さ
せ、その充電量を「０」にする。この結果、ピンクホー
ルド回路１８７のコンデンサＣ４に次の送信タイミング
で電流アンプ１８４の出力信号を蓄積する場合に正確な
値として蓄積することができる。

【００２３】次に送信タイミングの開始時点になる
と、送信タイミングの時点で充電を開始したピークホ
ールド回路１８６のコンデンサＣ３には電流アンプ１８
５の出力信号が十分蓄積され、従ってピークホールド回
路１８６から安定した出力電圧が得られることから、Ｃ
ＰＵ８はスイッチ１８６Ａを開放すると共に、スイッチ
１８８を制御してその接点をａ側に切り替える。する
と、今度はピークホールド回路１８６のコンデンサＣ３
に蓄積されている電流アンプ１８５の出力電圧が比較誤
差アンプ１８４に与えられる。

【００２４】また、このときＣＰＵ８はピークホールド
回路１８７のスイッチ１８７Ａを閉結し、スイッチ１８
７Ｂを開放するように制御する。すると、電流アンプ１
８５の出力信号はピークホールド回路１８７のコンデン
サＣ４に蓄積され、コンデンサＣ４の充電が開始され
る。そして送信タイミングの終了時点になると、ＣＰ
Ｕ８は、スイッチ１８８を制御してその接点をａ側から
切り離す。また、ピンクホールド回路１８６のスイッチ
１８６Ｂを閉に制御することにより、ピンクホールド回
路１８６のコンデンサＣ３に蓄積されている出力信号の
電荷を抵抗Ｒ３を通って放電させ、その充電量を「０」
にする。

【００２５】こうして、送信タイミングが終了して、
次に送信タイミングの時点になると、ＣＰＵ８は送信
タイミングの時点と同様に各スイッチを制御する。そ
してその後、送信タイミングの時点になると、送信タ
イミングの時点と同様に各スイッチを制御する。この
ように、送信タイミング，で送信されるバースト信
号の検波出力をそれぞれピークホールド回路１８６でホ
ールドしておき、送信タイミング，で送信するバー
スト信号の電力制御に用いると共に、送信タイミング
，で送信されるバースト信号の検波出力をそれぞれ
ピークホールド回路１８７にホールドし、送信タイミン
グ，で送信するバースト信号の電力制御に用いるよ
うに構成したものである。

【００２６】この結果、比較誤差アンプ１８４では、直
接、バースト信号の検波電圧と基準電圧Ｖref とを比較
せず、１つ前のバースト信号の電圧値を保持しているピ
ークホールド回路の出力電圧と基準電圧Ｖref と比較す
るため、検波電圧に変動が生じても常に安定した制御電
圧ＶAPC を送信アンプ１８１へ与えることができ、従っ
て送信アンプ１８１でバースト信号を増幅する場合の増
幅度を一定に保つことができる。

【００２７】

【発明の効果】以上説明したように本発明によれば、連
続するタイムスロットを介して送信された各バースト信
号の検波回路を介する各検波電圧を交互に第１及び第２
のピークホールド回路に蓄積保持し、比較器は、バース
ト信号の送信時にはこのバースト信号の１タイムスロッ
ト前に送信されたバースト信号に対応する検波電圧を保
持したピークホールド回路の検波電圧と基準電圧とを比
較し、この比較結果を送信増幅器へ与えて、送信バース
ト信号の電力増幅を行わせるようにしたので、直接送信
バースト信号の検波電圧と基準電圧とを比較せずに、こ
のバースト信号の１つ前のバースト信号の検波電圧と基
準電圧とが比較されるため、送信するバースト信号の検
波電圧に変動が生じても安定した増幅度を送信増幅器に
与えることができ、従って送信増幅器で増幅されるバー
スト信号の電力を一定値に保持することができる。ま
た、第１及び第２のピークホールド回路は比較器により
基準電圧との比較の終了後はそれぞれ蓄積保持している
検波電圧を消去するようにしたので、蓄積保持されてい
る検波電圧にさらに次のバースト信号による検波電圧が
加算されるようなことがなく、従って各ピークホールド
回路では常に正確な検波電圧を蓄積保持できる。

【図面の簡単な説明】

【図１】 本発明に係る送信電力出力制御回路の構成を
示すブロック図である。

【図２】 上記送信電力出力制御回路の動作を示すタイ
ミングチャートである。

【図３】 送信電力出力制御回路が適用される装置の構
成を示すブロック図である。

【図４】 従来回路のブロック図である。

【符号の説明】

１…無線送受信部、８…ＣＰＵ、１１…アンテナスイッ
チ、１２…受信増幅部、１３，１４，１７…ミキサ、１
５Ａ…中間周波増幅部、１６…直交変調器、１８…送信
増幅部、１８１…送信アンプ、１８２…方向性結合器、
１８３…検波回路、１８４…比較誤差アンプ、１８５…
電流アンプ、１８６，１８７…ピークホールド回路、１
８６Ａ，１８６Ｂ，１８７Ａ，１８７Ｂ，１８８…スイ
ッチ、Ａ…送信信号、ＶAPC …制御電圧、Ｖref …基準
電圧。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の各タイムスロットを介して送信さ
   れる各バースト信号の送信電力を制御する送信電力出力
   制御回路において、 前記バースト信号の送信電力を増幅度に応じて増幅する
   送信増幅器と、送信増幅器の出力信号を検波する検波回
   路と、連続するタイムスロットを介して送信された各バ
   ースト信号の前記検波回路を介する各検波電圧を交互に
   蓄積保持する第１及び第２のピークホールド回路と、バ
   ースト信号の送信時にはこのバースト信号の１タイムス
   ロット前に送信されたバースト信号に対応する検波電圧
   を蓄積保持したピークホールド回路からの蓄積保持され
   ている検波電圧と基準電圧とを比較し、この比較結果を
   前記増幅度として送信増幅器へ与える比較器とを備えた
   ことを特徴とする送信電力出力制御回路。
2. 【請求項２】 請求項１記載の送信電力出力制御回路に
   おいて、 前記第１及び第２のピークホールド回路は、前記比較器
   により基準電圧との比較の終了後はそれぞれ蓄積保持し
   ている検波電圧を消去することを特徴とする送信電力出
   力制御回路。