JP3457844B2 - 通信装置 - Google Patents
通信装置Info
- Publication number
- JP3457844B2 JP3457844B2 JP13712797A JP13712797A JP3457844B2 JP 3457844 B2 JP3457844 B2 JP 3457844B2 JP 13712797 A JP13712797 A JP 13712797A JP 13712797 A JP13712797 A JP 13712797A JP 3457844 B2 JP3457844 B2 JP 3457844B2
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- converter
- frequency
- temperature
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は通信装置に関し、特
に具備するデジタル温度補償型水晶発振器（ＤＴＣＸ
Ｏ）の位相雑音（Ｃ／Ｎ，ＣＮ比）を改善する技術に関
するものである。 【０００２】 【従来技術】図４は従来のデジタル温度補償水晶発振器
（以下、ＤＴＣＸＯ）のブロック構成例を示す図であ
る。ＤＴＣＸＯは通常の温度補償型水晶発振器（ＴＣＸ
Ｏ）に比べ周波数精度が高く、高い周波数精度を要求さ
れる通信装置に使用される。図示するようにＤＴＣＸＯ
６０は水晶振動子を使用した発振回路６１、温度センサ
６２、Ａ／Ｄ変換器（又はカウンターを用いる場合も有
る）６３、ＣＰＵ（中央処理装置）６４、Ｄ／Ａ変換器
６５、積分回路６６、記憶回路６７で構成されている。 【０００３】水晶振動子は温度変化により発振周波数
（ｆosc ）が変化する温度特性をもっているため、発振
回路６１（詳細は図５参照）は温度変化に対応した制御
電圧で補正して出力周波数を一定に保持するようになっ
ている。 【０００４】予め、記憶回路６７には温度変化による共
振周波数のずれを補正する制御情報（電圧値）が格納さ
れている。温度センサ６２は発振回路６１の温度を検出
しＡ／Ｄ変換器６３でデジタル値に変換してＣＰＵ６４
へ出力する。ＣＰＵ６４は前記記憶回路６７に格納して
いる前記補正情報を参照し温度に相当する制御信号（デ
ジタル信号）をＤ／Ａ変換器６５へ出力し、Ｄ／Ａ変換
器６５はそれをアナログ値に変換して制御電圧とし積分
回路６６を介して発振回路６１へ出力し出力周波数を所
定の一定周波数に保持する。 【０００５】図５は図４の発振回路６１の構成例を示す
図である。発振回路６１の発振周波数は水晶振動子４
５、コンデンサ４３、４４、４６、４７と可変容量ダイ
オード４２の静電容量で決定される。水晶振動子４５で
発振した周波数信号はトランジスタ５０で増幅されコン
デンサ５６を通して出力端子から出力される。水晶振動
子４５は温度変化により共振周波数が変化（±１０ｐｐ
ｍ程度）する温度特性を有し、前記可変容量ダイオード
４２は印加電圧により静電容量が変化する素子である。
従って、水晶振動子４５の温度が変化した場合、ＣＰＵ
６４（図４）は発振回路６１の入力端子の電圧を前記の
方法で制御して出力端子から出力される出力周波数を一
定に制御することができる。 【０００６】 【発明が解決しようとする課題】しかしながら、Ｄ／Ａ
変換器６５は分解能を有するため、出力周波数を完全に
一定制御できるわけではなく出力周波数は当該分解能で
決まる範囲内では変動することになる。 【０００７】つまり、ＤＴＣＸＯ６０においては、その
デジタル的な特性のため、目標とする周波数に対して、
Ｄ／Ａ変換器６５の分解能を越える精度で調整すること
はできない。そして、その調整は常時継続して行われて
いるため、出力周波数は、少なくとも絶えずその分解能
で振れてしまっている。そのため、ＤＴＣＸＯ６０は一
般の温度補償型の水晶発振器（ＴＣＸＯ）と比べて周波
数精度は良いが位相雑音（Ｃ／Ｎ，ＣＮ比）が悪いとい
われている。 【０００８】 【課題を解決するための手段】上記従来技術の課題を解
決するために本発明は、予め温度条件付けされた制御電
圧情報がメモリに設定され、温度センサを具備し、検出
する温度に基き前記メモリから対応する制御電圧情報を
読み出しＤ／Ａ変換した制御電圧が水晶発振回路に印加
されるように構成されたデジタル温度補償型水晶発振器
を具備する通信装置において、前記水晶発振回路に印加
する制御電圧を外部制御信号に基いて保持する保持手段
と、前記保持手段に通信のバースト時には制御電圧を保
持させ、通信のアイドル時には当該保持を解除させるよ
うに前記外部制御信号を出力する制御手段とが具備され
ることを特徴とする。 【０００９】 【発明の実施の形態】以下、本発明をＴＤＭＡ方式の携
帯電話に適用した場合について説明をする。ただし、本
発明はこの実施形態に限定されるものではない。 【００１０】図１（ａ）は本発明に係る一実施形態を示
す通信装置のＤＴＣＸＯ制御ブロック図、図１（ｂ）は
（ａ）図の制御タイミングを示す図である。ＤＴＣＸＯ
６０は水晶発振回路６１、温度センサ６２、Ａ／Ｄ変換
器（又はカウンター）６３、制御部（ＣＰＵ）６４、ラ
ッチ付きＤ／Ａ変換器６５、積分回路６６、メモリ（Ｅ
ＰＲＯＭ）６７からなる従来通りの構成と論理回路６８
から構成される。 【００１１】外部ＣＰＵ７０及びタイミングクロック７
１は携帯電話に備わった電話機制御用のもので、それぞ
れ外部制御信号としてホールドタイミング信号（Ｈｏｌ
ｄｔｉｍｉｎｇ ｆｒｏｍ ＣＰＵ）とＤ／Ａ変換タイ
ミングクロックＣＬＫ（ｃｏｎｖｅｒｓｉｏｎ ｔｉｍ
ｉｎｇ）を出力する。ホールドタイミング信号は水晶発
振回路６１に常時継続して印加する制御電圧を通信装置
のＴＤＭＡバーストタイミングの期間はＤ／Ａ変換器６
５に保持させるためのもので、論理回路６８は外部ＣＰ
Ｕ７０からの信号（Ｈｉｇｈ）で決まるホールドタイミ
ングの期間Ｄ／Ａ変換器６５の出力を保持させる制御信
号を出力する。図１（ｂ）に示すＴＤＭＡバーストタイ
ミングは受信（ＲＸ）と送信（ＴＸ）を所定タイミング
で交互に繰り返すＴＤＭＡ／ＴＤＤ方式のような通信方
式をイメージしている。 【００１２】この構成によって、温度センサ６２出力に
応じてメモリ６７から読み出す制御電圧情報をＤ／Ａ変
換器６５でＤ／Ａ変換した制御電圧は、無線送受信を行
わない通信のアイドリング時（送受信時以外）にはその
まま継続して積分回路６６を介し水晶発振回路６１に印
加されるが、ＴＤＭＡ送受信の各バーストタイミングの
期間は各バーストタイミングの開始時の制御電圧が保持
されてこれが水晶発振回路６１に印加される。 【００１３】したがって通信のＴＤＭＡ送受信バースト
タイミングには、Ｄ／Ａ変換器６５の分解能による制御
電圧の振れが無くなるので高Ｃ／Ｎ（ＣＮ比）を得られ
る。また、通信のアイドリング時には、ＤＴＣＸＯ本来
の機能により水晶発振回路６１の出力周波数が一定に微
調整制御されているので、アイドリング後のＴＤＭＡ送
受信バーストタイミングの間に制御電圧を保持しても通
信に支障を来す恐れはない。また、Ｄ／Ａ変換器６５の
出力保持をＯＮ／ＯＦＦ制御し、ＣＰＵ６４による温度
補償制御は休止することなく常時行われているので、ア
イドリング時の出力周波数調整は支障なく行われる。 【００１４】図２（ａ）は本発明に係る他の実施形態を
示す通信装置のＤＴＣＸＯ制御ブロック図、図２（ｂ）
は（ａ）図の制御タイミングを示す図である。ＤＴＣＸ
Ｏ６０は水晶発振回路６１、温度センサ６２、Ａ／Ｄ変
換器（又はカウンター）６３、制御部（ＣＰＵ）６４、
Ｄ／Ａ変換器６５、積分回路６６、メモリ（ＥＰＲＯ
Ｍ）６７からなる従来通りの構成とサンプルホールド回
路６９から構成される。本例は、Ｄ／Ａ変換器６５の変
換タイミングを制御しているクロックを備えない場合に
関するもので、Ｄ／Ａ変換器６５の出力を別途具備する
サンプルホールド回路６９で保持できるように構成して
ある。サンプルホールドのタイミングは図１の例同様に
ＴＤＭＡ通信の送受信バーストタイミングに応答（同
期）して出力される外部ＣＰＵ７０からのホールドタイ
ミング信号（Ｈｉｇｈ）で決定され、図１同様に送受信
のバーストタイミングの間Ｄ／Ａ変換器６５の出力は保
持されて積分回路６６を介し水晶発振回路６１に印加さ
れる。 【００１５】以上の構成のように、本発明のＤＴＣＸＯ
を具備する通信装置は、ＤＴＣＸＯ外部のＣＰＵによっ
て、水晶発振回路が通信のアイドル時にＤＴＣＸＯとし
て周波数調整制御が行われ、送受信時（バースト時）に
ＤＴＣＸＯとしての周波数調整制御を行わず通常のＴＣ
ＸＯと同様な動作をするので、ＤＴＣＸＯの高周波数精
度を有し、かつ送受信時（バースト時）にＴＣＸＯの高
Ｃ／Ｎを有するものとなる。 【００１６】図３は本発明に係る一実施形態を示すＴＤ
ＭＡ通信方式のデジタル携帯電話機のブロック図であ
る。本例は携帯電話機が具備するＤＴＣＸＯとして図１
の例を用いた場合である。図示するように、本発明のデ
ジタル温度補償型水晶発振器を使用した携帯電話機はＴ
ＤＭＡ通信のタイミング制御等の電話機全体の制御を行
うＣＰＵ（中央処理装置）１、データ信号処理部２、送
信処理及び受信処理するベースバンド部３、変調部４、
周波数変換するミキサ５、アンプ６、カプラー７、アン
テナ共用器８、アンテナ９、アンプ１０、ミキサ１１、
アンプ１２、ミキサ１３、復調器１４、ＰＬＬ（ｐｈａ
ｓｅ ｌｏｃｋ ｌｏｏｐ）１５、ＶＣＯ（電圧制御発
振器）１６、ＰＬＬ１７、ＶＣＯ１８、自動出力調整器
１９、データを格納するメモリ２０、Ｄ／Ａ変換器２
１、積分回路を含む発振回路２２、温度センサ２３、Ａ
／Ｄ変換器２４、論理回路２５、動作クロック２６、表
示装置３０、ダイヤル信号等を発信するキーパッド３
１、外部と接続するインターフェース３２、送話器３
３、受話器３４で構成される。なお、発振回路２２は図
３に示す構成例のものを用いている。 【００１７】キーパッド３１で発信されたダイヤル信号
はＣＰＵ１で処理され表示装置３０に表示され、更に、
ＣＰＵ１で処理された信号はデータ信号処理部２、ベー
スバンド部３で送信信号として処理され、変調部４で変
調されミキサ５で周波数変換されアンプ６で増幅されカ
プラー７、アンテナ共用器８及びアンテナ９を通して発
信される。送話信号は送話器３３からベースバンド部３
を通して同様に処理され発信される。 【００１８】相手からの受信信号はアンテナ９で受信さ
れアンテナ共用器８を通してアンプ１０で増幅され、ミ
キサ１１で周波数変換され、アンプ１２で増幅、ミキサ
１３で更に周波数変換され復調器１４で復調されベース
バンド部３で受信信号として処理され受話器３４で音声
として出力される。 【００１９】発信回路２２は一定の周波数を出力し変調
器４及びＰＬＬ１５へ供給し、ＰＬＬ１５の出力でＶＣ
Ｏ１６の出力周波数を制御し、ミキサ５で混合して出力
信号を所定の送信周波数に変換する。ＣＰＵ１は使用チ
ャネルに従って所定の周波数を発振するようにＰＬＬ１
５を制御する。受信信号もＶＣＯ１６の出力周波数でも
ってミキサ１１で周波数変換される。一方、発振回路２
２は受信用のＰＬＬ１７へも一定の周波数を出力し、Ｖ
ＣＯ１８の出力周波数を制御してミキサ１３で受信信号
を所定の周波数に変換する。ＣＰＵ１は受信チャネル周
波数に従って所定の周波数に変換するようにＰＬＬ１７
を調整しＶＣＯ１８の出力周波数を制御する。 【００２０】次に発振回路２２の温度補正制御を説明す
る。予め、メモリ２０には温度変化によるアンテナ９の
出力周波数のずれを補正する補正データ（制御電圧値）
が格納されている。温度センサ２３は発振回路２２の温
度を検出し、Ａ／Ｄ変換器２４でデジタル値に変換して
ＣＰＵ１へ出力する。ＣＰＵ１は前記メモリ２０に格納
されている前記補正データを参照し該当する温度に相当
する制御電圧値（デジタル信号）をＤ／Ａ変換器２１へ
出力し、Ｄ／Ａ変換器２１はアナログ値に変換して発振
回路２２へ出力し周波数を制御することによりアンテナ
９の出力周波数を所定の周波数に安定させる。さらにＣ
ＰＵ１はＴＤＭＡの送受信バーストタイミングに同期す
る外部制御信号を論理回路２５に出力しＤ／Ａ変換器２
１の出力を当該送受信バーストタイミングの間保持し、
通信のアイドル時に当該保持を解除する（図１の説明を
参照）。したがって、ＴＤＭＡの送受信バーストタイミ
ングではＤ／Ａ変換器２１からの保持された制御電圧に
より発振回路２２は制御され、ＴＤＭＡ通信のアイドル
時は当該保持が解除されるので発振回路２２の出力周波
数が所定の一定周波数に微調整される。 【００２１】従来から携帯電話機は過酷な環境条件で使
用され、温度変化にも適応できるようにするために温度
センサ２３が使用されている。Ｄ／Ａ変換器２１も自動
出力調整器１９の出力レベル調整信号入力や音声デジタ
ル信号のアナログ変換器として使用されている。勿論、
ＣＰＵ１及びメモリ２０も制御用として使用されてい
る。上記発振回路２２の温度補償として使用したものは
これらを共用したものであり、本例は発振器回路２２を
温度センサ２３の近傍に配置することにより、小型化及
び低価格化を図ったものである。 【００２２】以上のように図３の実施形態は、温度補償
で使用する温度センサ、Ａ／Ｄ変換器、ＣＰＵ、Ｄ／Ａ
変換器、記憶回路は従来より携帯電話機で使用されてい
るものを共用するので小型化、部品の共用化及び、低価
格化を図ることができる。 【００２３】 【発明の効果】以上のように本発明は、通信のバースト
時にはデジタル温度補償型水晶発振器の水晶発振回路の
出力周波数を制御する制御電圧を保持するようにしたの
で、制御電圧を出力するＤ／Ａ変換器の分解能による制
御電圧の振れがなく高Ｃ／Ｎを得ることが可能となる。
また、通信のアイドル時には制御電圧の保持を解除する
ことにより、温度検出に基いてメモリから読み出される
制御電圧情報を随時Ｄ／Ａ変換器で制御電圧に変換して
水晶発振回路の出力周波数を一定に微調整してあるの
で、通信のアイドル状態が終了した直後の送信もしくは
受信の各通信バーストタイミングの間は制御電圧を保持
しても通信に支障を来すことはない。また、Ｄ／Ａ変換
器の制御電圧出力を保持する外部制御信号を出力する制
御手段は通信装置が具備するＣＰＵを共用できるので、
通信装置の大型化及び高価格化をまねくことはない。
に具備するデジタル温度補償型水晶発振器（ＤＴＣＸ
Ｏ）の位相雑音（Ｃ／Ｎ，ＣＮ比）を改善する技術に関
するものである。 【０００２】 【従来技術】図４は従来のデジタル温度補償水晶発振器
（以下、ＤＴＣＸＯ）のブロック構成例を示す図であ
る。ＤＴＣＸＯは通常の温度補償型水晶発振器（ＴＣＸ
Ｏ）に比べ周波数精度が高く、高い周波数精度を要求さ
れる通信装置に使用される。図示するようにＤＴＣＸＯ
６０は水晶振動子を使用した発振回路６１、温度センサ
６２、Ａ／Ｄ変換器（又はカウンターを用いる場合も有
る）６３、ＣＰＵ（中央処理装置）６４、Ｄ／Ａ変換器
６５、積分回路６６、記憶回路６７で構成されている。 【０００３】水晶振動子は温度変化により発振周波数
（ｆosc ）が変化する温度特性をもっているため、発振
回路６１（詳細は図５参照）は温度変化に対応した制御
電圧で補正して出力周波数を一定に保持するようになっ
ている。 【０００４】予め、記憶回路６７には温度変化による共
振周波数のずれを補正する制御情報（電圧値）が格納さ
れている。温度センサ６２は発振回路６１の温度を検出
しＡ／Ｄ変換器６３でデジタル値に変換してＣＰＵ６４
へ出力する。ＣＰＵ６４は前記記憶回路６７に格納して
いる前記補正情報を参照し温度に相当する制御信号（デ
ジタル信号）をＤ／Ａ変換器６５へ出力し、Ｄ／Ａ変換
器６５はそれをアナログ値に変換して制御電圧とし積分
回路６６を介して発振回路６１へ出力し出力周波数を所
定の一定周波数に保持する。 【０００５】図５は図４の発振回路６１の構成例を示す
図である。発振回路６１の発振周波数は水晶振動子４
５、コンデンサ４３、４４、４６、４７と可変容量ダイ
オード４２の静電容量で決定される。水晶振動子４５で
発振した周波数信号はトランジスタ５０で増幅されコン
デンサ５６を通して出力端子から出力される。水晶振動
子４５は温度変化により共振周波数が変化（±１０ｐｐ
ｍ程度）する温度特性を有し、前記可変容量ダイオード
４２は印加電圧により静電容量が変化する素子である。
従って、水晶振動子４５の温度が変化した場合、ＣＰＵ
６４（図４）は発振回路６１の入力端子の電圧を前記の
方法で制御して出力端子から出力される出力周波数を一
定に制御することができる。 【０００６】 【発明が解決しようとする課題】しかしながら、Ｄ／Ａ
変換器６５は分解能を有するため、出力周波数を完全に
一定制御できるわけではなく出力周波数は当該分解能で
決まる範囲内では変動することになる。 【０００７】つまり、ＤＴＣＸＯ６０においては、その
デジタル的な特性のため、目標とする周波数に対して、
Ｄ／Ａ変換器６５の分解能を越える精度で調整すること
はできない。そして、その調整は常時継続して行われて
いるため、出力周波数は、少なくとも絶えずその分解能
で振れてしまっている。そのため、ＤＴＣＸＯ６０は一
般の温度補償型の水晶発振器（ＴＣＸＯ）と比べて周波
数精度は良いが位相雑音（Ｃ／Ｎ，ＣＮ比）が悪いとい
われている。 【０００８】 【課題を解決するための手段】上記従来技術の課題を解
決するために本発明は、予め温度条件付けされた制御電
圧情報がメモリに設定され、温度センサを具備し、検出
する温度に基き前記メモリから対応する制御電圧情報を
読み出しＤ／Ａ変換した制御電圧が水晶発振回路に印加
されるように構成されたデジタル温度補償型水晶発振器
を具備する通信装置において、前記水晶発振回路に印加
する制御電圧を外部制御信号に基いて保持する保持手段
と、前記保持手段に通信のバースト時には制御電圧を保
持させ、通信のアイドル時には当該保持を解除させるよ
うに前記外部制御信号を出力する制御手段とが具備され
ることを特徴とする。 【０００９】 【発明の実施の形態】以下、本発明をＴＤＭＡ方式の携
帯電話に適用した場合について説明をする。ただし、本
発明はこの実施形態に限定されるものではない。 【００１０】図１（ａ）は本発明に係る一実施形態を示
す通信装置のＤＴＣＸＯ制御ブロック図、図１（ｂ）は
（ａ）図の制御タイミングを示す図である。ＤＴＣＸＯ
６０は水晶発振回路６１、温度センサ６２、Ａ／Ｄ変換
器（又はカウンター）６３、制御部（ＣＰＵ）６４、ラ
ッチ付きＤ／Ａ変換器６５、積分回路６６、メモリ（Ｅ
ＰＲＯＭ）６７からなる従来通りの構成と論理回路６８
から構成される。 【００１１】外部ＣＰＵ７０及びタイミングクロック７
１は携帯電話に備わった電話機制御用のもので、それぞ
れ外部制御信号としてホールドタイミング信号（Ｈｏｌ
ｄｔｉｍｉｎｇ ｆｒｏｍ ＣＰＵ）とＤ／Ａ変換タイ
ミングクロックＣＬＫ（ｃｏｎｖｅｒｓｉｏｎ ｔｉｍ
ｉｎｇ）を出力する。ホールドタイミング信号は水晶発
振回路６１に常時継続して印加する制御電圧を通信装置
のＴＤＭＡバーストタイミングの期間はＤ／Ａ変換器６
５に保持させるためのもので、論理回路６８は外部ＣＰ
Ｕ７０からの信号（Ｈｉｇｈ）で決まるホールドタイミ
ングの期間Ｄ／Ａ変換器６５の出力を保持させる制御信
号を出力する。図１（ｂ）に示すＴＤＭＡバーストタイ
ミングは受信（ＲＸ）と送信（ＴＸ）を所定タイミング
で交互に繰り返すＴＤＭＡ／ＴＤＤ方式のような通信方
式をイメージしている。 【００１２】この構成によって、温度センサ６２出力に
応じてメモリ６７から読み出す制御電圧情報をＤ／Ａ変
換器６５でＤ／Ａ変換した制御電圧は、無線送受信を行
わない通信のアイドリング時（送受信時以外）にはその
まま継続して積分回路６６を介し水晶発振回路６１に印
加されるが、ＴＤＭＡ送受信の各バーストタイミングの
期間は各バーストタイミングの開始時の制御電圧が保持
されてこれが水晶発振回路６１に印加される。 【００１３】したがって通信のＴＤＭＡ送受信バースト
タイミングには、Ｄ／Ａ変換器６５の分解能による制御
電圧の振れが無くなるので高Ｃ／Ｎ（ＣＮ比）を得られ
る。また、通信のアイドリング時には、ＤＴＣＸＯ本来
の機能により水晶発振回路６１の出力周波数が一定に微
調整制御されているので、アイドリング後のＴＤＭＡ送
受信バーストタイミングの間に制御電圧を保持しても通
信に支障を来す恐れはない。また、Ｄ／Ａ変換器６５の
出力保持をＯＮ／ＯＦＦ制御し、ＣＰＵ６４による温度
補償制御は休止することなく常時行われているので、ア
イドリング時の出力周波数調整は支障なく行われる。 【００１４】図２（ａ）は本発明に係る他の実施形態を
示す通信装置のＤＴＣＸＯ制御ブロック図、図２（ｂ）
は（ａ）図の制御タイミングを示す図である。ＤＴＣＸ
Ｏ６０は水晶発振回路６１、温度センサ６２、Ａ／Ｄ変
換器（又はカウンター）６３、制御部（ＣＰＵ）６４、
Ｄ／Ａ変換器６５、積分回路６６、メモリ（ＥＰＲＯ
Ｍ）６７からなる従来通りの構成とサンプルホールド回
路６９から構成される。本例は、Ｄ／Ａ変換器６５の変
換タイミングを制御しているクロックを備えない場合に
関するもので、Ｄ／Ａ変換器６５の出力を別途具備する
サンプルホールド回路６９で保持できるように構成して
ある。サンプルホールドのタイミングは図１の例同様に
ＴＤＭＡ通信の送受信バーストタイミングに応答（同
期）して出力される外部ＣＰＵ７０からのホールドタイ
ミング信号（Ｈｉｇｈ）で決定され、図１同様に送受信
のバーストタイミングの間Ｄ／Ａ変換器６５の出力は保
持されて積分回路６６を介し水晶発振回路６１に印加さ
れる。 【００１５】以上の構成のように、本発明のＤＴＣＸＯ
を具備する通信装置は、ＤＴＣＸＯ外部のＣＰＵによっ
て、水晶発振回路が通信のアイドル時にＤＴＣＸＯとし
て周波数調整制御が行われ、送受信時（バースト時）に
ＤＴＣＸＯとしての周波数調整制御を行わず通常のＴＣ
ＸＯと同様な動作をするので、ＤＴＣＸＯの高周波数精
度を有し、かつ送受信時（バースト時）にＴＣＸＯの高
Ｃ／Ｎを有するものとなる。 【００１６】図３は本発明に係る一実施形態を示すＴＤ
ＭＡ通信方式のデジタル携帯電話機のブロック図であ
る。本例は携帯電話機が具備するＤＴＣＸＯとして図１
の例を用いた場合である。図示するように、本発明のデ
ジタル温度補償型水晶発振器を使用した携帯電話機はＴ
ＤＭＡ通信のタイミング制御等の電話機全体の制御を行
うＣＰＵ（中央処理装置）１、データ信号処理部２、送
信処理及び受信処理するベースバンド部３、変調部４、
周波数変換するミキサ５、アンプ６、カプラー７、アン
テナ共用器８、アンテナ９、アンプ１０、ミキサ１１、
アンプ１２、ミキサ１３、復調器１４、ＰＬＬ（ｐｈａ
ｓｅ ｌｏｃｋ ｌｏｏｐ）１５、ＶＣＯ（電圧制御発
振器）１６、ＰＬＬ１７、ＶＣＯ１８、自動出力調整器
１９、データを格納するメモリ２０、Ｄ／Ａ変換器２
１、積分回路を含む発振回路２２、温度センサ２３、Ａ
／Ｄ変換器２４、論理回路２５、動作クロック２６、表
示装置３０、ダイヤル信号等を発信するキーパッド３
１、外部と接続するインターフェース３２、送話器３
３、受話器３４で構成される。なお、発振回路２２は図
３に示す構成例のものを用いている。 【００１７】キーパッド３１で発信されたダイヤル信号
はＣＰＵ１で処理され表示装置３０に表示され、更に、
ＣＰＵ１で処理された信号はデータ信号処理部２、ベー
スバンド部３で送信信号として処理され、変調部４で変
調されミキサ５で周波数変換されアンプ６で増幅されカ
プラー７、アンテナ共用器８及びアンテナ９を通して発
信される。送話信号は送話器３３からベースバンド部３
を通して同様に処理され発信される。 【００１８】相手からの受信信号はアンテナ９で受信さ
れアンテナ共用器８を通してアンプ１０で増幅され、ミ
キサ１１で周波数変換され、アンプ１２で増幅、ミキサ
１３で更に周波数変換され復調器１４で復調されベース
バンド部３で受信信号として処理され受話器３４で音声
として出力される。 【００１９】発信回路２２は一定の周波数を出力し変調
器４及びＰＬＬ１５へ供給し、ＰＬＬ１５の出力でＶＣ
Ｏ１６の出力周波数を制御し、ミキサ５で混合して出力
信号を所定の送信周波数に変換する。ＣＰＵ１は使用チ
ャネルに従って所定の周波数を発振するようにＰＬＬ１
５を制御する。受信信号もＶＣＯ１６の出力周波数でも
ってミキサ１１で周波数変換される。一方、発振回路２
２は受信用のＰＬＬ１７へも一定の周波数を出力し、Ｖ
ＣＯ１８の出力周波数を制御してミキサ１３で受信信号
を所定の周波数に変換する。ＣＰＵ１は受信チャネル周
波数に従って所定の周波数に変換するようにＰＬＬ１７
を調整しＶＣＯ１８の出力周波数を制御する。 【００２０】次に発振回路２２の温度補正制御を説明す
る。予め、メモリ２０には温度変化によるアンテナ９の
出力周波数のずれを補正する補正データ（制御電圧値）
が格納されている。温度センサ２３は発振回路２２の温
度を検出し、Ａ／Ｄ変換器２４でデジタル値に変換して
ＣＰＵ１へ出力する。ＣＰＵ１は前記メモリ２０に格納
されている前記補正データを参照し該当する温度に相当
する制御電圧値（デジタル信号）をＤ／Ａ変換器２１へ
出力し、Ｄ／Ａ変換器２１はアナログ値に変換して発振
回路２２へ出力し周波数を制御することによりアンテナ
９の出力周波数を所定の周波数に安定させる。さらにＣ
ＰＵ１はＴＤＭＡの送受信バーストタイミングに同期す
る外部制御信号を論理回路２５に出力しＤ／Ａ変換器２
１の出力を当該送受信バーストタイミングの間保持し、
通信のアイドル時に当該保持を解除する（図１の説明を
参照）。したがって、ＴＤＭＡの送受信バーストタイミ
ングではＤ／Ａ変換器２１からの保持された制御電圧に
より発振回路２２は制御され、ＴＤＭＡ通信のアイドル
時は当該保持が解除されるので発振回路２２の出力周波
数が所定の一定周波数に微調整される。 【００２１】従来から携帯電話機は過酷な環境条件で使
用され、温度変化にも適応できるようにするために温度
センサ２３が使用されている。Ｄ／Ａ変換器２１も自動
出力調整器１９の出力レベル調整信号入力や音声デジタ
ル信号のアナログ変換器として使用されている。勿論、
ＣＰＵ１及びメモリ２０も制御用として使用されてい
る。上記発振回路２２の温度補償として使用したものは
これらを共用したものであり、本例は発振器回路２２を
温度センサ２３の近傍に配置することにより、小型化及
び低価格化を図ったものである。 【００２２】以上のように図３の実施形態は、温度補償
で使用する温度センサ、Ａ／Ｄ変換器、ＣＰＵ、Ｄ／Ａ
変換器、記憶回路は従来より携帯電話機で使用されてい
るものを共用するので小型化、部品の共用化及び、低価
格化を図ることができる。 【００２３】 【発明の効果】以上のように本発明は、通信のバースト
時にはデジタル温度補償型水晶発振器の水晶発振回路の
出力周波数を制御する制御電圧を保持するようにしたの
で、制御電圧を出力するＤ／Ａ変換器の分解能による制
御電圧の振れがなく高Ｃ／Ｎを得ることが可能となる。
また、通信のアイドル時には制御電圧の保持を解除する
ことにより、温度検出に基いてメモリから読み出される
制御電圧情報を随時Ｄ／Ａ変換器で制御電圧に変換して
水晶発振回路の出力周波数を一定に微調整してあるの
で、通信のアイドル状態が終了した直後の送信もしくは
受信の各通信バーストタイミングの間は制御電圧を保持
しても通信に支障を来すことはない。また、Ｄ／Ａ変換
器の制御電圧出力を保持する外部制御信号を出力する制
御手段は通信装置が具備するＣＰＵを共用できるので、
通信装置の大型化及び高価格化をまねくことはない。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態を示すデジタル温
度補償型水晶発振器（ＤＴＣＸＯ）制御ブロック図、
（ｂ）は（ａ）の制御タイングを示す図。 【図２】（ａ）本発明の他の実施形態を示すＤＴＣＸＯ
制御ブロック図、（ｂ）は（ａ）の制御タイングを示す
図。 【図３】本発明の一実施形態を示す携帯電話機のブロッ
ク図。 【図４】従来から知られているＤＴＣＸＯブロック図。 【図５】従来から知られている水晶発振回路の図。 【符号の説明】 １：ＣＰＵ（中央処理装置） ２：データ信号処理装
置 ３：ベースバンド部 ４：変調器 ５：ミキサ ６：アンプ ７：カプラー
８：アンテナ共用器 ９：アンテナ １０：アンプ １１：ミキサ
１２：アンプ １３：ミキサ １４：復調器 １５、１７：ＰＬＬ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏ
ｏｐ） １６、１８：ＶＣＯ（電圧制御発振器） １９：自動出力調整器 ２０：メモリ ２１：Ｄ／Ａ変換器 ２２：水
晶発振回路 ２３：温度センサ ２４：Ａ／Ｄ変換器 ２５：論
理回路 ２６：動作クロック ３０：表示装置 ３１：キ
ーパッド ３２：インターフェース ３３：送話器 ３４：受
話器 ４０、４３、４４、４６、４７、５３、５４、５６、５
７：コンデンサ ４１、４８、４９、５１、５２、５５：抵抗 ４２：可変容量ダイオード ４５：水晶振動子 ５
０：トランジスタ ６０：デジタル温度補償型水晶発振器（ＤＴＣＸＯ） ６１：水晶発振回路 ６２：温度センサ ６３：Ａ／Ｄ変換器（又はカウンター） ６４：ＣＰ
Ｕ（中央処理装置） ６５：Ｄ／Ａ変換器 ６６：積分回路 ６７：メモ
リ（ＥＰＲＯＭ） ６８：論理回路 ６９：サンプルホールド回路 ７０：外部ＣＰＵ ７１：タイミングクロック
度補償型水晶発振器（ＤＴＣＸＯ）制御ブロック図、
（ｂ）は（ａ）の制御タイングを示す図。 【図２】（ａ）本発明の他の実施形態を示すＤＴＣＸＯ
制御ブロック図、（ｂ）は（ａ）の制御タイングを示す
図。 【図３】本発明の一実施形態を示す携帯電話機のブロッ
ク図。 【図４】従来から知られているＤＴＣＸＯブロック図。 【図５】従来から知られている水晶発振回路の図。 【符号の説明】 １：ＣＰＵ（中央処理装置） ２：データ信号処理装
置 ３：ベースバンド部 ４：変調器 ５：ミキサ ６：アンプ ７：カプラー
８：アンテナ共用器 ９：アンテナ １０：アンプ １１：ミキサ
１２：アンプ １３：ミキサ １４：復調器 １５、１７：ＰＬＬ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏ
ｏｐ） １６、１８：ＶＣＯ（電圧制御発振器） １９：自動出力調整器 ２０：メモリ ２１：Ｄ／Ａ変換器 ２２：水
晶発振回路 ２３：温度センサ ２４：Ａ／Ｄ変換器 ２５：論
理回路 ２６：動作クロック ３０：表示装置 ３１：キ
ーパッド ３２：インターフェース ３３：送話器 ３４：受
話器 ４０、４３、４４、４６、４７、５３、５４、５６、５
７：コンデンサ ４１、４８、４９、５１、５２、５５：抵抗 ４２：可変容量ダイオード ４５：水晶振動子 ５
０：トランジスタ ６０：デジタル温度補償型水晶発振器（ＤＴＣＸＯ） ６１：水晶発振回路 ６２：温度センサ ６３：Ａ／Ｄ変換器（又はカウンター） ６４：ＣＰ
Ｕ（中央処理装置） ６５：Ｄ／Ａ変換器 ６６：積分回路 ６７：メモ
リ（ＥＰＲＯＭ） ６８：論理回路 ６９：サンプルホールド回路 ７０：外部ＣＰＵ ７１：タイミングクロック
Claims (1)
- (57)【特許請求の範囲】 【請求項１】予め温度条件付けされた制御電圧情報がメ
モリに設定され、温度センサを具備し、検出する温度に
基き前記メモリから対応する制御電圧情報を読み出しＤ
／Ａ変換した制御電圧が水晶発振回路に印加されるよう
に構成されたデジタル温度補償型水晶発振器を具備する
通信装置において、前記水晶発振回路に印加する制御電
圧を外部制御信号に基いて保持する保持手段と、前記保
持手段に通信のバースト時には制御電圧を保持させ、通
信のアイドル時には当該保持を解除させるように前記外
部制御信号を出力する制御手段とが具備されることを特
徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13712797A JP3457844B2 (ja) | 1997-05-27 | 1997-05-27 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13712797A JP3457844B2 (ja) | 1997-05-27 | 1997-05-27 | 通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10336067A JPH10336067A (ja) | 1998-12-18 |
| JP3457844B2 true JP3457844B2 (ja) | 2003-10-20 |
Family
ID=15191462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13712797A Expired - Fee Related JP3457844B2 (ja) | 1997-05-27 | 1997-05-27 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3457844B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7542445B2 (en) | 2006-06-14 | 2009-06-02 | Sony Ericsson Mobile Communications Ab | Method and system for maintaining autonomous system clock accuracy for a mobile radio terminal |
-
1997
- 1997-05-27 JP JP13712797A patent/JP3457844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10336067A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659884A (en) | System with automatic compensation for aging and temperature of a crystal oscillator | |
| JP3050146B2 (ja) | デジタル温度補償発振器 | |
| JPH1117750A (ja) | 自動周波数制御装置 | |
| US7123106B2 (en) | Frequency offset correction techniques for crystals used in communication systems | |
| US5722052A (en) | Switching current mirror for a phase locked loop frequency synthesizer and communication device using same | |
| JPH0529879A (ja) | 無線通信装置の自動周波数制御回路 | |
| JP3457844B2 (ja) | 通信装置 | |
| GB2375934A (en) | System clock synchronisation using a phase-locked loop (PLL) | |
| JPH0846428A (ja) | デジタル制御型発振回路 | |
| CN113933791B (zh) | 无晶振fmcw雷达收发机装置及频率校准方法 | |
| EP1289145A2 (en) | Frequency correcting method for cellular phone terminal | |
| US20050084047A1 (en) | Clock signal correcting circuit and communicating apparatus | |
| JP3057198B2 (ja) | 無線通信方式 | |
| JP2001007714A (ja) | 温度補正回路及び温度補正機能を備えた電子機器 | |
| EP1199859A2 (en) | Apparatus and method for generating transmission and reception local oscillation signals in a mobile terminal | |
| JP3034319B2 (ja) | 移動無線通信装置 | |
| JP3490815B2 (ja) | 送信機及びその温度補償方法 | |
| JP2986232B2 (ja) | 無線通信装置 | |
| JP3004056B2 (ja) | 送受信機 | |
| JP3092538B2 (ja) | 通信装置 | |
| JP3302301B2 (ja) | Ｐｌｌ発振器 | |
| JPH05102955A (ja) | クロツク発振回路 | |
| JPH09139694A (ja) | 周波数ホッピング送信装置及び送受信装置 | |
| JP3399669B2 (ja) | デジタル温度補償圧電発振器 | |
| JPH1041786A (ja) | デジタル携帯電話装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |