JPH0934832A - 二重状態機械を使用した非同期デュアル・バス変換システムおよび方法 - Google Patents

二重状態機械を使用した非同期デュアル・バス変換システムおよび方法

Info

Publication number
JPH0934832A
JPH0934832A JP8183228A JP18322896A JPH0934832A JP H0934832 A JPH0934832 A JP H0934832A JP 8183228 A JP8183228 A JP 8183228A JP 18322896 A JP18322896 A JP 18322896A JP H0934832 A JPH0934832 A JP H0934832A
Authority
JP
Japan
Prior art keywords
bus
state machine
data
state
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8183228A
Other languages
English (en)
Inventor
Joseph Goodnow Kenneth
ケネス・ジョゼフ・グッドナウ
John Sigesen Dane
デーン・ジョン・シゲセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0934832A publication Critical patent/JPH0934832A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 異なる速度、データ幅、またはプロトコルを
有する異なるコンピュータ構成要素間の通信のためのバ
ス・インタフェース・システムおよび方法を提供する。 【解決手段】 第１の状態機械は第１のバスと通信し、
第２の状態機械は第２のバスと通信する。バスの各々は
データ格納手段と通信する。第１および第２の状態機械
は非同期ハンドシェーク・プロトコルを使用して選択的
に通信を行い、これによってデータが前記第１および第
２のバスの間で転送される。ハンドシェーク・プロトコ
ルはデータの転送を要求する第１のバスからの非同期要
求信号と、データが送信済みであること、あるいは利用
可能であることを示す第２のバスからの非同期応答信号
とからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は総括的に、異種バス
・インタフェースに関し、詳細にいえば、新しいより高
速なマイクロプロセッサを既存のシステムに、新しいプ
ロセッサの速度を元のバス速度まで下げずに効果的に結
合する技法に関する。
【０００２】
【従来の技術】多くのコンピュータ・システムにおい
て、新しい構成要素を追加することや、既存の構成要素
をグレードアップすることで、２つの異なるバス・シス
テム間の通信が必要となる。たとえば、プロセッサ・ア
ップグレード・カードなどの新しい製品を追加する場
合、新しいプロセッサは既存のシステム・バスとインタ
フェースしなければならない。既存のバスは新しいプロ
セッサのバスと、速度、データ幅、あるいはプロトコル
のいずれか、あるいはこれらのさまざまな組合せの点で
異なっていることがある。
【０００３】新しい、たとえば５０ＭＨｚで作動するプ
ロセッサが、おそらく１０ＭＨｚで作動する既存のバス
とインタフェースしなければならない場合、問題が生じ
る。この問題のこれまでの解決策は、一般に、２つの技
法に分けられる。解決策の１つは新しいプロセッサを１
０ＭＨｚで動作させて、既存のバス・システムと一致さ
せることである。しかしながら、これは新しいプロセッ
サにすることによる速度の利点をなくしてしまうもので
ある。
【０００４】第２の解決策は新しいプロセッサを５０Ｍ
Ｈｚで動作させるとともに、信号をバス論理に送り、１
０ＭＨｚまで遅くすることである。新しいプロセッサは
５０ＭＨｚで動作できるのであるが、古いバスが最初の
プロセッサの信号の処理を完了して、第２のプロセッサ
の信号を受ける準備ができるまでの間の遅れが存在す
る。この場合も、新しいプロセッサの速度の点での利点
が失われる。
【０００５】また、両方の解決策において、プロセッサ
とシステム・バスはバス変換論理によって同期的に接続
される。これにより、プロセッサはすべてのバス・トラ
ンザクションが一方のバスから他方へ変換され、応答が
元のものへ変換されるのを待たなければならなくなる。
これが行われている間、プロセッサは本質的にアイドル
状態となり、パフォーマンスが低下する。
【０００６】同期バスには他の欠点がある。まず、バス
上のすべての装置は同じクロック速度で動作しなければ
ならない。さらに、クロック・スキューの問題のため、
同期バスは高速であっても長くすることができない。
【０００７】
【発明が解決しようとする課題】上記したところから、
異なるバスに非同期的にインタフェースして、システム
のパフォーマンスへの影響を最小限とするシステムおよ
び方法が必要とされている。
【０００８】
【課題を解決するための手段】本発明は二重状態機械設
計を使用した非同期バス変換システムおよび方法であっ
て、関連技術分野の制限および欠点による１つまたは複
数の問題を実質的に除去するものを対象とする。
【０００９】本発明は２本の異なるバスを非同期的に制
御する２つの標準状態機械の使用を含んでいる。第１の
状態機械は第１のバスを制御するものであり、たとえば
被交換プロセッサないし被交換バス・マスタの状態機械
の複製または倒置のいずれかである。第２の状態機械は
第２のバスを制御するものであり、交換プロセッサまた
は交換バス・マスタの状態機械の複製であっても、倒置
であってもかまわない。
【００１０】データをまずバッファその他のデータ格納
手段に格納することにより、データは２本の異種のバス
の間で受け渡される。２つの状態機械（ステートマシ
ン）の間のハンドシェークは２つの非同期信号、「Ｒｅ
ｑｕｅｓｔ」と「Ｒｅａｄｙ」によって達成される。Ｒ
ｅｑｕｅｓｔ信号は第１のバスが新しいデータを要求し
ているか、あるいは新しいデータを送ろうとしているこ
とを意味する。第２のバスの状態機械からのＲｅａｄｙ
信号は、データが取込み済みであるか、利用可能である
ことを意味する。
【００１１】本発明の顕著な利点は、これら２つの信号
が非同期であるため、２つの状態機械が互いに無関係に
動作して、各状態機械が異なるクロック速度で動作でき
るようにするところにある。さらに、第１のバスの制御
論理の回路遅延は、ほとんどのデータ転送状況におい
て、第２のバスのバス遅延によってマスクされる。これ
により、特別な設計上の技巧を用いることなしに、従来
の速度技術を使用することが可能となる。
【００１２】これらおよびその他の利点を達成するため
に、また本発明の目的にしたがって、具体化され、かつ
概説するように、本発明は第１のコンピュータ構成要素
および第２のコンピュータ構成要素と通信するバス・イ
ンタフェース・システムにおいて、第１の構成要素と関
連づけられた、第１の特性速度、データ幅、およびプロ
トコルを有する第１のバスと、第２の構成要素に関連づ
けられた、第２の特性速度、データ幅、およびプロトコ
ルを有しており、第２の特性の少なくとも１つが第１の
特性と異なっている第２のバスと、第１のバスと通信す
る第１の状態機械と、第２のバスと通信する第２の状態
機械と、第１のバスおよび第２のバスと関連づけられた
データ格納手段とからなり、第１の状態機械および第２
の状態機械が非同期ハンドシェーク・プロトコルを使用
して選択的に通信し、これによってデータが第１のバス
と第２のバスの間で転送されるバス・インタフェース・
システムを提供する。
【００１３】他の態様において、本発明は第１の特性速
度、データ幅、およびプロトコルを有する第１のバス、
ならびに第２の特性速度、データ幅、およびプロトコル
を有する第２のバスを有するコンピュータ・システムに
対する第１の状態機械および第２の状態機械を使用した
非同期デュアル・バス変換方法であって、第２の特性の
少なくとも１つが第１の特性と異なっている方法におい
て、転送対象のデータを格納手段に格納するステップ
と、第１の特性を備えているフォーマットを有してお
り、これによってデータ格納手段内のデータの転送を要
求する非同期要求信号を第１のバスと通信している第１
の状態機械が開始するステップと、第２の特性を備えて
いるフォーマットを有しており、これによってデータが
送信済みであること、あるいは利用可能であることを通
知する非同期応答信号を第２のバスと通信している第２
の状態機械が開始するステップとからなる非同期デュア
ル・バス変換方法を提供する。
【００１４】上記の概要および以下の詳細な説明が例示
かつ説明のためのものであり、特許請求の範囲記載の本
発明を説明することを目的としたものであることを理解
すべきである。
【００１５】上記および他の目的、態様および利点は、
図面を参照した本発明の実施の形態についての以下の詳
細な説明から理解されよう。
【００１６】
【発明の実施の形態】本発明のシステムおよび方法は２
本の異種のバスがシステム内で通信しなければならない
さまざまな状況で利用可能である。一般的な状況は新し
い、高速なプロセッサ・カード（アップグレード・カー
ド）を既存の低速なプロセッサと交換し、これによって
２つの異種のバス・システムの間のインタフェースが必
要となるというものである。古く、低速なバス・システ
ムは、たとえば既存のメモリ・デバイスとインタフェー
スしている可能性がある。他の例は新しいメモリ・カー
ドを古いものと交換することである。
【００１７】以下で説明する実施の形態はプロセッサの
アップグレードを対象としているが、本発明のシステム
および方法が異種のバス・インタフェース間の通信の必
要性を高めるコンピュータ構成要素のあらゆる交換、ア
ップグレード、あるいは追加に適用できることが理解さ
れよう。
【００１８】一般に、図１は本発明方法を利用できるバ
ス・インタフェース・システム１０の例示的な実施の形
態を示す。以下で説明する実施の形態においては、８０
３８６システムと通信している古い８０３８６（インテ
ル・コーポレーション）マイクロプロセッサを、８０３
８６バス・システムと通信する８０４８６（インテル・
コーポレーション）マイクロプロセッサと交換すること
を想定している。
【００１９】図１において、バスＡは新しい（８０４８
６）プロセッサ２０と通信しており、バスＢは既存の
（８０３８６）バス・システム３０と通信している。プ
ロセッサ２０とシステム・バス３０をそれぞれプロセッ
サ状態機械２２とシステム状態機械３２によって表すこ
とができる。
【００２０】上記の例において、バスＡおよびＢは速
度、バス幅、およびプロトコルが異なっている点で異種
のものである。具体的にいうと、バスＡの速度は３３Ｍ
Ｈｚであるのに対し、バスＢの速度は２０ＭＨｚであ
る。データ幅はバスＡおよびＢに対してそれぞれ３２ビ
ットと１６ビットである。最後に、バスＡはバースト・
プロトコルを使用しており（単一の要求に対して、複数
のデータ）、バスＢは単一のハンドシェーク・プロトコ
ルを使用している。バスＡおよびＢが本発明を実施する
に当たって１つの点で異種であるだけでよいことを理解
されたい。
【００２１】これらの異種のバスの間のインタフェース
を提供するため、また本発明にしたがって、疑似状態機
械ＡおよびＢが設けられる。疑似状態機械Ａ（２４）
（以下「状態機械Ａ」という）はバスＡ（すなわち、新
しい８０４８６バス・システム）を介してプロセッサ２
０と通信している。疑似状態機械Ｂ（３４）（以下「状
態機械Ｂ」という）はバスＢ（すなわち、古い８０３８
６システム・バス）を介してシステム・バス３０と通信
している。
【００２２】状態機械ＡはバスＡを制御するものであ
り、交換プロセッサないしバス・マスタのプロセッサ状
態機械２２の「倒置（inverse）ないしミラー」でよ
い。状態機械ＢはバスＢを制御するものであり、通常、
被交換プロセッサないしバス・マスタのシステム状態機
械Ｂの複製である。倒置ないしミラー状態機械と複製状
態機械の概念については、本明細書において以下で詳細
に検討する。ただし、ここでは、状態機械ＡおよびＢの
いずれか、または両方が本発明の実施に当たりミラー状
態機械でよいが、必ずしもそうである必要がないことを
理解されたい。
【００２３】図１に示すように、状態機械ＡおよびＢは
２つの非同期ハンドシェーク・プロトコル信号「Ｒｅｑ
ｕｅｓｔ」および「Ｒｅａｄｙ」を使用して通信する。
実際の動作においては、２本のバスの間で受け渡される
データはまずそれぞれのバッファ２６および３６に格納
される。データ・バッファは任意の周知の手段で実現で
きる。たとえば、データを先入れ先出し（ＦＩＦＯ）メ
モリであっても、環状バッファとして構成された２ポー
ト・メモリであってもよい。
【００２４】疑似状態機械ＡおよびＢの間のハンドシェ
ーク・プロトコル・インタフェースを、状態機械を表し
ているバブル・タイプの状態図を示す図２および図３を
参照して詳細に説明する。図２はアップグレードされた
８０４８６マイクロプロセッサのバス状態機械のミラー
である状態機械Ａの状態図を示しており、図３は８０３
８６マイクロプロセッサの状態機械Ｂの状態図を示す。
【００２５】プロセスを制御するには、プロセスのどこ
にいるのか、および次に何をしたいのかを知っていなけ
ればならない。これが状態図に示されている。各バブル
ないし円は「状態」すなわち現在位置を表す。通常、各
クロック・サイクルにおいて、状態遷移、すなわち、他
の状態への移動あるいは現在の状態へのループ・バック
を行わなければならない。状態図の各線は状態遷移経路
を表しており、これらの方向を持った線につけられたラ
ベルは特定の経路を取るのに必要とされる信号または論
理の要件である。
【００２６】各状態は通常、他の状態への入力または出
力の形式、あるいは同じ状態へループ・バックする経路
のいずれかの複数の経路を有している。ループ経路は本
質的に、次の状態遷移サイクルまでの待機状態である。
いくつかの共通した規則が適用される。遷移経路を取る
ためには、すべての状態遷移要件を満たさなければなら
ない。さらに、各状態から出ているすべての経路のすべ
ての条件は排他的である。すなわち、２つの異なる状態
へ遷移することはできず、また一度に２つの状態を取る
こともできない。
【００２７】たとえば、図２を参照すると、状態ＴＷＦ
Ｆはループ経路を示している。この経路が取られるの
は、信号ＢＣ＿ＦＦが高すなわち真の場合である。状態
ＴＷＦＦから出ている他の経路（ＴＷＦＦからＴＩへ、
およびＴＷＦＦからＴＷ２Ｐへの）には、ＢＣ＿ＦＦが
低すなわち偽である（信号／ＢＣ＿ＦＦの前の"／"によ
って表される）という要件があることに留意されたい。
ＴＩへの経路が取られるのは、Ｂ＿ＡＤＳＮが高である
場合であり、それ以外の場合には、ＴＷ２Ｆへの経路が
取られる。
【００２８】問題のハンドシェーク制御信号は、状態機
械Ａについては、図２のＢ＿ＡＤＳＮとＢ＿ＲＥＡＤＹ
Ｎであり、状態機械Ｂについては、図３のＲＥＱＵＥＳ
ＴとＲＥＡＤＹ＃である。
【００２９】図２を参照すると、Ｂ＿ＡＤＳＮはバス活
動を要求しているプロセッサ２０からの入力である。こ
れはアイドル状態ＴＩからＴＲ２またはＴＷ２のいずれ
かへの遷移として示されている。ＴＲ２はメモリへのア
クセスが要求され（経路ＴＩ−ＴＲ２）、データが返さ
れる（経路ＴＲ２−ＴＩ）読取りサイクルを表す。ＴＷ
２は書込みサイクルを表す。書込みサイクルにおいて、
メモリへのアクセスが要求された後（経路ＴＩ−ＴＷ
２）、返しデータが生成されないため、状態ＴＩへ自動
的に戻る。この自動復帰により、高速なプロセッサが低
速なシステム・バスを待たずに、処理を継続できるよう
になる。
【００３０】第２の信号Ｂ＿ＲＥＡＤＹＮは状態機械Ｂ
が生成した戻り信号である。この信号はＴＲ２からＴＩ
へ戻る遷移を行った場合に使用されるものとして示され
ている。Ｂ＿ＲＥＡＤＹＮは非同期信号で、周知の態様
で同期が取られ、不安定状態の問題を排除する。
【００３１】不安定状態の問題を排除する方法の１つ
は、クロック付きＤフリップフロップを使用することで
ある。Ｄフリップフロップにおいて、出力は要素内に格
納されている状態の値に等しい。フリップフロップの出
力はクロック・エッジだけを変えるものであり、フリッ
プフロップをクロック前縁（正）またはクロック後縁
（負）に合わせて設計することができる。
【００３２】フリップフロップのＤ（データ）入力がク
ロック・エッジでサンプルされるため、クロック・エッ
ジの直前および直後の期間の間有効でなければならな
い。フリップフロップへの入力はしたがって、セットア
ップ時間（すなわち、クロック・エッジ前の最小時間）
で始まり、保持時間（すなわち、クロック・エッジの後
の最小時間）で終わるウィンドウの間有効でなければな
らない。
【００３３】本発明に関連して、非同期信号が高低の間
の遷移であり、それ故、必要とされるセットアップ時お
よび保持時に安定していない場合、フリップフロップが
不安定な状態となることがある。このような場合には、
出力は適正な高または低の値を持たず、これらの間の不
定の領域にあることになる。フリップフロップの出力に
ある論理ブロックの中には、その出力が"０"のものがあ
るが、他のものは"１"となっている。
【００３４】解決策の１つは出力が安定していることを
確認するために、フリップフロップの出力を調べる前に
十分な時間待機することである。このことはセットアッ
プ時間よりも通常数倍の長さの期間の間待機することを
伴う。
【００３５】非同期入力によって安定した同時出力を達
成する例示的な実施の形態を図４に示す。図４に示すよ
うに、第１のＤフリップフロップ４２の出力が不安定な
ことがあるが、信号がもはや不安定状態ではなくなるよ
うにするのに十分な時間をもたらす、第２のＤフリップ
フロップ４４が信号をサンプルするときの第２の信号ま
では、他のどの論理要素にも見えることがない。
【００３６】次に、図３の第２の状態機械Ｂの図を参照
すると、ＲＥＱＵＥＳＴとＲＥＡＤＹ＃はそれぞれ状態
機械Ａからのハンドシェーク信号、および状態機械Ａへ
のハンドシェーク信号を表している。ＲＥＱＵＥＳＴ信
号もＢ＿ＲＥＡＤＹＮおよび図４に関して上述したのと
同様な態様によって安定化されている。
【００３７】これら２つの信号は他のシステム制御信号
とともに、状態機械Ｂの状態遷移を決定する。他のシス
テム制御浸透としては、ＲＥＡＤＹ＃、ＨＯＬＤおよび
ＮＡ＃などがある。ＲＥＡＤＹ＃はシステム状態機械３
２からの制御信号で、データを受け入れている、あるい
はデータを送る準備ができていることを意味する。ＨＯ
ＬＤはシステム状態機械３２からの要求であり、バスＢ
のユーザと他のバスのユーザとの間のトランザクション
のためにバスＢを取得する。本質的に、ＨＯＬＤはバス
Ｂから抜けるための状態機械Ｂに対する要求である。Ｎ
Ａ＃はシステム状態機械３２からの制御信号で、状態機
械Ｂに対して、状態機械Ｂからの第２の要求を受け入れ
るとともに、最初のトランザクションを終了するために
データを取得していることを示すものである。
【００３８】発生する遷移の１つは、状態機械Ｂが状態
Ｔｉ（アイドル状態）にあり、ＨＯＬＤ信号が「高」で
あって、システム内の他の１つの装置がシステムバスに
よって制御されており、他のすべての装置がアサート解
除されていることを示していると想定する。システム状
態機械ＡからのＲＥＱＵＥＳＴ信号が「低」である場
合、次のシステムＢのクロックにおいて、状態機械Ｂは
Ｔｈ状態（確認保持状態）にある。
【００３９】状態機械ＢはＨＯＬＤが「低」になるまで
Ｔｈ状態を維持し、状態機械ＡからのＲＥＱＵＥＳＴ要
求が「高」の場合には、状態機械ＢはＴ１状態（非パイ
プライン・バス・サイクルの第１のクロック）になる。
状態機械Ｂがアイドル状態にある間、状態機械Ａが依然
動作していることに留意されたい。
【００４０】ＨＯＬＤが「低」となったとき、状態機械
ＡからのＲＥＱＵＥＳＴが「低」であった場合、状態機
械ＢはＴｉ状態となり、ＨＯＬＤまたはＲＥＱＵＥＳＴ
のいずれかが活動状態となるまで待機する。
【００４１】状態機械ＢがＴｉ状態であるときに、ＲＥ
ＱＵＥＳＴが「高」で、ＨＯＬＤが「低」である場合、
状態Ｔ１への遷移が引き起こされる。これは有効なサイ
クルが状態機械Ａから開始されていることを意味する。
状態機械Ｂの論理は情報がバスＢで有効であることを示
しているＴ１サイクルの間、システム状態機械３２への
信号を発生する。システム論理はバスＢ上の情報を調
べ、サイクルが書込みサイクルであるか、読取りサイク
ルであるかを決定する。
【００４２】書込みサイクルである場合、次のクロック
はＴ２状態への自動遷移を引き起こす。状態Ｔ２はサイ
クル・データがバスＢ上で有効であることを示す。シス
テム状態機械３２はこの時点での記憶装置へのデータの
実際の書込みを制御することとなる。
【００４３】これを行うのに１クロック・サイクル超が
かかった場合、システム状態機械３２はＲＥＡＤＹ＃を
「高」のままにしておき、状態機械ＢがＴ２状態にとど
まることになる。ＲＥＡＤＹ＃信号はシステム状態機械
３２から状態機械Ｂへの入力である。これは次いで、状
態機械Ｂから状態機械Ａへ送られる。
【００４４】システム状態機械３２がデータの格納を完
了した場合、状態機械ＢはＲＥＡＤＹ＃を「低」である
と判断する。このことは格納が行われ、次のサイクルを
開始できることを示す。ＲＥＱＵＥＳＴ信号状態機械Ａ
が「低」である場合、状態機械Ｂは状態Ｔｉになる。Ｒ
ＥＱＵＥＳＴラインが「高」である場合、状態機械Ｂは
Ｔ１となり、他のサイクルが始まる。
【００４５】倒置またはミラー・プロセッサの概念をこ
こで説明する。上述したところで述べたように、図２は
８０４８６マイクロプロセッサのバス状態機械の「ミラ
ー」であり、図３は８０３８６マイクロプロセッサに対
するバス状態機械の複製である。通常、図３のような既
存のシステムに対する状態図は、既存の状態図のコピー
に過ぎない疑似状態機械を作成するために利用できる。
しかしながら、新しいプロセッサの場合、状態図が簡単
に利用できないことがある。したがって、新しいプロセ
ッサの状態機械の「ミラー」状態図を作成することが必
要となることがある。
【００４６】プロセッサの内部状態機械の複製を作成す
る場合の問題点は、プロセッサ状態機械がプロセッサ内
部のものであるため、プロセッサ状態機械へのすべての
入力を普通は見ることができないことである。できるこ
とは、プロセッサ状態機械の出力によって、作動を判定
することだけである。たとえば、出力がデータの読取り
または書込みに対するもののことがある。プロセッサ状
態機械へのすべての入力を見ることができれば、状態機
械の正確な複製を作成し、バスの作動を追跡するために
使用できるであろう。
【００４７】しかしながら、見えるものが状態機械の出
力だけであるから、これらの出力が外部で見えるとき
に、プロセッサ状態機械の内部状態が変わった場合に
は、プロセッサの状態を判断できるのは、実際に物事が
生じてからだけである。これによって、プロセッサ状態
機械の出力に応答する状態機械を生成する問題が生じ
る。
【００４８】本発明においては、いわゆる「ミラー」プ
ロセッサが元の入力に関する知識なしに、状態遷移を複
製する。「ミラー」プロセッサはプロセッサ状態機械が
どのようなものであるか、またどのようになるのかを示
す状態を得ることによって作成される。プロセッサ状態
機械内、あるいは取り得る経路での各トランザクション
はシステム状態機械、すなわちミラー状態機械の対応す
る経路または状態を有していなければならない。新しい
状態機械の状態間のトランザクションに対する許可要因
としてプロセッサ状態機械の出力を使用することによっ
て、ミラー状態機械の状態機械図を作成することができ
る。
【００４９】すべての考えられる出力トランザクション
に対して、新しい状態が作成される。ミラー状態機械の
設計が難しいのは、新しいシステムないしミラー状態機
械の実際の場での実施を可能とする最小限の状態の一つ
の図に、状態図を簡素化することにある。
【００５０】図２および図３の状態図がインプリメンテ
ーションによって異なるものであることを理解された
い。本発明方法を実施するに当たり、多くの異なる状態
機械を構成し、使用することができる。従来の論理回路
を用いて、それぞれの状態図の流れを達成できること
を、当分野の技術者が理解するであろうことも明らかで
ある。
【００５１】本発明を上述の実施の形態によって説明し
てきたが、当分野の技術者には本発明を首記の特許請求
の範囲の精神および範囲内の改変形によって実施できる
ことが認識されよう。
【００５２】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５３】（１）第１のコンピュータ構成要素および
第２のコンピュータ構成要素と通信するバス・インタフ
ェース・システムにおいて、前記第１の構成要素と関連
づけられた、第１の転送速度、データ幅、およびプロト
コルを有する第１のバスと、前記第２の構成要素に関連
づけられた、第２の転送速度、データ幅、およびプロト
コルを有しており、第２の特性の少なくとも１つが前記
第１の特性と異なっている第２のバスと、前記第１のバ
スと通信する第１の状態機械と、前記第２のバスと通信
する第２の状態機械と、前記第１のバスおよび前記第２
のバスと関連づけられたデータ格納手段とからなり、前
記第１の状態機械および前記第２の状態機械が非同期ハ
ンドシェーク・プロトコルを使用して選択的に通信し、
これによってデータが前記第１のバスと前記第２のバス
の間で転送されるバス・インタフェース・システム。 （２）第１の状態機械が第１の構成要素の状態機械のミ
ラーであることを特徴とする、上記（１）に記載のシス
テム。 （３）第２の状態機械が第２の構成要素の状態機械のミ
ラーであることを特徴とする、上記（２）に記載のシス
テム。 （４）ハンドシェーク・プロトコルが前記第１の特性か
らなるフォーマットでデータ転送を要求する非同期要求
信号を作成する手段と、データが送信済みであること、
あるいは利用可能であることを示す前記第２の特性から
なるフォーマットで非同期応答信号を作成する手段とか
らなることを特徴とする、上記（３）に記載のシステ
ム。 （５）第１の転送速度、データ幅、およびプロトコルを
有する第１のバス、ならびに第２の転送速度、データ
幅、およびプロトコルを有する第２のバスを有してお
り、第２の特性の少なくとも１つが第１の特性と異なっ
ているコンピュータ・システムにおける、第１の状態機
械および第２の状態機械を使用した非同期デュアル・バ
ス変換方法において、転送対象のデータを格納手段に格
納するステップと、前記第１の特性を備えているフォー
マットを有しており、これによってデータ格納手段内の
データの転送を要求する非同期要求信号を、第１のバス
と通信している第１の状態機械が開始するステップと、
前記第２の特性を備えているフォーマットを有してお
り、これによってデータが送信済みであること、あるい
は利用可能であることを通知する非同期応答信号を、第
２のバスと通信している第２の状態機械が開始するステ
ップとからなる非同期デュアル・バス変換方法。
【図面の簡単な説明】
【図１】本発明のプロセスを実施するコンピュータ・シ
ステムの構成要素の略図である。
【図２】本発明のプロセスで使用可能な交換プロセッサ
のミラーの略状態図である。
【図３】本発明のプロセスで使用可能な被交換プロセッ
サのミラーの略状態図である。
【図４】本発明の非同期信号で使用するクロック付きフ
リップフロップの論理図である。
【符号の説明】
１０ バス・インタフェース・システム ２０ 新しいプロセッサ ２２ プロセッサ状態機械 ２４ 疑似状態機械Ａ ２６ バッファ ３０ 既存のバス・システム ３２ システム状態機械 ３４ 疑似状態機械Ｂ ３６ バッファ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デーン・ジョン・シゲセン アメリカ合衆国05462 バーモント州 ハ ンティングトン ボックス2400 アール・ アール ナンバー１

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】第１のコンピュータ構成要素および第２の
    コンピュータ構成要素と通信するバス・インタフェース
    ・システムにおいて、 前記第１の構成要素と関連づけられた、第１の転送速
    度、データ幅、およびプロトコルを有する第１のバス
    と、 前記第２の構成要素に関連づけられた、第２の転送速
    度、データ幅、およびプロトコルを有しており、第２の
    特性の少なくとも１つが前記第１の特性と異なっている
    第２のバスと、 前記第１のバスと通信する第１の状態機械と、 前記第２のバスと通信する第２の状態機械と、 前記第１のバスおよび前記第２のバスと関連づけられた
    データ格納手段とからなり、 前記第１の状態機械および前記第２の状態機械が非同期
    ハンドシェーク・プロトコルを使用して選択的に通信
    し、これによってデータが前記第１のバスと前記第２の
    バスの間で転送されるバス・インタフェース・システ
    ム。
  2. 【請求項２】第１の状態機械が第１の構成要素の状態機
    械のミラーであることを特徴とする、請求項１に記載の
    システム。
  3. 【請求項３】第２の状態機械が第２の構成要素の状態機
    械のミラーであることを特徴とする、請求項２に記載の
    システム。
  4. 【請求項４】ハンドシェーク・プロトコルが前記第１の
    特性からなるフォーマットでデータ転送を要求する非同
    期要求信号を作成する手段と、データが送信済みである
    こと、あるいは利用可能であることを示す前記第２の特
    性からなるフォーマットで非同期応答信号を作成する手
    段とからなることを特徴とする、請求項３に記載のシス
    テム。
  5. 【請求項５】第１の転送速度、データ幅、およびプロト
    コルを有する第１のバス、ならびに第２の転送速度、デ
    ータ幅、およびプロトコルを有する第２のバスを有して
    おり、第２の特性の少なくとも１つが第１の特性と異な
    っているコンピュータ・システムにおける、第１の状態
    機械および第２の状態機械を使用した非同期デュアル・
    バス変換方法において、 転送対象のデータを格納手段に格納するステップと、 前記第１の特性を備えているフォーマットを有してお
    り、これによってデータ格納手段内のデータの転送を要
    求する非同期要求信号を、第１のバスと通信している第
    １の状態機械が開始するステップと、 前記第２の特性を備えているフォーマットを有してお
    り、これによってデータが送信済みであること、あるい
    は利用可能であることを通知する非同期応答信号を、第
    ２のバスと通信している第２の状態機械が開始するステ
    ップとからなる非同期デュアル・バス変換方法。
JP8183228A 1995-07-19 1996-07-12 二重状態機械を使用した非同期デュアル・バス変換システムおよび方法 Pending JPH0934832A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/504,347 US5710892A (en) 1995-07-19 1995-07-19 System and method for asynchronous dual bus conversion using double state machines
US08/504347 1995-07-19

Publications (1)

Publication Number Publication Date
JPH0934832A true JPH0934832A (ja) 1997-02-07

Family

ID=24005875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8183228A Pending JPH0934832A (ja) 1995-07-19 1996-07-12 二重状態機械を使用した非同期デュアル・バス変換システムおよび方法

Country Status (3)

Country Link
US (1) US5710892A (ja)
JP (1) JPH0934832A (ja)
KR (1) KR100188487B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832216A (en) * 1994-11-04 1998-11-03 Texas Instruments Incorporated Network adapter having single ported memory which is accessible by network and peripheral bus on a time division multiplexed (TDM) basis
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways
US5867673A (en) * 1996-10-07 1999-02-02 Honeywell Inc. Universal operator station module for a distributed process control system
US6301629B1 (en) * 1998-03-03 2001-10-09 Alliance Semiconductor Corporation High speed/low speed interface with prediction cache
US6529945B1 (en) 1999-07-26 2003-03-04 International Business Machines Corporation Data buffer management between two different systems
US6557049B1 (en) 1999-08-27 2003-04-29 Lsi Logic Corporation Programmable computerize enclosure module for accommodating SCSI devices and associated method of configuring operation features thereof
US6754759B1 (en) * 2000-03-08 2004-06-22 Intel Corporation Transfer of information between devices on different buses
US6704828B1 (en) * 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
DE10119472A1 (de) * 2001-04-20 2002-10-31 Harman Becker Automotive Sys Schnittstelle für die Datenübertragung zwischen zwei Bussystemen und Betriebsverfahren dafür
KR20030030318A (ko) * 2001-10-09 2003-04-18 이문기 유니버설 브릿지 제어 구조
TWI260024B (en) * 2005-01-18 2006-08-11 Vivotek Inc An architecture for reading and writing an external memory
US20080288120A1 (en) * 2007-05-14 2008-11-20 General Electric Company Methods and Systems for Modifying Turbine Control Systems
US20230251980A1 (en) * 2022-02-10 2023-08-10 Mellanox Technologies, Ltd. Devices, methods, and systems for disaggregated memory resources in a computing environment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835681A (en) * 1984-06-27 1989-05-30 Compaq Computer Corporation Personal computer having normal and high speed execution modes
US4727491A (en) * 1984-06-27 1988-02-23 Compaq Computer Corporation Personal computer having normal and high speed execution modes
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors
US5191657A (en) * 1989-11-09 1993-03-02 Ast Research, Inc. Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
US5228045A (en) * 1990-08-06 1993-07-13 Ncr Corporation Test driver for connecting a standard test port integrated circuit chip to a controlling computer
US5210856A (en) * 1991-08-07 1993-05-11 Chips And Technologies, Inc. Non-aligned DRAM state machine for page-mode DRAM control
US5333293A (en) * 1991-09-11 1994-07-26 Compaq Computer Corp. Multiple input frequency memory controller
US5341508A (en) * 1991-10-04 1994-08-23 Bull Hn Information Systems Inc. Processing unit having multiple synchronous bus for sharing access and regulating system bus access to synchronous bus
US5325490A (en) * 1991-12-18 1994-06-28 Intel Corporation Method and apparatus for replacement of an original microprocessor with a replacement microprocessor in a computer system having a numeric processor extension
US5239926A (en) * 1992-01-29 1993-08-31 Datacard Corporation Card printer apparatus and method
US5339395A (en) * 1992-09-17 1994-08-16 Delco Electronics Corporation Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode
US5386518A (en) * 1993-02-12 1995-01-31 Hughes Aircraft Company Reconfigurable computer interface and method
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus

Also Published As

Publication number Publication date
KR100188487B1 (ko) 1999-06-01
US5710892A (en) 1998-01-20
KR970007668A (ko) 1997-02-21

Similar Documents

Publication Publication Date Title
JP2711035B2 (ja) マルチクロック同期プロセッサユニット
EP2562653B1 (en) Method and system for terminating write commands in a hub-based memory system
US6006340A (en) Communication interface between two finite state machines operating at different clock domains
US4615017A (en) Memory controller with synchronous or asynchronous interface
JPH0934832A (ja) 二重状態機械を使用した非同期デュアル・バス変換システムおよび方法
JP2011170868A (ja) 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法
JPH07271721A (ja) コンピュータシステム及びその動作方法
JPH0619756B2 (ja) 非同期装置間で通信を行なうための効率的なプロトコル
US6292201B1 (en) Integrated circuit device having a core controller, a bus bridge, a graphical controller and a unified memory control unit built therein for use in a computer system
EP0242879B1 (en) Data processor with wait control allowing high speed access
US5922076A (en) Clocking scheme for digital signal processor system
US10467181B2 (en) Interface apparatus and method
JPH06318178A (ja) キャッシュタグメモリ用キャッシュタグ制御装置及び制御方法
TW436678B (en) A method and system for interfacing a PCI device to an external PCI bus in a differing clock domain
JPH04279945A (ja) メモリ回路
JP2003157228A (ja) データ転送回路
US20040225707A1 (en) Systems and methods for combining a slow data stream and a fast data stream into a single fast data stream
US6321342B1 (en) Method and apparatus for interfacing circuits that operate based upon different clock signals
US7353297B2 (en) Handling of write transactions in a data processing apparatus
US6453373B1 (en) Method and apparatus for differential strobing
JPH11110363A (ja) マルチプロセッサシステム
JP2723893B2 (ja) パイプライン型データ処理装置
JP3234275B2 (ja) 画像処理回路
JPH0573510A (ja) レジスタフアイルのリードライト方式
KR940012152A (ko) 멀티프로세서의 듀얼포트 메모리 액세스 제어장치