JP2711035B2 - マルチクロック同期プロセッサユニット - Google Patents
マルチクロック同期プロセッサユニットInfo
- Publication number
- JP2711035B2 JP2711035B2 JP3252099A JP25209991A JP2711035B2 JP 2711035 B2 JP2711035 B2 JP 2711035B2 JP 3252099 A JP3252099 A JP 3252099A JP 25209991 A JP25209991 A JP 25209991A JP 2711035 B2 JP2711035 B2 JP 2711035B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- bus
- instruction
- data
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般に、データ処理シ
ステムに係り、より詳細には、あるクロック周波数でク
ロックされる論理回路の一部分と、別のクロック周波数
でクロックされる別の部分とを有するプロセッサユニッ
トに係る。
ステムに係り、より詳細には、あるクロック周波数でク
ロックされる論理回路の一部分と、別のクロック周波数
でクロックされる別の部分とを有するプロセッサユニッ
トに係る。
【０００２】
【従来の技術】今日使用されている全てではないが多く
のプロセッサユニットは、周期的なクロック信号（“ク
ロック”）に同調するようにオペレーションが同期的に
行われる同期マシンである。従って、例えば、クロック
のあるレベルから別のレベルへの遷移に応答して命令が
実行され、データが転送され、信号が発生される。
のプロセッサユニットは、周期的なクロック信号（“ク
ロック”）に同調するようにオペレーションが同期的に
行われる同期マシンである。従って、例えば、クロック
のあるレベルから別のレベルへの遷移に応答して命令が
実行され、データが転送され、信号が発生される。
【０００３】典型的に、同期プロセッサユニットの全て
の部分は同じクロック速度で動作される。しかしなが
ら、あるプロセッサオペレーションは、他のプロセッサ
オペレーションよりも非常に頻繁に生じることが知られ
ている。実際に、頻繁に生じるオペレーションの約９５
％は、例えば、プロセッサユニットを構成しているロジ
ック回路の約５０％において実行されることが確立され
ている。従って、プロセッサオペレーションの大部分を
実行する回路の部分を速いクロックで動作させる一方、
ロジック回路の他部分を遅いクロックで動作させること
により、プロセッサユニットのオペレーションを向上さ
せることができる。これは、ほとんど電力を消費せず、
ほとんど電気ノイズを発生せず、ほとんど熱出力を発生
せず、ほとんどヒートシンク容量を必要とせず、安価な
技術で実施することができ且つ僅かな半導体面積で製造
できるといったやり方で、低速動作部分を動作させるこ
とができる。これと同時に、全プロセッサ速度（即ち、
ワークスループット）が増加される。
の部分は同じクロック速度で動作される。しかしなが
ら、あるプロセッサオペレーションは、他のプロセッサ
オペレーションよりも非常に頻繁に生じることが知られ
ている。実際に、頻繁に生じるオペレーションの約９５
％は、例えば、プロセッサユニットを構成しているロジ
ック回路の約５０％において実行されることが確立され
ている。従って、プロセッサオペレーションの大部分を
実行する回路の部分を速いクロックで動作させる一方、
ロジック回路の他部分を遅いクロックで動作させること
により、プロセッサユニットのオペレーションを向上さ
せることができる。これは、ほとんど電力を消費せず、
ほとんど電気ノイズを発生せず、ほとんど熱出力を発生
せず、ほとんどヒートシンク容量を必要とせず、安価な
技術で実施することができ且つ僅かな半導体面積で製造
できるといったやり方で、低速動作部分を動作させるこ
とができる。これと同時に、全プロセッサ速度（即ち、
ワークスループット）が増加される。
【０００４】
【発明の構成】本発明によれば、プロセッサユニットは
一般に２つの部分に分割され、各部分は異なったクロッ
ク周波数で別々に動作される。一方の部分は、速いクロ
ックで動作し、プロセッサのオペレーションに最も頻繁
に使用される回路を含んでいるのが好ましい。即ち、命
令を実行すると共に、例えば、種々の論理及び演算機能
を実行するための実行ユニットや、命令及びデータを記
憶するためのメモリユニットが含まれる。第２の部分
は、ゆっくりとしたクロックで動作するもので、プロセ
ッサのオペレーションにあまり頻繁に使用されない回路
素子、例えば、プロセッサユニットの外部通信を取り扱
うものに典型的に関連した回路素子を含む。これら部分
の素子間で情報（例えば、命令、コマンド及びデータ）
を通信するために各部分ごとに１つづつ合計２つのデー
タバスが設けられている。その一方のメインデータバス
は、実行ユニット及びメモリを含む高速クロック部分の
素子間で情報を通信し、そして拡張データバスは、プロ
セッサユニットの第２のゆっくりとしたクロック部分の
回路素子を互いに通信するものである。バッファ機構
は、メインデータバスと拡張データバスを互いに選択的
に接続し、２つの部分間で情報の交換を選択的に行える
ようにする。
一般に２つの部分に分割され、各部分は異なったクロッ
ク周波数で別々に動作される。一方の部分は、速いクロ
ックで動作し、プロセッサのオペレーションに最も頻繁
に使用される回路を含んでいるのが好ましい。即ち、命
令を実行すると共に、例えば、種々の論理及び演算機能
を実行するための実行ユニットや、命令及びデータを記
憶するためのメモリユニットが含まれる。第２の部分
は、ゆっくりとしたクロックで動作するもので、プロセ
ッサのオペレーションにあまり頻繁に使用されない回路
素子、例えば、プロセッサユニットの外部通信を取り扱
うものに典型的に関連した回路素子を含む。これら部分
の素子間で情報（例えば、命令、コマンド及びデータ）
を通信するために各部分ごとに１つづつ合計２つのデー
タバスが設けられている。その一方のメインデータバス
は、実行ユニット及びメモリを含む高速クロック部分の
素子間で情報を通信し、そして拡張データバスは、プロ
セッサユニットの第２のゆっくりとしたクロック部分の
回路素子を互いに通信するものである。バッファ機構
は、メインデータバスと拡張データバスを互いに選択的
に接続し、２つの部分間で情報の交換を選択的に行える
ようにする。
【０００５】クロック発生器は、２つの部分に対し各々
独立した“高速”及び“低速”クロックを発生する。こ
のクロック発生器は、実行ユニットによって実行されて
いる命令を監視する検出ロジックを備えている。クロッ
ク発生器の検出ロジックによる検出は、２つの部分間で
通信されるべき情報を必要とする命令の中でも、クロッ
ク発生器が高速クロックと低速クロックとを同期させる
ようにし、メインデータバス及び拡張データバスを経て
バッファ機構が２つの部分間で同期した情報通信を行え
るようにする。
独立した“高速”及び“低速”クロックを発生する。こ
のクロック発生器は、実行ユニットによって実行されて
いる命令を監視する検出ロジックを備えている。クロッ
ク発生器の検出ロジックによる検出は、２つの部分間で
通信されるべき情報を必要とする命令の中でも、クロッ
ク発生器が高速クロックと低速クロックとを同期させる
ようにし、メインデータバス及び拡張データバスを経て
バッファ機構が２つの部分間で同期した情報通信を行え
るようにする。
【０００６】本発明によって多数の効果が達成される。
まず、２つ以上の異なったクロック信号を用いることに
より、プロセッサユニットのある部分が他の部分よりも
高い速度で動作することができる。これにより、低速動
作部分は、ほとんど電力を消費せず、ヒートシンクをほ
とんど必要とせず、しかもあまり厳密な設計要求を受け
ないという点で、異なった処理をすることができる。低
速クロック部品は、小さな半導体領域において安価な回
路で実施することができる。又、低速動作は、電磁障害
の発生を低減する。
まず、２つ以上の異なったクロック信号を用いることに
より、プロセッサユニットのある部分が他の部分よりも
高い速度で動作することができる。これにより、低速動
作部分は、ほとんど電力を消費せず、ヒートシンクをほ
とんど必要とせず、しかもあまり厳密な設計要求を受け
ないという点で、異なった処理をすることができる。低
速クロック部品は、小さな半導体領域において安価な回
路で実施することができる。又、低速動作は、電磁障害
の発生を低減する。
【０００７】更に、本発明は、既存のプロセッサ設計を
容易に変更してこれら部分が設計上異なったクロック速
度で動作できるようにし、しかも不当で高価な修正が生
じないようにすることができる。これにより、実質的な
再設計の必要なく既存のプロセッサ設計のワークスルー
プットを増加することができる。
容易に変更してこれら部分が設計上異なったクロック速
度で動作できるようにし、しかも不当で高価な修正が生
じないようにすることができる。これにより、実質的な
再設計の必要なく既存のプロセッサ設計のワークスルー
プットを増加することができる。
【０００８】本発明のこれら及び他の特徴及び効果は、
添付図面を参照した以下の詳細な説明より当業者に明ら
かとなろう。
添付図面を参照した以下の詳細な説明より当業者に明ら
かとなろう。
【０００９】
【実施例】添付図面の図１には、本発明の技術によって
構成されたプロセッサユニットが参照番号１０で一般的
に示されている。図示されたように、プロセッサユニッ
ト１０の種々の回路素子は、好ましくはプロセッサオペ
レーションにおける使い方に基づいて２つの部分に分割
される。即ち、それは、プロセッサオペレーションに最
も頻繁に使用される素子を含んでいる“高速”部分１２
と、あまり頻繁に使用しない回路素子を含んでいる“低
速”部分１４とである。明らかなように、高速及び低速
部分１２、１４の明確な特徴は、各部分を動作するのに
用いるクロック信号の周波数である。図示されたよう
に、高速部分１２は、低速部分１４を形成する回路を動
作するのに用いるものよりも高い周波数を有するクロッ
ク信号で動作される。
構成されたプロセッサユニットが参照番号１０で一般的
に示されている。図示されたように、プロセッサユニッ
ト１０の種々の回路素子は、好ましくはプロセッサオペ
レーションにおける使い方に基づいて２つの部分に分割
される。即ち、それは、プロセッサオペレーションに最
も頻繁に使用される素子を含んでいる“高速”部分１２
と、あまり頻繁に使用しない回路素子を含んでいる“低
速”部分１４とである。明らかなように、高速及び低速
部分１２、１４の明確な特徴は、各部分を動作するのに
用いるクロック信号の周波数である。図示されたよう
に、高速部分１２は、低速部分１４を形成する回路を動
作するのに用いるものよりも高い周波数を有するクロッ
ク信号で動作される。
【００１０】更に、高速部分１２は、メインデータバス
２６及びアドレスバス２８によりメモリ回路に接続され
た命令実行ユニット２０を備えており、メモリ回路はキ
ャッシュメモリ２２及び３２メガバイトのメインメモリ
２４で構成される。キャッシュメモリ２２は命令実行ユ
ニット２０のための制御記憶装置として働き、これは、
命令実行ユニット２０の動作を行う制御命令及びデータ
を含んでいる。
２６及びアドレスバス２８によりメモリ回路に接続され
た命令実行ユニット２０を備えており、メモリ回路はキ
ャッシュメモリ２２及び３２メガバイトのメインメモリ
２４で構成される。キャッシュメモリ２２は命令実行ユ
ニット２０のための制御記憶装置として働き、これは、
命令実行ユニット２０の動作を行う制御命令及びデータ
を含んでいる。
【００１１】命令実行ユニット２０は、キャッシュ２２
からアクセスされた中央命令に応答して、プロセッサユ
ニット１０がプロセッサとして働くのに必要な種々の算
術、論理及び制御機能を実行するという点で、一般的に
従来設計のものである。実際に、本発明を実施するため
にプロセッサユニット１０に組み込まれる回路素子を除
いて、プロセッサユニット自体は従来設計のものであ
る。
からアクセスされた中央命令に応答して、プロセッサユ
ニット１０がプロセッサとして働くのに必要な種々の算
術、論理及び制御機能を実行するという点で、一般的に
従来設計のものである。実際に、本発明を実施するため
にプロセッサユニット１０に組み込まれる回路素子を除
いて、プロセッサユニット自体は従来設計のものであ
る。
【００１２】メインメモリ２４は、メインデータバス２
６及びアドレスバス２８を経て通信される情報からメモ
リアクセスのためのアドレスを発生するアドレスロジッ
ク３０を備えている。メモリ制御ユニット（ＭＣＵ）３
１は、適当なタイミングでアクセス（例えば、読み取り
又は書き込み）に必要な信号を発生する。メインメモリ
２４は、ダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）であるのが好ましい。従って、ＭＣＵ３１
は、必要なリフレッシュ信号も発生する。典型的に、ア
ドレスバス２８を経て通信されるアドレスにより最も頻
繁にアクセスされるのは、キャッシュメモリ２２であ
る。
６及びアドレスバス２８を経て通信される情報からメモ
リアクセスのためのアドレスを発生するアドレスロジッ
ク３０を備えている。メモリ制御ユニット（ＭＣＵ）３
１は、適当なタイミングでアクセス（例えば、読み取り
又は書き込み）に必要な信号を発生する。メインメモリ
２４は、ダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）であるのが好ましい。従って、ＭＣＵ３１
は、必要なリフレッシュ信号も発生する。典型的に、ア
ドレスバス２８を経て通信されるアドレスにより最も頻
繁にアクセスされるのは、キャッシュメモリ２２であ
る。
【００１３】命令実行ユニット２０によって実行される
命令の形式に関する情報は、４ビットニブル及びパリテ
ィの形態で発生されて状態バス（ＳＴＡＴ）３２を経て
送られる。特に図示してないが、このＳＴＡＴバス上の
情報は、デコード回路３４を介してキャッシュメモリ２
２によって使用され、キャッシュメモリ２２のアクセス
がいつ行われるか及びアクセスされる情報の形式（例え
ば、制御命令、データ等）を判断する。
命令の形式に関する情報は、４ビットニブル及びパリテ
ィの形態で発生されて状態バス（ＳＴＡＴ）３２を経て
送られる。特に図示してないが、このＳＴＡＴバス上の
情報は、デコード回路３４を介してキャッシュメモリ２
２によって使用され、キャッシュメモリ２２のアクセス
がいつ行われるか及びアクセスされる情報の形式（例え
ば、制御命令、データ等）を判断する。
【００１４】上記したように、低速部分１４は、例え
ば、入力／出力オペレーションのようなプロセッサオペ
レーションの間にあまり頻繁に使用されないプロセッサ
ユニット１０の要素を含むのが好ましい。本発明は、プ
ロセッサからプロセッサへの通信が冗長なプロセッサ間
バスを経て行われるマルチプロセッサ形態に使用するよ
うに設計されている。このようなマルチプロセッサシス
テムの説明は、米国特許第４，２２８，４９６号又は第
４，８８８，６８４号に見られる。それ故、プロセッサ
ユニット１０は、プロセッサ間バス（ＩＰＢ）Ｘ及びＹ
の各々にインターフェイスするロジックをＩＰＢインタ
ーフェイスユニット５０及び５２の形態で備えている。
ば、入力／出力オペレーションのようなプロセッサオペ
レーションの間にあまり頻繁に使用されないプロセッサ
ユニット１０の要素を含むのが好ましい。本発明は、プ
ロセッサからプロセッサへの通信が冗長なプロセッサ間
バスを経て行われるマルチプロセッサ形態に使用するよ
うに設計されている。このようなマルチプロセッサシス
テムの説明は、米国特許第４，２２８，４９６号又は第
４，８８８，６８４号に見られる。それ故、プロセッサ
ユニット１０は、プロセッサ間バス（ＩＰＢ）Ｘ及びＹ
の各々にインターフェイスするロジックをＩＰＢインタ
ーフェイスユニット５０及び５２の形態で備えている。
【００１５】プロセッサユニット１０と、種々の周辺ユ
ニット、例えば、磁気ディスク及び／又はテープの形態
の追加記憶装置、プリンタ、ターミナル、等との間の通
信については、入力／出力チャンネル（ＩＯＣ）５４が
プロセッサユニット１０をＩ／Ｏバス５５に接続する。
ニット、例えば、磁気ディスク及び／又はテープの形態
の追加記憶装置、プリンタ、ターミナル、等との間の通
信については、入力／出力チャンネル（ＩＯＣ）５４が
プロセッサユニット１０をＩ／Ｏバス５５に接続する。
【００１６】低速部分１４には、メインテナンス診断プ
ロセッサＭＤＰ５６も含まれている。このＭＤＰ５６
は、プロセッサユニット１０の確実性を保証するように
種々のメインテナンス／診断機能を取り扱う役目を果た
す個別の特殊目的のプロセッサユニットである。１つの
例外を除いてＭＤＰ５６によって実行されるほとんどの
機能は、本発明に関連したものではない。この例外と
は、ＥＸＥＣ信号の発生であり、これは、プロセッサユ
ニット１０内の多数の位置で受け取られると、プロセッ
サユニットの動作を行えるようにする。
ロセッサＭＤＰ５６も含まれている。このＭＤＰ５６
は、プロセッサユニット１０の確実性を保証するように
種々のメインテナンス／診断機能を取り扱う役目を果た
す個別の特殊目的のプロセッサユニットである。１つの
例外を除いてＭＤＰ５６によって実行されるほとんどの
機能は、本発明に関連したものではない。この例外と
は、ＥＸＥＣ信号の発生であり、これは、プロセッサユ
ニット１０内の多数の位置で受け取られると、プロセッ
サユニットの動作を行えるようにする。
【００１７】低速部分１４の個々の素子、即ちＩＰＢ５
０、５２、ＩＯＣ５４、及びＭＤＰ５６は、拡張データ
バス６０によって通信するように互いに接続される。低
速部分１４の素子は、典型的に、１つの例外を除いて互
いに通信しない。即ち、それは、高速部分１２と低速部
分１４との間での通信に使用しない各低速クロックサイ
クルごとに、ユニット５０−５６の１つが拡張データバ
ス６０を経てデータワードを送信し、これが他のユニッ
トによって受け取られるものである。拡張データバス６
０（及びメインデータバス２６）を経て送信されるデー
タワードの各々には、エラーチェックの目的でパリティ
が付けられる。このため、低速部分１４のユニットは、
エラーチェックについてのみ互いに通信する。高速部分
１２（即ち、実行ユニット２０）と低速部分１４の要素
との間で情報転送が行われる。この目的で、拡張データ
バス６０は、３状態バッファユニット６２によってメイ
ンデータバス２６に接続され、３状態バッファユニット
は２ビットバッファ制御（ＢＵＦＦＥＲ ＣＴＲＬ）信
号によって制御される。このＢＵＦＦＥＲ ＣＴＲＬが
発生されると、２つのデータバス２６、６０が互いに電
気的に接続され、メイン及び拡張データバス２６、６０
の一方から他方へ情報が通信される。又、ＢＵＦＦＥＲ
ＣＴＲＬは、通信の方向（例えば、高速部分１２から
低速部分１４へ）を識別する。ＢＵＦＦＥＲ ＣＴＲＬ
が発生されない場合には、メインデータバス２６が拡張
データバス６０から効果的にデカップルされ、従って、
２つの部分が独立して動作しているときには、拡張デー
タバス６０上のデータの流れがメインデータバス２６上
のデータに干渉しないし、又その逆も起こり得ない。
０、５２、ＩＯＣ５４、及びＭＤＰ５６は、拡張データ
バス６０によって通信するように互いに接続される。低
速部分１４の素子は、典型的に、１つの例外を除いて互
いに通信しない。即ち、それは、高速部分１２と低速部
分１４との間での通信に使用しない各低速クロックサイ
クルごとに、ユニット５０−５６の１つが拡張データバ
ス６０を経てデータワードを送信し、これが他のユニッ
トによって受け取られるものである。拡張データバス６
０（及びメインデータバス２６）を経て送信されるデー
タワードの各々には、エラーチェックの目的でパリティ
が付けられる。このため、低速部分１４のユニットは、
エラーチェックについてのみ互いに通信する。高速部分
１２（即ち、実行ユニット２０）と低速部分１４の要素
との間で情報転送が行われる。この目的で、拡張データ
バス６０は、３状態バッファユニット６２によってメイ
ンデータバス２６に接続され、３状態バッファユニット
は２ビットバッファ制御（ＢＵＦＦＥＲ ＣＴＲＬ）信
号によって制御される。このＢＵＦＦＥＲ ＣＴＲＬが
発生されると、２つのデータバス２６、６０が互いに電
気的に接続され、メイン及び拡張データバス２６、６０
の一方から他方へ情報が通信される。又、ＢＵＦＦＥＲ
ＣＴＲＬは、通信の方向（例えば、高速部分１２から
低速部分１４へ）を識別する。ＢＵＦＦＥＲ ＣＴＲＬ
が発生されない場合には、メインデータバス２６が拡張
データバス６０から効果的にデカップルされ、従って、
２つの部分が独立して動作しているときには、拡張デー
タバス６０上のデータの流れがメインデータバス２６上
のデータに干渉しないし、又その逆も起こり得ない。
【００１８】本発明によれば、高速及び低速部分１２、
１４は、異なった周波数を有するクロック信号によって
クロックされる。クロック間の同期をとってデータバス
２６と６０とを相互接続しなければならないのは、２つ
の別々の部分間に情報を通すべきときだけである。
１４は、異なった周波数を有するクロック信号によって
クロックされる。クロック間の同期をとってデータバス
２６と６０とを相互接続しなければならないのは、２つ
の別々の部分間に情報を通すべきときだけである。
【００１９】各部分によって使用されるクロック信号
は、マスター発振器７２によって発生された周期的な１
５ナノ秒のマスタークロック信号（ＭＣＬＫ）に応答し
て動作するクロック発生器７０により発生される。クロ
ック発生器７０は、ＭＣＬＫから、高速部分１２及び低
速部分１４の素子の同期動作に必要なクロック信号を発
生する。主たるクロックは、高速部分１２についてはＦ
ＡＳＴ ＣＬＫ及び２ＸＦＡＳＴ ＣＬＫであり、そし
て低速部分１４についてはＳＬＯＷ ＣＬＫである。Ｉ
Ｎ ＣＬＫ及びＯＵＴ ＣＬＫ信号は、インラッチ８０
の状態情報を以下で述べるように命令実行ユニット２０
の動作と同期させるようにラッチするのに用いられる。
同様に、クロック発生器７０により発生されるＯＵＴ
ＣＬＫ信号は、アウトラッチ７６にアドレス及び制御信
号を同期をとって（低速部分１４に対して）ロードする
ように働く。
は、マスター発振器７２によって発生された周期的な１
５ナノ秒のマスタークロック信号（ＭＣＬＫ）に応答し
て動作するクロック発生器７０により発生される。クロ
ック発生器７０は、ＭＣＬＫから、高速部分１２及び低
速部分１４の素子の同期動作に必要なクロック信号を発
生する。主たるクロックは、高速部分１２についてはＦ
ＡＳＴ ＣＬＫ及び２ＸＦＡＳＴ ＣＬＫであり、そし
て低速部分１４についてはＳＬＯＷ ＣＬＫである。Ｉ
Ｎ ＣＬＫ及びＯＵＴ ＣＬＫ信号は、インラッチ８０
の状態情報を以下で述べるように命令実行ユニット２０
の動作と同期させるようにラッチするのに用いられる。
同様に、クロック発生器７０により発生されるＯＵＴ
ＣＬＫ信号は、アウトラッチ７６にアドレス及び制御信
号を同期をとって（低速部分１４に対して）ロードする
ように働く。
【００２０】本発明の好ましい実施例では、ＦＡＳＴ
ＣＬＫとＳＬＯＷ ＣＬＫの周波数の比が３：２である
が、これとは別の比を用いてもよいことは明らかであろ
う。ＦＡＳＴ ＣＬＫ信号は、高速部分１２の命令実行
ユニット２０及び他の回路の同期動作（キャッシュ及び
メインメモリ２２及び２４とそれに関連した回路の動作
を含む）に使用される。２ＸＦＡＳＴ ＣＬＫ信号は、
種々のタイミング取りの目的でＭＣＵ３１によって使用
される。
ＣＬＫとＳＬＯＷ ＣＬＫの周波数の比が３：２である
が、これとは別の比を用いてもよいことは明らかであろ
う。ＦＡＳＴ ＣＬＫ信号は、高速部分１２の命令実行
ユニット２０及び他の回路の同期動作（キャッシュ及び
メインメモリ２２及び２４とそれに関連した回路の動作
を含む）に使用される。２ＸＦＡＳＴ ＣＬＫ信号は、
種々のタイミング取りの目的でＭＣＵ３１によって使用
される。
【００２１】ＳＬＯＷ ＣＬＫは、低速部分１４の素子
の同期動作を行うのに用いられる。
の同期動作を行うのに用いられる。
【００２２】説明が少し脇道にそれるが、プロセッサユ
ニット１０のようなプロセッサユニット（本発明の特徴
を実施しない）の同期動作は、典型的に、周期的なクロ
ック信号の低レベルと高レベルとの間の遷移の１つ又は
別のものにおいて状態変化を受ける。例えば、本発明の
技術を用いていない従来設計においては、データが同じ
クロック信号によりそのクロック信号の同じ遷移（例え
ば、低−高）に対して命令実行ユニット２０からＩＯＣ
へ転送される。非同期の転送を行って（同期動作される
ユニット間で）、特定のクロック遷移に対して情報転送
を行う必要性を排除してもよいが、この場合は、このよ
うな転送に対してロジックを特に設計する必要があり、
これは低速の技術である。
ニット１０のようなプロセッサユニット（本発明の特徴
を実施しない）の同期動作は、典型的に、周期的なクロ
ック信号の低レベルと高レベルとの間の遷移の１つ又は
別のものにおいて状態変化を受ける。例えば、本発明の
技術を用いていない従来設計においては、データが同じ
クロック信号によりそのクロック信号の同じ遷移（例え
ば、低−高）に対して命令実行ユニット２０からＩＯＣ
へ転送される。非同期の転送を行って（同期動作される
ユニット間で）、特定のクロック遷移に対して情報転送
を行う必要性を排除してもよいが、この場合は、このよ
うな転送に対してロジックを特に設計する必要があり、
これは低速の技術である。
【００２３】特に指示のない限り、プロセッサ１０の主
要（クロックされる）素子は、ＦＡＳＴ ＣＬＫ（高速
部分１２の素子の場合）又はＳＬＯＷ ＣＬＫ（低速部
分１４の素子の場合）の低−高遷移（“立ち上がりエッ
ジ”）の際に状態を変えることを理解されたい。従っ
て、高速部分１２と低速部分１４との間で各々メインデ
ータバス２６及び拡張データバス６０を経て情報の同期
転送を行うためには、転送動作（例えば、バスからの情
報を受け入れてバスに情報を発生する、等）を同じ立ち
上がりエッジに対して行わねばならない。例えば、メイ
ン及び拡張データバス２６、６０を経て高速部分１２か
ら低速部分１４へデータを転送すべきであると仮定す
る。この転送を行う命令は、ＦＡＳＴ ＣＬＫの立ち上
がりエッジで、命令実行ユニット２０において実行（命
令サイクル）を開始する。その命令サイクルの間に、メ
イン／拡張データバス２６／６０にデータが出される。
このデータは、次の命令サイクル（ＦＡＳＴ ＣＬＫの
次に続く立ち上がりエッジで開始される）がメインデー
タバス２６上で行われるまでに、ＦＡＳＴ ＣＬＫの次
に続く立ち上がりエッジの前に（又はそれと共に）低速
部分１２によって受け入れられねばならない。
要（クロックされる）素子は、ＦＡＳＴ ＣＬＫ（高速
部分１２の素子の場合）又はＳＬＯＷ ＣＬＫ（低速部
分１４の素子の場合）の低−高遷移（“立ち上がりエッ
ジ”）の際に状態を変えることを理解されたい。従っ
て、高速部分１２と低速部分１４との間で各々メインデ
ータバス２６及び拡張データバス６０を経て情報の同期
転送を行うためには、転送動作（例えば、バスからの情
報を受け入れてバスに情報を発生する、等）を同じ立ち
上がりエッジに対して行わねばならない。例えば、メイ
ン及び拡張データバス２６、６０を経て高速部分１２か
ら低速部分１４へデータを転送すべきであると仮定す
る。この転送を行う命令は、ＦＡＳＴ ＣＬＫの立ち上
がりエッジで、命令実行ユニット２０において実行（命
令サイクル）を開始する。その命令サイクルの間に、メ
イン／拡張データバス２６／６０にデータが出される。
このデータは、次の命令サイクル（ＦＡＳＴ ＣＬＫの
次に続く立ち上がりエッジで開始される）がメインデー
タバス２６上で行われるまでに、ＦＡＳＴ ＣＬＫの次
に続く立ち上がりエッジの前に（又はそれと共に）低速
部分１２によって受け入れられねばならない。
【００２４】ＦＡＳＴ ＣＬＫ信号とＳＬＯＷ ＣＬＫ
信号との比は３：２であるから、これら２つの信号の立
ち上がりエッジは、必要なときに一致しないことがある
（例えば、図４参照）。従って、ＦＡＳＴ ＣＬＫ信号
とＳＬＯＷ ＣＬＫを“同期”させねばならず、即ち、
２つの部分１２と１４との間で情報の通信を行うべきと
きに２つの信号の立ち上がりエッジを一致させねばなら
ない。これは、クロック発生器７０の機能であることが
明らかである。
信号との比は３：２であるから、これら２つの信号の立
ち上がりエッジは、必要なときに一致しないことがある
（例えば、図４参照）。従って、ＦＡＳＴ ＣＬＫ信号
とＳＬＯＷ ＣＬＫを“同期”させねばならず、即ち、
２つの部分１２と１４との間で情報の通信を行うべきと
きに２つの信号の立ち上がりエッジを一致させねばなら
ない。これは、クロック発生器７０の機能であることが
明らかである。
【００２５】プロセッサユニット１０の高速部分１２と
低速部分１４との間の情報転送は、メインデータバス２
６及び拡張データバス６０の使用に限定されない。選択
及び制御情報は、高速部分１２から低速部分１４へアウ
トラッチ７６を経て通信される。従って、アドレスバス
２８の５ビット部分と、ＳＴＡＴバス３２に現れる情報
は、アウトラッチ７６を経て低速部分１４へ通信され
る。ＳＴＡＴ情報は、ＯＵＴ ＣＬＫでアウトラッチ７
６にラッチされ、そこからデコードユニット７８へ通さ
れる。デコードユニット７８は、バッファ６２を制御す
るＢＵＦＦＥＲＣＴＲＬ信号と、低速部分の機能ユニッ
ト５０、・・・５６の１つをイネーブルするために信号
ライン７９によって搬送されるＳＥＬＥＣＴ信号とを発
生するように動作する。アドレス情報は、アウトラッチ
７６からバス８０によって低速部分１４の素子へ送ら
れ、選択されたユニットが命令実行ユニット２０と通信
状態に入れられたときにこのユニットによって実行され
るべき機能を識別する。
低速部分１４との間の情報転送は、メインデータバス２
６及び拡張データバス６０の使用に限定されない。選択
及び制御情報は、高速部分１２から低速部分１４へアウ
トラッチ７６を経て通信される。従って、アドレスバス
２８の５ビット部分と、ＳＴＡＴバス３２に現れる情報
は、アウトラッチ７６を経て低速部分１４へ通信され
る。ＳＴＡＴ情報は、ＯＵＴ ＣＬＫでアウトラッチ７
６にラッチされ、そこからデコードユニット７８へ通さ
れる。デコードユニット７８は、バッファ６２を制御す
るＢＵＦＦＥＲＣＴＲＬ信号と、低速部分の機能ユニッ
ト５０、・・・５６の１つをイネーブルするために信号
ライン７９によって搬送されるＳＥＬＥＣＴ信号とを発
生するように動作する。アドレス情報は、アウトラッチ
７６からバス８０によって低速部分１４の素子へ送ら
れ、選択されたユニットが命令実行ユニット２０と通信
状態に入れられたときにこのユニットによって実行され
るべき機能を識別する。
【００２６】更に、メイン及び拡張データバス２６、６
０における高速部分１２と低速部分１４との間の各情報
転送サイクルは、選択されたユニットからの状態情報の
返送を含む。この返送状態情報は、３本の信号ライン８
１と３ビットインラッチ８０とを経て低速部分１４から
高速部分１２へ通信され、ＳＬＯＷ ＣＬＫに同期され
たＩＮ ＣＬＫによりそこにラッチされる。このＩＮ
ＣＬＫは、以下で詳細に述べるように、ＦＡＳＴ ＣＬ
Ｋ及びＳＬＯＷ ＣＬＫ信号が同期されたときだけ存在
する。
０における高速部分１２と低速部分１４との間の各情報
転送サイクルは、選択されたユニットからの状態情報の
返送を含む。この返送状態情報は、３本の信号ライン８
１と３ビットインラッチ８０とを経て低速部分１４から
高速部分１２へ通信され、ＳＬＯＷ ＣＬＫに同期され
たＩＮ ＣＬＫによりそこにラッチされる。このＩＮ
ＣＬＫは、以下で詳細に述べるように、ＦＡＳＴ ＣＬ
Ｋ及びＳＬＯＷ ＣＬＫ信号が同期されたときだけ存在
する。
【００２７】図２を参照すれば、クロック発生器７０が
ブロック図の形態で詳細に示されている。図示されたよ
うに、クロック発生器７０は、入力信号ＦＡＳＴ ＥＲ
Ｒ、ＥＸＥＣ、ＳＴＡＴと、このＥＸＥＣの遅延したも
のであるＥＸＥＣ ＤＬＤとに基づいて、種々の状態を
通してサイクルする状態マシン９０を備えている。この
状態マシン９０は、プロセッサユニット１０の高速部分
と低速部分との間でメイン及び拡張データバス２６、６
０を経て情報を転送すべきときにＦＡＳＴ ＣＬＫ信号
とＳＬＯＷ ＣＬＫ信号とを同期させる役目を果たす。
状態マシン９０の状態図が図４に示されている。図５
は、ＦＡＳＴ ＣＬＫとＳＬＯＷ ＣＬＫとの同期が必
要でないときにクロック発生器７０によって発生される
種々の波形を示している。図６は、ＦＡＳＴ ＣＬＫと
ＳＬＯＷ ＣＬＫ信号の遷移が同期として一致したとき
にクロック発生器７０によって形成される３つの独特の
波形パターン（即ち、図６にＡ、Ｂ及びＣと示されたよ
うに生じる３つの形態の同期）を示している。
ブロック図の形態で詳細に示されている。図示されたよ
うに、クロック発生器７０は、入力信号ＦＡＳＴ ＥＲ
Ｒ、ＥＸＥＣ、ＳＴＡＴと、このＥＸＥＣの遅延したも
のであるＥＸＥＣ ＤＬＤとに基づいて、種々の状態を
通してサイクルする状態マシン９０を備えている。この
状態マシン９０は、プロセッサユニット１０の高速部分
と低速部分との間でメイン及び拡張データバス２６、６
０を経て情報を転送すべきときにＦＡＳＴ ＣＬＫ信号
とＳＬＯＷ ＣＬＫ信号とを同期させる役目を果たす。
状態マシン９０の状態図が図４に示されている。図５
は、ＦＡＳＴ ＣＬＫとＳＬＯＷ ＣＬＫとの同期が必
要でないときにクロック発生器７０によって発生される
種々の波形を示している。図６は、ＦＡＳＴ ＣＬＫと
ＳＬＯＷ ＣＬＫ信号の遷移が同期として一致したとき
にクロック発生器７０によって形成される３つの独特の
波形パターン（即ち、図６にＡ、Ｂ及びＣと示されたよ
うに生じる３つの形態の同期）を示している。
【００２８】更に、図２を参照すれば、状態マシン９０
に加えて、クロック発生器７０は、状態マシン９０によ
って入力される各々の状態を定める状態マシンからの６
ビット出力を受け取る状態デコードロジック９２を備え
ている。この状態デコードロジック９２は、次いで、各
々とられる状態ごとに、クロック発生器７０により発生
される各信号の適切なレベルを形成する。
に加えて、クロック発生器７０は、状態マシン９０によ
って入力される各々の状態を定める状態マシンからの６
ビット出力を受け取る状態デコードロジック９２を備え
ている。この状態デコードロジック９２は、次いで、各
々とられる状態ごとに、クロック発生器７０により発生
される各信号の適切なレベルを形成する。
【００２９】クロック発生器７０により発生されたクロ
ック信号（例えば、ＦＡＳＴ ＣＬＫ、ＩＮ ＣＬＫ、
等）の１つを各々搬送する状態デコードロジック９２の
出力ライン９４は、図２に全体的に９６で示されたＤ型
フリップ−フロップの各入力に送られる。このＤ型フリ
ップ−フロップの各々は、マスター発振器７２によって
発生されるマスタークロック信号（ＭＣＬＫ）によりク
ロックされる。
ック信号（例えば、ＦＡＳＴ ＣＬＫ、ＩＮ ＣＬＫ、
等）の１つを各々搬送する状態デコードロジック９２の
出力ライン９４は、図２に全体的に９６で示されたＤ型
フリップ−フロップの各入力に送られる。このＤ型フリ
ップ−フロップの各々は、マスター発振器７２によって
発生されるマスタークロック信号（ＭＣＬＫ）によりク
ロックされる。
【００３０】状態マシン９０は、ＭＣＬＫの各立ち上が
り遷移において状態を変える。その結果、状態マシン９
０の種々の段は、異なったレートで変化し勝ちであり、
状態マシンの対応する出力が異なった時間にレベルを変
化させる。次いで、状態デコードロジック９２は、状態
マシン９０の適切な状態を表す信号状態に安定する前に
高レベルと低レベルとの間に多数の遷移を発生し勝ちで
ある。このため、Ｄ型フリップ−フロップ９６について
は、状態マシン９０の各変化の間にこれらの遷移をマス
クする。実際には、Ｄ型フリップ−フロップを使用する
と、ＭＣＬＫ信号の１周期分だけ実際の状態変化が遅ら
される。というのは、クロック発生器７０によって信号
が発生されるからである。
り遷移において状態を変える。その結果、状態マシン９
０の種々の段は、異なったレートで変化し勝ちであり、
状態マシンの対応する出力が異なった時間にレベルを変
化させる。次いで、状態デコードロジック９２は、状態
マシン９０の適切な状態を表す信号状態に安定する前に
高レベルと低レベルとの間に多数の遷移を発生し勝ちで
ある。このため、Ｄ型フリップ−フロップ９６について
は、状態マシン９０の各変化の間にこれらの遷移をマス
クする。実際には、Ｄ型フリップ−フロップを使用する
と、ＭＣＬＫ信号の１周期分だけ実際の状態変化が遅ら
される。というのは、クロック発生器７０によって信号
が発生されるからである。
【００３１】更に、図２を参照すれば、クロック発生器
７０は、診断目的のためにＥＸＥＣ信号の遅延され同期
されたものを発生するのに使用するＤ型フリップ−フロ
ップ１００を備えている。ＥＸＥＣ信号は、フリップ−
フロップ１００のデータ（Ｄ）入力に送られ、そしてＳ
ＬＯＷ ＣＬＫ信号はクロック（ＣＫ）入力に送られ
る。フリップ−フロップ１００の出力（Ｑ）は、ＥＸＥ
Ｃ ＤＬＤ信号を発生する。
７０は、診断目的のためにＥＸＥＣ信号の遅延され同期
されたものを発生するのに使用するＤ型フリップ−フロ
ップ１００を備えている。ＥＸＥＣ信号は、フリップ−
フロップ１００のデータ（Ｄ）入力に送られ、そしてＳ
ＬＯＷ ＣＬＫ信号はクロック（ＣＫ）入力に送られ
る。フリップ−フロップ１００の出力（Ｑ）は、ＥＸＥ
Ｃ ＤＬＤ信号を発生する。
【００３２】ＥＸＥＣ信号は、ＭＤＰ５６（図１）によ
って発生され、実際には、これが発生されたときにプロ
セッサユニット１０を動作できるようにするイネーブル
信号である。これが発生されないと、プロセッサユニッ
ト１０はディスエーブルされる。ＥＸＥＣはＳＬＯＷ
ＣＬＫ信号に同期され、プロセッサユニット１０の全て
の素子を同時にスタート／ストップさせるために発生／
停止され、動作が一貫した仕方で開始又は終了するよう
にする。
って発生され、実際には、これが発生されたときにプロ
セッサユニット１０を動作できるようにするイネーブル
信号である。これが発生されないと、プロセッサユニッ
ト１０はディスエーブルされる。ＥＸＥＣはＳＬＯＷ
ＣＬＫ信号に同期され、プロセッサユニット１０の全て
の素子を同時にスタート／ストップさせるために発生／
停止され、動作が一貫した仕方で開始又は終了するよう
にする。
【００３３】ＥＸＥＣ ＤＬＤ信号は、プロセッサユニ
ット１０を１ステップづつ歩進させるのに使用される。
従って、ＥＸＥＣの発生に続く最初の命令サイクルは、
ＳＴＡＴバス３２によって搬送される値には関わりな
く、常に、同期した低速サイクルとなる。図３のタイミ
ング図は、ＳＬＯＷ ＣＬＫに対するＥＸＥＣとＥＸＥ
Ｃ ＤＬＤとの間の関係を示している。
ット１０を１ステップづつ歩進させるのに使用される。
従って、ＥＸＥＣの発生に続く最初の命令サイクルは、
ＳＴＡＴバス３２によって搬送される値には関わりな
く、常に、同期した低速サイクルとなる。図３のタイミ
ング図は、ＳＬＯＷ ＣＬＫに対するＥＸＥＣとＥＸＥ
Ｃ ＤＬＤとの間の関係を示している。
【００３４】図４は、同期されたＦＡＳＴ ＣＬＫのバ
ージョン（即ち、整列された低−高遷移）を含む図１に
示す種々の信号をＳＬＯＷ ＣＬＫの立ち上がりエッジ
で発生するために状態マシン９０がとる状態を示してい
る。高速部分１２と低速部分１４との間にデータバスの
情報転送がないときには、状態マシン９０が０ ＦＣ、
１ ＦＣ、・・・１１ ＦＣと示された状態のみを通し
てシーケンスし、図５に示す種々の波形を発生する。状
態マシン９０がとる状態は、図５の下部に沿って示され
ており、図４に示された状態に対応する。例えば、ＦＡ
ＳＴ ＣＬＫ波形２００の第１の高レベル部分２０１
は、状態０ ＦＣ、１ ＦＣによって発生され、その直
後に続く低レベルの波形部分２０２は状態２ ＦＣ、３
ＦＣから導出される。同様に、ＦＡＳＴ ＣＬＫの次
に続く２つの周期は、４ ＦＣないし７ ＦＣ及び８
ＦＣないし１１ ＦＣによって発生される。状態マシン
９０は状態０ ＦＣへ復帰し再び開始する。状態０ Ｆ
Ｃ、・・・１１ ＦＣと、図３に示された他の状態の各
々は、マスター発振器７２によって発生されるＭＣＬＫ
の周期である１５ナノ秒間保持される。
ージョン（即ち、整列された低−高遷移）を含む図１に
示す種々の信号をＳＬＯＷ ＣＬＫの立ち上がりエッジ
で発生するために状態マシン９０がとる状態を示してい
る。高速部分１２と低速部分１４との間にデータバスの
情報転送がないときには、状態マシン９０が０ ＦＣ、
１ ＦＣ、・・・１１ ＦＣと示された状態のみを通し
てシーケンスし、図５に示す種々の波形を発生する。状
態マシン９０がとる状態は、図５の下部に沿って示され
ており、図４に示された状態に対応する。例えば、ＦＡ
ＳＴ ＣＬＫ波形２００の第１の高レベル部分２０１
は、状態０ ＦＣ、１ ＦＣによって発生され、その直
後に続く低レベルの波形部分２０２は状態２ ＦＣ、３
ＦＣから導出される。同様に、ＦＡＳＴ ＣＬＫの次
に続く２つの周期は、４ ＦＣないし７ ＦＣ及び８
ＦＣないし１１ ＦＣによって発生される。状態マシン
９０は状態０ ＦＣへ復帰し再び開始する。状態０ Ｆ
Ｃ、・・・１１ ＦＣと、図３に示された他の状態の各
々は、マスター発振器７２によって発生されるＭＣＬＫ
の周期である１５ナノ秒間保持される。
【００３５】ＦＡＳＴ ＣＬＫ周期は、４つのＭＣＬＫ
周期から発生される。命令は、ＦＡＳＴ ＣＬＫサイク
ル当たり１つづつ実行される。図４はこの関係を示して
おり、状態マシン９０がとる１２の状態０ ＦＣ、・・
・１１ ＦＣは、３つの命令の実行を表している。従っ
て、高速部分１２が高速モードのみで動作しているとき
には（即ち、低速部分１４との同期が要求されないとき
には）、状態０ ＦＣないし３ ＦＣ、４ ＦＣないし
７ ＦＣ及び８ ＦＣないし１１ ＦＣにより定められ
た３つの命令実行サイクルの各々において命令が実行さ
れる。
周期から発生される。命令は、ＦＡＳＴ ＣＬＫサイク
ル当たり１つづつ実行される。図４はこの関係を示して
おり、状態マシン９０がとる１２の状態０ ＦＣ、・・
・１１ ＦＣは、３つの命令の実行を表している。従っ
て、高速部分１２が高速モードのみで動作しているとき
には（即ち、低速部分１４との同期が要求されないとき
には）、状態０ ＦＣないし３ ＦＣ、４ ＦＣないし
７ ＦＣ及び８ ＦＣないし１１ ＦＣにより定められ
た３つの命令実行サイクルの各々において命令が実行さ
れる。
【００３６】各命令実行サイクルは、状態マシン９０の
４つの次々の状態遷移内に完了するものと仮定して、こ
れに入る。これは、ＦＡＳＴ ＣＬＫ及びＳＬＯＷ Ｃ
ＬＫ信号が同期を必要としない場合は正しい仮定であ
る。しかしながら、２つの信号が同期を必要とする場合
には、ＦＡＳＴ ＣＬＫの完了に５つ以上の状態が必要
である。命令実行ユニット２０によって実行されている
命令が高速部分１２と低速部分１４との間に同期を必要
とする情報転送を要求するかどうかの判断を行うのは、
各高速クロック命令サイクルの第３状態（即ち、状態２
ＦＣ、６ ＦＣ及び１０ ＦＣ）の間である。実行サ
イクルは、ＳＴＡＴバス３２によって搬送される４ビッ
トの値（１６進）がＥでもＦでもなく、ＦＡＳＴ ＥＲ
Ｒ信号が発生されず、そしてＥＸＥＣ及びＥＸＥＣ Ｄ
ＬＤが真である限り、通常のＦＡＳＴ ＣＬＫ発生の経
路に沿って続けられる。しかしながら、高速部分１２と
低速部分１４との間で情報転送を行うべき場合には、Ｆ
ＡＳＴ ＣＬＫとＳＬＯＷＣＬＫ信号の立ち上がりエッ
ジを整列しなければならず、即ち２つを同期させねばな
らない。このような転送は、ＳＴＡＴバス３２上のＥ又
はＦ（１６進）の値によって指示される。
４つの次々の状態遷移内に完了するものと仮定して、こ
れに入る。これは、ＦＡＳＴ ＣＬＫ及びＳＬＯＷ Ｃ
ＬＫ信号が同期を必要としない場合は正しい仮定であ
る。しかしながら、２つの信号が同期を必要とする場合
には、ＦＡＳＴ ＣＬＫの完了に５つ以上の状態が必要
である。命令実行ユニット２０によって実行されている
命令が高速部分１２と低速部分１４との間に同期を必要
とする情報転送を要求するかどうかの判断を行うのは、
各高速クロック命令サイクルの第３状態（即ち、状態２
ＦＣ、６ ＦＣ及び１０ ＦＣ）の間である。実行サ
イクルは、ＳＴＡＴバス３２によって搬送される４ビッ
トの値（１６進）がＥでもＦでもなく、ＦＡＳＴ ＥＲ
Ｒ信号が発生されず、そしてＥＸＥＣ及びＥＸＥＣ Ｄ
ＬＤが真である限り、通常のＦＡＳＴ ＣＬＫ発生の経
路に沿って続けられる。しかしながら、高速部分１２と
低速部分１４との間で情報転送を行うべき場合には、Ｆ
ＡＳＴ ＣＬＫとＳＬＯＷＣＬＫ信号の立ち上がりエッ
ジを整列しなければならず、即ち２つを同期させねばな
らない。このような転送は、ＳＴＡＴバス３２上のＥ又
はＦ（１６進）の値によって指示される。
【００３７】明らかなように、ＦＡＳＴ ＣＬＫとＳＬ
ＯＷ ＣＬＫとの間の同期を得るためには、ＦＡＳＴ
ＣＬＫのみが変更される。ＦＡＳＴ ＣＬＫの立ち上が
りエッジは、３つの命令実行サイクルのうちのどれが同
期に対して必要とされるかに基づく時間長さだけ、その
直前の立ち下がりエッジに対して遅延され、例えば、状
態２ ＦＣ、６ ＦＣ又は１０ ＦＣの間に、そのとき
実行されている命令が高速部分１２と低速部分１４との
間の情報転送を必要とするかどうか決定される。ＳＬＯ
Ｗ ＣＬＫ信号は、同期に対して変更されない。
ＯＷ ＣＬＫとの間の同期を得るためには、ＦＡＳＴ
ＣＬＫのみが変更される。ＦＡＳＴ ＣＬＫの立ち上が
りエッジは、３つの命令実行サイクルのうちのどれが同
期に対して必要とされるかに基づく時間長さだけ、その
直前の立ち下がりエッジに対して遅延され、例えば、状
態２ ＦＣ、６ ＦＣ又は１０ ＦＣの間に、そのとき
実行されている命令が高速部分１２と低速部分１４との
間の情報転送を必要とするかどうか決定される。ＳＬＯ
Ｗ ＣＬＫ信号は、同期に対して変更されない。
【００３８】従って、状態２ ＦＣの間に、同期が必要
とされるという判断がなされた場合には、状態マシン
は、状態３ ＦＣに対して通常そうである（同期が必要
とされない）のとは異なり、状態２ ＦＣから３ ＳＣ
へ移行する。ここから（即ち、状態３ ＳＣから）状態
マシン９０はアイドル状態を通り、その間にＦＡＳＴＣ
ＬＫのレベルが低く保持されて、０ ＦＣ状態に復帰
し、ＦＡＳＴ ＣＬＫ波形２００ａの次に生じる立ち上
がりエッジ２０６（図６）を発生する。図６に示すよう
に、ＳＬＯＷ ＣＬＫの立ち上がりエッジ２０４はＦＡ
ＳＴ ＣＬＫの立ち上がりエッジ２０６と一致すること
に注意されたい。状態マシン９０が更に別の状態３ Ｓ
Ｃ、１０及び１１を通過しない状態では、立ち上がりエ
ッジは、高速クロック状態４ ＦＣの間に、ＳＬＯＷ
ＣＬＫ（図５参照）よりも約３０ナノ秒（２つのＭＣＬ
Ｋ周期）前に生じることになる。又、２ＸＦＡＳＴ Ｃ
ＬＫも、この信号の立ち上がり遷移とＳＬＯＷ ＣＬＫ
及びＦＡＳＴ ＣＬＫの立ち上がり遷移とを整列させる
ように変更される。
とされるという判断がなされた場合には、状態マシン
は、状態３ ＦＣに対して通常そうである（同期が必要
とされない）のとは異なり、状態２ ＦＣから３ ＳＣ
へ移行する。ここから（即ち、状態３ ＳＣから）状態
マシン９０はアイドル状態を通り、その間にＦＡＳＴＣ
ＬＫのレベルが低く保持されて、０ ＦＣ状態に復帰
し、ＦＡＳＴ ＣＬＫ波形２００ａの次に生じる立ち上
がりエッジ２０６（図６）を発生する。図６に示すよう
に、ＳＬＯＷ ＣＬＫの立ち上がりエッジ２０４はＦＡ
ＳＴ ＣＬＫの立ち上がりエッジ２０６と一致すること
に注意されたい。状態マシン９０が更に別の状態３ Ｓ
Ｃ、１０及び１１を通過しない状態では、立ち上がりエ
ッジは、高速クロック状態４ ＦＣの間に、ＳＬＯＷ
ＣＬＫ（図５参照）よりも約３０ナノ秒（２つのＭＣＬ
Ｋ周期）前に生じることになる。又、２ＸＦＡＳＴ Ｃ
ＬＫも、この信号の立ち上がり遷移とＳＬＯＷ ＣＬＫ
及びＦＡＳＴ ＣＬＫの立ち上がり遷移とを整列させる
ように変更される。
【００３９】同様に、高速クロック状態４ ＦＣないし
７ ＦＣの命令サイクル中に実行されている命令が完了
したという判断が状態マシン９０によってなされた場合
には、その実行サイクルの第３状態６ ＦＣに続いて、
図４に示すように、遅延状態７ ＳＣ、８、９、１０及
び１１（即ち、図６の波形パターンＢ）となる。０ ＦＣ
ないし３ ＦＣの実行サイクルに追加される遅延に比較
して、更に２つの状態８及び９を通るようにされること
に注意されたい。これも、判断を行うときに存在するＦ
ＡＳＴ ＣＬＫ信号とＳＬＯＷ ＣＬＫ信号との間の位
相関係によるものである。同様に、ＦＡＳＴ ＣＬＫ信
号とＳＬＯＷ ＣＬＫ信号の立ち上がりエッジを同期さ
せるための最も長い遅延は、同期の必要性についての判
断が状態（１０ ＦＣ）の間になされた場合に発生され
る。次いで、状態マシン９０は、図４（及び図６−波形
パターンＣ）に示すように、状態１１ ＳＣ、０、１、
２、３、１０及び１１を通る。
７ ＦＣの命令サイクル中に実行されている命令が完了
したという判断が状態マシン９０によってなされた場合
には、その実行サイクルの第３状態６ ＦＣに続いて、
図４に示すように、遅延状態７ ＳＣ、８、９、１０及
び１１（即ち、図６の波形パターンＢ）となる。０ ＦＣ
ないし３ ＦＣの実行サイクルに追加される遅延に比較
して、更に２つの状態８及び９を通るようにされること
に注意されたい。これも、判断を行うときに存在するＦ
ＡＳＴ ＣＬＫ信号とＳＬＯＷ ＣＬＫ信号との間の位
相関係によるものである。同様に、ＦＡＳＴ ＣＬＫ信
号とＳＬＯＷ ＣＬＫ信号の立ち上がりエッジを同期さ
せるための最も長い遅延は、同期の必要性についての判
断が状態（１０ ＦＣ）の間になされた場合に発生され
る。次いで、状態マシン９０は、図４（及び図６−波形
パターンＣ）に示すように、状態１１ ＳＣ、０、１、
２、３、１０及び１１を通る。
【００４０】同期経路の選択は、図４に示すように、状
態マシン９０に送られる多数の信号の状態によって決ま
る。その第１は、ＳＴＡＴバス３２によって搬送される
情報である。命令実行ユニット２０が、拡張データバス
６０を使用する命令を実行している場合には、ＳＴＡＴ
バス３２の状態がＥ又はＦ（１６進）である。それ以外
のものである場合には、状態マシン９０によって取られ
る次の状態が３ ＦＣ、７ ＦＣ又は１１ ＦＣとなる
（以下で述べるように、他の信号がとられれば、この変
化が許される）。
態マシン９０に送られる多数の信号の状態によって決ま
る。その第１は、ＳＴＡＴバス３２によって搬送される
情報である。命令実行ユニット２０が、拡張データバス
６０を使用する命令を実行している場合には、ＳＴＡＴ
バス３２の状態がＥ又はＦ（１６進）である。それ以外
のものである場合には、状態マシン９０によって取られ
る次の状態が３ ＦＣ、７ ＦＣ又は１１ ＦＣとなる
（以下で述べるように、他の信号がとられれば、この変
化が許される）。
【００４１】ＥＸＥＣは、上記したように、プロセッサ
ユニットを動作できるようにする。このＥＸＥＣが低で
ある場合には、プロセッサユニット１０がディスエイブ
ルされ、動作しない。しかしながら、これは、クロック
信号を発生する必要がないことを意味するものではな
い。例えば、メインメモリは、そのリフレッシュサイク
ルを維持することが必要である。従って、たとえＥＸＥ
Ｃが発生されない状態でプロセッサがディスエイブルさ
れたとしても、ＦＡＳＴ ＣＬＫ信号は、継続して、状
態０ ＦＣ、１ ＦＣ、２ ＦＣ、３ ＳＣ、１０及び
１１の低速サイクルループから発生される。
ユニットを動作できるようにする。このＥＸＥＣが低で
ある場合には、プロセッサユニット１０がディスエイブ
ルされ、動作しない。しかしながら、これは、クロック
信号を発生する必要がないことを意味するものではな
い。例えば、メインメモリは、そのリフレッシュサイク
ルを維持することが必要である。従って、たとえＥＸＥ
Ｃが発生されない状態でプロセッサがディスエイブルさ
れたとしても、ＦＡＳＴ ＣＬＫ信号は、継続して、状
態０ ＦＣ、１ ＦＣ、２ ＦＣ、３ ＳＣ、１０及び
１１の低速サイクルループから発生される。
【００４２】プロセッサユニット１０は、高速部分１２
及び低速部分１４の両方において、種々の動作パラメー
タを監視する回路（図示せず）を含んでいる。この回路
がエラーを検出した場合には、ある種類又は別の種類の
エラーフラグが立ち上げられる。このようなエラー検出
が行われるときには、プロセッサユニットの動作を停止
するのが望ましい。本発明の場合には、高速部分１２及
び低速部分１４を同時に、即ち同じ立ち上がりエッジで
停止するのが望ましい。従って、エラー状態の１つが高
速部分１２内で生じたときには、ＦＡＳＴ ＥＲＲ信号
が発生されて、プロセッサユニット１０の動作が停止さ
れる。ＦＡＳＴ ＥＲＲ信号は、これが発生されると、
状態マシン９０が同期経路の１つをとるようにさせ、従
って、ＦＡＳＴ ＣＬＫ及びＳＬＯＷ ＣＬＫの立ち上
がりエッジが一致したときに、ＥＸＥＣを落として、両
方の部分を同時に停止させることができる。
及び低速部分１４の両方において、種々の動作パラメー
タを監視する回路（図示せず）を含んでいる。この回路
がエラーを検出した場合には、ある種類又は別の種類の
エラーフラグが立ち上げられる。このようなエラー検出
が行われるときには、プロセッサユニットの動作を停止
するのが望ましい。本発明の場合には、高速部分１２及
び低速部分１４を同時に、即ち同じ立ち上がりエッジで
停止するのが望ましい。従って、エラー状態の１つが高
速部分１２内で生じたときには、ＦＡＳＴ ＥＲＲ信号
が発生されて、プロセッサユニット１０の動作が停止さ
れる。ＦＡＳＴ ＥＲＲ信号は、これが発生されると、
状態マシン９０が同期経路の１つをとるようにさせ、従
って、ＦＡＳＴ ＣＬＫ及びＳＬＯＷ ＣＬＫの立ち上
がりエッジが一致したときに、ＥＸＥＣを落として、両
方の部分を同時に停止させることができる。
【００４３】今日のデータ処理システムの多くは、診断
動作を行う回路を含むように設計されており、プロセッ
サユニット１０も例外ではない。１つのこのような診断
は、単一ステップオペレーションを実行する能力であ
り、即ち命令実行ユニット２０に１つの命令を実行させ
そしてその動作を停止させることである。このため、Ｍ
ＤＰ５６は、ＥＸＥＣ信号を１つの実行サイクルだけ立
ち上げ、そのサイクルの終わりに、立ち下げる。ＥＸＥ
Ｃはこれが発生される前は低レベルであったから、フリ
ップ−フロップ１００によって発生されるその導関数Ｅ
ＸＥＣ ＤＬＤも低レベルである。ＥＸＥＣの遅延バー
ジョンであるこのＥＸＥＣ ＤＬＤの目的は、高速部分
１２の単一ステップオペレーションが低速サイクルとな
りそして低速部分のオペレーションと共に終了すること
を確保する。従って、ＥＸＥＣが立ち上がると（ＭＤＰ
がＳＬＯＷ ＣＬＫでクロックされるので、ＳＬＯＷ
ＣＬＫの立ち上がりエッジで）、ＥＸＥＣ ＤＬＤが低
レベルであることにより、所望の低速サイクルがとられ
るように確保する。単一ステップオペレーションが完了
すると、ＭＤＰ５６はＥＸＥＣをダウンさせ、状態マシ
ンは、ＥＸＥＣが再び発生されるまで、低速サイクルル
ーチン（例えば、上記したようなメモリリフレッシュオ
ペレーションに対する）にロックされたままとなる。
動作を行う回路を含むように設計されており、プロセッ
サユニット１０も例外ではない。１つのこのような診断
は、単一ステップオペレーションを実行する能力であ
り、即ち命令実行ユニット２０に１つの命令を実行させ
そしてその動作を停止させることである。このため、Ｍ
ＤＰ５６は、ＥＸＥＣ信号を１つの実行サイクルだけ立
ち上げ、そのサイクルの終わりに、立ち下げる。ＥＸＥ
Ｃはこれが発生される前は低レベルであったから、フリ
ップ−フロップ１００によって発生されるその導関数Ｅ
ＸＥＣ ＤＬＤも低レベルである。ＥＸＥＣの遅延バー
ジョンであるこのＥＸＥＣ ＤＬＤの目的は、高速部分
１２の単一ステップオペレーションが低速サイクルとな
りそして低速部分のオペレーションと共に終了すること
を確保する。従って、ＥＸＥＣが立ち上がると（ＭＤＰ
がＳＬＯＷ ＣＬＫでクロックされるので、ＳＬＯＷ
ＣＬＫの立ち上がりエッジで）、ＥＸＥＣ ＤＬＤが低
レベルであることにより、所望の低速サイクルがとられ
るように確保する。単一ステップオペレーションが完了
すると、ＭＤＰ５６はＥＸＥＣをダウンさせ、状態マシ
ンは、ＥＸＥＣが再び発生されるまで、低速サイクルル
ーチン（例えば、上記したようなメモリリフレッシュオ
ペレーションに対する）にロックされたままとなる。
【００４４】図１に説明を戻すと、ＩＮ ＣＬＫ信号
は、低速部分１４から通信された３ビットの情報（例え
ば、割り込み、状態、等）を一時的に記憶するようにイ
ンラッチ８０を動作させることに注意されたい。上記し
たように、このラッチ動作は、実行ユニット２０の動
作、即ちＦＡＳＴ ＣＬＫ信号に同期される。従って、
図５及び６に波形２０８及び２１０で示されたように、
ＩＮ ＣＬＫ信号は、（１）アイドル状態１０及び１
１、（２）高速クロック状態１０ ＦＣ及び１１ ＦＣ
又は（３）高速クロック状態１０ ＦＣ及び初期の同期
状態１１ ＳＣによって発生される。本発明の設計に使
用されるラッチは、レベル感知式のもので、制御信号が
高レベルである間は出力が入力に従いそして制御信号が
低レベルになったときに入力がラッチされる形式のもの
である。ラッチの出力が読み取られるよう試みられると
きにこの出力状態が変化することは明らかに望ましくな
いので、インラッチ８０を命令実行ユニット２０の動作
に同期させる必要があることは明らかである。従って、
ＩＮ ＣＬＫ信号は、行き先回路（例えば、命令実行ユ
ニット２０）に対する充分な設定時間中インラッチ８０
にデータが一定に保持されるように、ＦＡＳＴ ＣＬＫ
に対して発生される。
は、低速部分１４から通信された３ビットの情報（例え
ば、割り込み、状態、等）を一時的に記憶するようにイ
ンラッチ８０を動作させることに注意されたい。上記し
たように、このラッチ動作は、実行ユニット２０の動
作、即ちＦＡＳＴ ＣＬＫ信号に同期される。従って、
図５及び６に波形２０８及び２１０で示されたように、
ＩＮ ＣＬＫ信号は、（１）アイドル状態１０及び１
１、（２）高速クロック状態１０ ＦＣ及び１１ ＦＣ
又は（３）高速クロック状態１０ ＦＣ及び初期の同期
状態１１ ＳＣによって発生される。本発明の設計に使
用されるラッチは、レベル感知式のもので、制御信号が
高レベルである間は出力が入力に従いそして制御信号が
低レベルになったときに入力がラッチされる形式のもの
である。ラッチの出力が読み取られるよう試みられると
きにこの出力状態が変化することは明らかに望ましくな
いので、インラッチ８０を命令実行ユニット２０の動作
に同期させる必要があることは明らかである。従って、
ＩＮ ＣＬＫ信号は、行き先回路（例えば、命令実行ユ
ニット２０）に対する充分な設定時間中インラッチ８０
にデータが一定に保持されるように、ＦＡＳＴ ＣＬＫ
に対して発生される。
【００４５】同様に、アウトラッチ７６は、低速部分１
４の素子の動作に同期される。ＦＡＳＴ ＣＬＫ信号と
ＳＬＯＷ ＣＬＫ信号との間に同期動作がないときに
は、高速クロック状態０ ＦＣないし１ ＦＣ及び６
ＦＣないし７ ＦＣによりＯＵＴ ＣＬＫが発生され
る。とられる同期サイクルによっては、状態６ＦＣない
し７ ＳＣ及びアイドル状態０−１によってもＯＵＴ
ＣＬＫ信号が発生される。アドレス及びＳＴＡＴバス２
８、３２によって搬送される情報は、ＦＡＳＴ ＣＬＫ
の立ち上がりエッジ（低−高遷移）において変化する。
しかし、低速部分１４のエッジトリガデバイスである素
子（高速部分１２のほとんどの素子と同様）は、ＳＬＯ
Ｗ ＣＬＫの立ち上がりエッジで情報を受け入れる。従
って、ＯＵＴＣＬＫは、アウトラッチ７６のデータを一
定に保持し、ＳＬＯＷ ＣＬＫの立ち上がりエッジに対
して該ラッチを設定できるようにし、その後、ＯＵＴ
ＣＬＫが高レベルとなり、アウトラッチ７６の出力が入
力に従うようにする。図６を参照されたい。
４の素子の動作に同期される。ＦＡＳＴ ＣＬＫ信号と
ＳＬＯＷ ＣＬＫ信号との間に同期動作がないときに
は、高速クロック状態０ ＦＣないし１ ＦＣ及び６
ＦＣないし７ ＦＣによりＯＵＴ ＣＬＫが発生され
る。とられる同期サイクルによっては、状態６ＦＣない
し７ ＳＣ及びアイドル状態０−１によってもＯＵＴ
ＣＬＫ信号が発生される。アドレス及びＳＴＡＴバス２
８、３２によって搬送される情報は、ＦＡＳＴ ＣＬＫ
の立ち上がりエッジ（低−高遷移）において変化する。
しかし、低速部分１４のエッジトリガデバイスである素
子（高速部分１２のほとんどの素子と同様）は、ＳＬＯ
Ｗ ＣＬＫの立ち上がりエッジで情報を受け入れる。従
って、ＯＵＴＣＬＫは、アウトラッチ７６のデータを一
定に保持し、ＳＬＯＷ ＣＬＫの立ち上がりエッジに対
して該ラッチを設定できるようにし、その後、ＯＵＴ
ＣＬＫが高レベルとなり、アウトラッチ７６の出力が入
力に従うようにする。図６を参照されたい。
【００４６】尚、本発明の実施態様項として、以下のも
のを開示する。 １．第１回路部分は、命令及びデータを記憶するために
第１バス手段に接続されたメモリ手段を備えている請求
項１に記載の装置。 ２．第２データ処理回路部分は、データプロセッサの外
部の装置と通信するために第２バス手段に接続された入
力／出力手段を備えている請求項１に記載の装置。
のを開示する。 １．第１回路部分は、命令及びデータを記憶するために
第１バス手段に接続されたメモリ手段を備えている請求
項１に記載の装置。 ２．第２データ処理回路部分は、データプロセッサの外
部の装置と通信するために第２バス手段に接続された入
力／出力手段を備えている請求項１に記載の装置。
【００４７】３．上記回路手段は、これが第２モードに
あるときに第１及び第２データバスを互いに接続するた
めの３状態手段を備えている請求項１に記載の装置。 ４．第１の周期的なクロック信号と第２のクロック信号
との比は、３対２である請求項２に記載の装置。 ５．周期的なマスタークロック信号を発生する手段を備
え、上記クロック発生手段は、このマスタークロック信
号を受け取るように接続され、そして上記第１及び第２
のクロック信号はマスタークロック信号の整数倍である
請求項２に記載の装置。
あるときに第１及び第２データバスを互いに接続するた
めの３状態手段を備えている請求項１に記載の装置。 ４．第１の周期的なクロック信号と第２のクロック信号
との比は、３対２である請求項２に記載の装置。 ５．周期的なマスタークロック信号を発生する手段を備
え、上記クロック発生手段は、このマスタークロック信
号を受け取るように接続され、そして上記第１及び第２
のクロック信号はマスタークロック信号の整数倍である
請求項２に記載の装置。
【００４８】６．上記第１の周期的なクロック信号は、
マスタークロック信号の４つのクロック周期に実質的に
等しい周期を有している前記５項に記載の装置。 ７．上記第２の周期的なクロック信号は、マスタークロ
ック信号の６つのクロック周期に実質的に等しいクロッ
ク周期を有している前記６項に記載の装置。
マスタークロック信号の４つのクロック周期に実質的に
等しい周期を有している前記５項に記載の装置。 ７．上記第２の周期的なクロック信号は、マスタークロ
ック信号の６つのクロック周期に実質的に等しいクロッ
ク周期を有している前記６項に記載の装置。
【００４９】８．論理手段は、第２のプロセッサ部分と
の通信を必要とする命令の実行が、第１の周期的なクロ
ック信号の各クロック周期の開始から約３つのマスター
クロック周期であることを決定する手段を備えている前
記７項に記載の装置。 ９．上記第２の処理部分は、上記データプロセッサの外
部に配置された周辺装置と通信するために第２のバス手
段に接続された入力／出力手段を備えている請求項２に
記載の装置。
の通信を必要とする命令の実行が、第１の周期的なクロ
ック信号の各クロック周期の開始から約３つのマスター
クロック周期であることを決定する手段を備えている前
記７項に記載の装置。 ９．上記第２の処理部分は、上記データプロセッサの外
部に配置された周辺装置と通信するために第２のバス手
段に接続された入力／出力手段を備えている請求項２に
記載の装置。
【００５０】１０．上記第１のデータ処理回路グループ
は、命令及びデータを記憶するためのメモリ手段を備え
ている請求項３に記載の装置。 １１．上記第２のデータ処理回路グループは、データプ
ロセッサと１つ以上の周辺装置との間でデータを通信す
る入力／出力制御手段を備えている請求項３に記載の装
置。
は、命令及びデータを記憶するためのメモリ手段を備え
ている請求項３に記載の装置。 １１．上記第２のデータ処理回路グループは、データプ
ロセッサと１つ以上の周辺装置との間でデータを通信す
る入力／出力制御手段を備えている請求項３に記載の装
置。
【図１】２つの部分に分割された本発明によるプロセッ
サユニットの簡単なブロック図である。
サユニットの簡単なブロック図である。
【図２】図１に示す本発明を実施するのに使用されるク
ロック発生ロジックのブロック図である。
ロック発生ロジックのブロック図である。
【図３】図２のクロック発生ロジックの一部分の動作を
示す簡単なタイミング図である。
示す簡単なタイミング図である。
【図４】図１及び２に示されたクロック発生ロジックを
実施するのに用いられる状態マシンの状態図で、図１の
プロセッサユニットの２つの部分のクロック信号を同期
するための状態遷移を示す図である。
実施するのに用いられる状態マシンの状態図で、図１の
プロセッサユニットの２つの部分のクロック信号を同期
するための状態遷移を示す図である。
【図５】本発明を実施するのに用いる種々のクロックを
形成するためのクロック発生ロジックの動作を説明する
タイミング図である。
形成するためのクロック発生ロジックの動作を説明する
タイミング図である。
【図６】本発明を実施するのに用いる種々のクロックを
形成するためのクロック発生ロジックの動作を説明する
タイミング図である。
形成するためのクロック発生ロジックの動作を説明する
タイミング図である。
１０ プロセッサユニット １２ 高速部分 １４ 低速部分 ２０ 命令実行ユニット ２２ キャッシュメモリ ２４ メインメモリ ２６ メインデータバス ２８ アドレスバス ３０ アドレスロジック ３１ メモリ制御ユニット（ＭＣＵ） ３２ 状態（ＳＴＡＴ）バス ５０、５２ ＩＰＢインターフェイスユニット ５４ 入力／出力チャンネル ５５ Ｉ／Ｏバス ５６ メインテナンス診断プロセッサ（ＭＩＤ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダニエル イー レノスキー アメリカ合衆国 カリフォルニア州 95014 クーパーティノ パシフィカ ドライヴ 20274
Claims (3)
- 【請求項１】 別々にクロックされる多重処理部分を有
する同期データプロセッサにおいて、 第１クロック信号に応答して命令を実行して少なくとも
算術及び論理演算を行う、同期して動作可能な第１処理
部分を備え、 上記第１処理部分は、デジタル情報を通信するための第
１バス手段を含み、 更に、上記第１クロック信号と異なる第２クロック信号
に応答して動作する第２処理部分を備え、 上記第２処理部分は、デジタル情報を通信するための第
２バス手段を含み、 更に、デジタル情報を通信するために上記第１及び第２
のバス手段を相互に接続する回路手段を備え、 上記命令は、上記第１処理部分によって実行されるとき
上記第１と第２のバス手段間でデジタル情報の通信を行
うデータ転送命令を含み、 更に、上記第１及び第２のクロック信号を発生するため
のクロック発生手段を備え、 上記クロック発生手段は、相互に異なる周波数で第１及
び第２のクロック信号を発生する第１モードと、第２ク
ロック信号の状態遷移と同期した少なくとも１つの所定
の状態遷移で第１クロック信号を発生する第２モードと
で動作可能であり、 上記クロック発生手段は、上記第１と第２のバス手段間
でデジタル情報の通信を行う間に、上記第１処理部分に
よって実行されるデータ転送命令を検出して上記クロッ
ク発生手段を第１の動作モードから第２の動作モードに
切り換え、上記第１クロック信号の１つの所定の状態遷
移を上記第２クロック信号の状態遷移と同期させる手段
を有する、 ことを特徴とする装置。 - 【請求項２】 命令実行手段を含む第１処理部分と、デ
ータ及び命令を含むメモリ手段と、上記命令実行手段と
メモリ手段を接続してそれらの間でデータ及び命令の通
信を行う第１バス手段とを有する形式のデータプロセッ
サにおいて、上記実行手段は、メモリ手段からアクセス
された命令の実行に応答して少なくとも算術及び論理演
算を実行するための命令を実行するように動作し、上記
データプロセッサは、データプロセッサの外部の通信を
行うための第２処理部分を備えており、上記第２処理部
分とは異なるクロック速度で上記実行手段を動作する装
置が、 上記命令実行手段によって実行されるべき命令を監視す
るように接続され、上記命令実行手段と第２処理部分と
の間の通信を必要とする命令の検出に応答してイネーブ
ル信号を発生するように動作する回路手段と、 情報を通信するように上記第２処理部分に接続された第
２バス手段と、 上記第１バス手段を第２バス手段に接続するバッファ手
段であって、第１モードにおいてはイネーブル信号の発
生に応答して第１バスと第２バスとの間で情報を通信す
るように働きそして第２モードにおいてはイネーブル信
号の不存在に応答して第１バスと第２バスとの間の通信
を禁止するように働くバッファ手段と、 上記第１及び第２の各データ処理部分を同期動作させる
ために第１及び第２の周期的なクロック信号を発生する
クロック発生手段であって、上記第１の周期的なクロッ
ク信号は、第２の周期的なクロック信号よりも周波数が
高く、このクロック発生手段は、第１と第２の処理部分
間の通信を必要とする第１処理手段による命令の実行を
決定して第１の周期的なクロック信号の周期を延長しそ
の少なくとも１つの遷移を第２の周期的なクロック信号
の遷移と同期させるための論理手段を備えているような
クロック発生手段とを具備することを特徴とする装置。 - 【請求項３】 第１及び第２のデータ処理回路グループ
を備え、各データ処理回路グループは、情報を通信する
ためのメイン及び拡張バス手段を各々含み、上記第１デ
ータ処理回路グループは、データ処理動作を実行するた
めに、命令を実行する命令実行手段を有し、上記命令
は、第１と第２のデータ処理回路グループ間で情報を転
送するためのデータ転送命令を含み、更に、互いに周波
数の異なる第１及び第２のクロック信号を発生して、上
記命令実行手段によってデータ転送命令が実行されると
き、上記第１クロック信号の１つの遷移を上記第２クロ
ック信号の１つの遷移に同期させる装置を備えるデータ
プロセッサにおいて、上記装置が、 上記第１及び第２のクロック信号を発生するクロック発
生手段を備え、 上記クロック発生手段は、上記命令実行手段によって実
行される命令の表示を受け取るように接続され、上記命
令の表示に応答して第１及び第２のクロック信号の所定
遷移間に実質的な一致をとらせる手段を有し、 更に、上記命令実行手段に応答して上記第１及び第２の
クロック信号の遷移の一致を含む時間周期中にメイン及
び拡張データバスを互いに通信接続する手段を備える、 ことを特徴とするデータプロセッサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/589,847 US5309561A (en) | 1990-09-28 | 1990-09-28 | Synchronous processor unit with interconnected, separately clocked processor sections which are automatically synchronized for data transfer operations |
| US589847 | 1990-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273506A JPH04273506A (ja) | 1992-09-29 |
| JP2711035B2 true JP2711035B2 (ja) | 1998-02-10 |
Family
ID=24359805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3252099A Expired - Lifetime JP2711035B2 (ja) | 1990-09-28 | 1991-09-30 | マルチクロック同期プロセッサユニット |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5309561A (ja) |
| EP (1) | EP0478132A1 (ja) |
| JP (1) | JP2711035B2 (ja) |
| AU (1) | AU644901B2 (ja) |
| CA (1) | CA2048514C (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0553985A (ja) * | 1991-08-29 | 1993-03-05 | Nec Corp | プロセツサおよびその駆動方法 |
| JPH05204634A (ja) * | 1991-08-29 | 1993-08-13 | Internatl Business Mach Corp <Ibm> | マイクロプロセツサ回路 |
| US5935253A (en) * | 1991-10-17 | 1999-08-10 | Intel Corporation | Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency |
| GB2260631B (en) * | 1991-10-17 | 1995-06-28 | Intel Corp | Microprocessor 2X core design |
| US5842029A (en) * | 1991-10-17 | 1998-11-24 | Intel Corporation | Method and apparatus for powering down an integrated circuit transparently and its phase locked loop |
| US5473767A (en) * | 1992-11-03 | 1995-12-05 | Intel Corporation | Method and apparatus for asynchronously stopping the clock in a processor |
| US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
| CA2092854A1 (en) * | 1993-03-29 | 1994-09-30 | Richard C. Madter | Apparatus and method for enhancing the performance of personal computers |
| US5598514A (en) * | 1993-08-09 | 1997-01-28 | C-Cube Microsystems | Structure and method for a multistandard video encoder/decoder |
| JP3489147B2 (ja) * | 1993-09-20 | 2004-01-19 | 株式会社日立製作所 | データ転送方式 |
| US5418934A (en) * | 1993-09-30 | 1995-05-23 | Intel Corporation | Synchronizing chained distributed digital chronometers by the use of an echo signal |
| JPH07154381A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | データ転送装置 |
| US6112307A (en) * | 1993-12-30 | 2000-08-29 | Intel Corporation | Method and apparatus for translating signals between clock domains of different frequencies |
| WO1995020193A1 (en) * | 1994-01-25 | 1995-07-27 | Apple Computer, Inc. | Improved bus protocol using separate clocks for arbitration and data transfer |
| US5600824A (en) * | 1994-02-04 | 1997-02-04 | Hewlett-Packard Company | Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer |
| EP0666525B1 (en) * | 1994-02-04 | 2001-09-12 | Intel Corporation | Method and apparatus for control of power consumption in a computer system |
| IL110181A (en) * | 1994-06-30 | 1998-02-08 | Softchip Israel Ltd | Install microprocessor and peripherals |
| US5910909A (en) * | 1995-08-28 | 1999-06-08 | C-Cube Microsystems, Inc. | Non-linear digital filters for interlaced video signals and method thereof |
| US5834956A (en) | 1995-12-29 | 1998-11-10 | Intel Corporation | Core clock correction in a 2/N mode clocking scheme |
| US5821784A (en) * | 1995-12-29 | 1998-10-13 | Intel Corporation | Method and apparatus for generating 2/N mode bus clock signals |
| US5802132A (en) | 1995-12-29 | 1998-09-01 | Intel Corporation | Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme |
| US5754867A (en) * | 1996-03-20 | 1998-05-19 | Vlsi Technology, Inc. | Method for optimizing performance versus power consumption using external/internal clock frequency ratios |
| US5826067A (en) | 1996-09-06 | 1998-10-20 | Intel Corporation | Method and apparatus for preventing logic glitches in a 2/n clocking scheme |
| US5862373A (en) * | 1996-09-06 | 1999-01-19 | Intel Corporation | Pad cells for a 2/N mode clocking scheme |
| US5828868A (en) * | 1996-11-13 | 1998-10-27 | Intel Corporation | Processor having execution core sections operating at different clock rates |
| US6631454B1 (en) * | 1996-11-13 | 2003-10-07 | Intel Corporation | Processor and data cache with data storage unit and tag hit/miss logic operated at a first and second clock frequencies |
| GB2361082B (en) * | 1996-11-13 | 2002-01-30 | Intel Corp | Processor |
| US5966544A (en) * | 1996-11-13 | 1999-10-12 | Intel Corporation | Data speculatable processor having reply architecture |
| US6256745B1 (en) * | 1998-06-05 | 2001-07-03 | Intel Corporation | Processor having execution core sections operating at different clock rates |
| US6240509B1 (en) | 1997-12-16 | 2001-05-29 | Intel Corporation | Out-of-pipeline trace buffer for holding instructions that may be re-executed following misspeculation |
| US6182210B1 (en) | 1997-12-16 | 2001-01-30 | Intel Corporation | Processor having multiple program counters and trace buffers outside an execution pipeline |
| US6463522B1 (en) | 1997-12-16 | 2002-10-08 | Intel Corporation | Memory system for ordering load and store instructions in a processor that performs multithread execution |
| US6772324B2 (en) | 1997-12-17 | 2004-08-03 | Intel Corporation | Processor having multiple program counters and trace buffers outside an execution pipeline |
| US6081904A (en) * | 1998-04-30 | 2000-06-27 | International Business Machines Corporation | Method for insuring data integrity during transfers |
| WO2000004484A2 (en) * | 1998-07-17 | 2000-01-27 | Intergraph Corporation | Wide instruction word graphics processor |
| KR100546546B1 (ko) | 1999-02-23 | 2006-01-26 | 가부시키가이샤 히타치세이사쿠쇼 | 집적 회로 및 그것을 이용한 정보 처리 장치 |
| US6735707B1 (en) * | 2000-10-27 | 2004-05-11 | Sun Microsystems, Inc. | Hardware architecture for a multi-mode power management system using a constant time reference for operating system support |
| DE10152195A1 (de) * | 2001-10-23 | 2003-04-30 | Koninkl Philips Electronics Nv | Schaltungsanordnung |
| CN1759368A (zh) * | 2003-01-23 | 2006-04-12 | 罗切斯特大学 | 多时钟域微处理器 |
| US20040186960A1 (en) * | 2003-03-20 | 2004-09-23 | Sun Microsystems, Inc. | Computer processor data prefetch unit |
| US7076679B2 (en) | 2003-10-06 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | System and method for synchronizing multiple variable-frequency clock generators |
| US8006115B2 (en) * | 2003-10-06 | 2011-08-23 | Hewlett-Packard Development Company, L.P. | Central processing unit with multiple clock zones and operating method |
| US8930434B2 (en) * | 2005-09-15 | 2015-01-06 | Finisar Corporation | Integrated multiply and divide circuit |
| US7937568B2 (en) * | 2007-07-11 | 2011-05-03 | International Business Machines Corporation | Adaptive execution cycle control method for enhanced instruction throughput |
| US7779237B2 (en) * | 2007-07-11 | 2010-08-17 | International Business Machines Corporation | Adaptive execution frequency control method for enhanced instruction throughput |
| US8909509B2 (en) * | 2010-10-01 | 2014-12-09 | Rockwell Automation Technologies, Inc. | Dynamically selecting master clock to manage non-linear simulation clocks |
| KR102348912B1 (ko) * | 2019-12-06 | 2022-01-11 | 주식회사 이와이엘 | 부채널 공격 방어를 위한 난수발생기 및 이의 동작 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266346A (en) * | 1975-11-29 | 1977-06-01 | Tokyo Electric Co Ltd | Synch. clock control of microcomputer system |
| US4393464A (en) * | 1980-12-12 | 1983-07-12 | Ncr Corporation | Chip topography for integrated circuit communication controller |
| JPS57101957A (en) * | 1980-12-17 | 1982-06-24 | Hitachi Ltd | Storage control device |
| JPS57120146A (en) * | 1981-01-16 | 1982-07-27 | Hitachi Ltd | Data transfer device |
| EP0151733B1 (en) * | 1981-02-09 | 1988-06-08 | Mita Industrial Co. Ltd. | Heat-sensitive color-forming recording material and its preparation |
| US4467413A (en) * | 1981-06-08 | 1984-08-21 | Dshkhunian Valery | Microprocessor apparatus for data exchange |
| US4680779A (en) * | 1985-01-14 | 1987-07-14 | David Systems, Inc. | Distributed clock synchronization in a digital data switching system |
| US5133064A (en) * | 1987-04-27 | 1992-07-21 | Hitachi, Ltd. | Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices |
-
1990
- 1990-09-28 US US07/589,847 patent/US5309561A/en not_active Expired - Lifetime
-
1991
- 1991-08-07 CA CA002048514A patent/CA2048514C/en not_active Expired - Fee Related
- 1991-08-12 EP EP91307415A patent/EP0478132A1/en not_active Withdrawn
- 1991-09-27 AU AU84842/91A patent/AU644901B2/en not_active Ceased
- 1991-09-30 JP JP3252099A patent/JP2711035B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2048514A1 (en) | 1992-03-29 |
| CA2048514C (en) | 1998-08-25 |
| AU644901B2 (en) | 1993-12-23 |
| EP0478132A1 (en) | 1992-04-01 |
| JPH04273506A (ja) | 1992-09-29 |
| US5309561A (en) | 1994-05-03 |
| AU8484291A (en) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711035B2 (ja) | マルチクロック同期プロセッサユニット | |
| US5600824A (en) | Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer | |
| US5948111A (en) | Real time comparison of integrated circuit operation | |
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| US5263172A (en) | Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals | |
| JPH07306827A (ja) | Ｐ／ｑ整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための方法および装置 | |
| JPH0713926A (ja) | バッファ制御回路及びその操作方法 | |
| JPH06510648A (ja) | 高周波低電力ｃｍｏｓ回路 | |
| EP0242879B1 (en) | Data processor with wait control allowing high speed access | |
| JP2002323995A (ja) | トレース回路 | |
| JP2928866B2 (ja) | プログラマブルなデータ転送タイミング | |
| US6161189A (en) | Latch-and-hold circuit that permits subcircuits of an integrated circuit to operate at different frequencies | |
| JPH10222243A (ja) | データ転送の間にサブシステム・クロックに一時的に同期される自由走行クロックを有するプロセッサを含むシステム | |
| US5710892A (en) | System and method for asynchronous dual bus conversion using double state machines | |
| JPH0610800B2 (ja) | 非同期信号の同期方法 | |
| JP2005515544A (ja) | 局所同期回路間の情報交換 | |
| JP3651588B2 (ja) | 区分化同期インタフェース用調整可能クロックを備えたデータ処理システム | |
| JP2001184212A (ja) | トレース制御回路 | |
| JPH04230563A (ja) | データ処理システム | |
| Kessels | Register-communication between mutually asynchronous domains | |
| US5649177A (en) | Control logic for very fast clock speeds | |
| US6255869B1 (en) | Method and apparatus for system resource negotiation | |
| US6552590B2 (en) | Clocking scheme for ASIC | |
| EP0703521A1 (en) | Control logic for very fast clock speeds | |
| JP2661310B2 (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20071121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |