JPH0933948A - アクティブマトリクス基板 - Google Patents

アクティブマトリクス基板

Info

Publication number
JPH0933948A
JPH0933948A JP18388795A JP18388795A JPH0933948A JP H0933948 A JPH0933948 A JP H0933948A JP 18388795 A JP18388795 A JP 18388795A JP 18388795 A JP18388795 A JP 18388795A JP H0933948 A JPH0933948 A JP H0933948A
Authority
JP
Japan
Prior art keywords
gate
wiring
data
wirings
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18388795A
Other languages
English (en)
Other versions
JP3327739B2 (ja
Inventor
Hirohiko Nishiki
博彦 錦
Yoshihiro Shimada
吉祐 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18388795A priority Critical patent/JP3327739B2/ja
Publication of JPH0933948A publication Critical patent/JPH0933948A/ja
Application granted granted Critical
Publication of JP3327739B2 publication Critical patent/JP3327739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 充分な静電気対策を簡単な構成で施すことが
できず、配線の断線および短絡の検査を行うことが不可
能である。 【解決手段】 絶縁性基板22の一方表面22aには、
複数の帯状のゲート配線Gとデータ配線Dとが互いに絶
縁性を保持し、かつ直交する方向に形成される。全ての
ゲートおよびデータ配線G,Dを囲むようにして、絶縁
性基板22の周縁部に沿った一方表面22aに、輪状の
ゲート短絡用配線24と、データ短絡用配線25〜27
とが形成される。配線24には、ゲート配線Gが全て接
続され、配線25〜27には、データ配線Dが2本おき
に順次的に接続される。配線24〜27によって複数の
ゲートおよびデータ配線G,Dが接続されるので、表示
装置の組立時において生じた静電気による絶縁破壊を防
止することができる。配線24〜27の部分を残したま
ま配線G,Dの断線および短絡の検査が可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、たとえば液晶を用
いた表示装置に好適に用いられるアクティブマトリクス
基板に関する。
【0002】
【従来の技術】図9は、従来例であるアクティブマトリ
クス基板1の構成を示す平面図である。図10は、ゲー
ト配線Gおよびデータ配線Dで囲まれた1絵素の領域を
示す平面図である。図11は、図10のI−I断面図で
ある。アクティブマトリクス基板1は、絶縁性基板2、
ゲート配線G、データ配線D、端子TG,TD、ゲート
およびデータ短絡用配線4、絵素電極6、およびTFT
(薄膜トランジスタ)素子7を含んで構成される。
【0003】たとえばガラスで実現される絶縁性基板2
の一方表面2aには、n本のTaなどで実現される帯状
のゲート配線Gが互いに平行に間隔をあけて形成され
る。また、m本のTaなどで実現される帯状のデータ配
線Dがゲート絶縁膜によってゲート配線Gとは絶縁性を
保持し、かつゲート配線Gとは直交する方向に互いに間
隔をあけて形成される。ゲート配線Gおよびデータ配線
Dが交差することによって形成される複数の矩形の領域
5が絵素領域であり、複数の絵素領域5によって表示領
域3が構成される。前記n,mは正の整数である。
【0004】1つの絵素領域5には、図10に示される
ように絵素電極6とTFT素子7とが設けられる。TF
T素子7は、絵素電極6をゲート配線Gおよびデータ配
線Dと接続するためのものであり、図11に示されるよ
うにゲート電極8、ゲート絶縁膜9、a−Si層10、
エッチングストッパ層11、n+a−Si層12,1
3、ソース電極14およびドレイン電極15を含んで構
成される。ゲート電極8はゲート配線Gに接続され、ゲ
ート絶縁膜9はゲート配線Gおよびゲート電極8を覆っ
て基板2の一方表面2aの全面に形成される。ゲート電
極8上のゲート絶縁膜9表面には、a−Si層10とエ
ッチングストッパ層11とが順番に形成され、さらにソ
ース電極14およびドレイン電極15が形成されるべき
領域に、n+a−Si層12,13がそれぞれ形成され
る。一方のn+a−Si層12上に形成されるソース電
極14は、データ配線Dと接続され、他方のn+a−S
i層13上に形成されるドレイン電極15は絵素電極6
と接続される。絵素電極6は、たとえばITO(インジ
ウム錫酸化物)などの透明電極で実現され、ゲート電極
8、ソース電極14およびドレイン電極15は、たとえ
ばTaで実現される。
【0005】絶縁性基板2の一方表面2a上には、前記
ゲート配線Gおよびデータ配線Dを囲むようにして輪状
のゲートおよびデータ短絡用配線4が形成される。ここ
では、矩形である絶縁性基板2の一方表面2aの4辺に
沿ってほぼ平行に形成される配線4a〜4dによって配
線4が構成される。ゲート配線Gおよびデータ配線Dの
一方端部には端子TG,TDがそれぞれ形成され、当該
端子TG,TDを介してゲート配線Gおよびデータ配線
Dがゲートおよびデータ短絡用配線4に接続される。こ
のような構成のアクティブマトリクス基板1は、たとえ
ば特開平3−116117号公報に開示されている。
【0006】たとえば液晶表示装置を組立てる際には、
このような形状のアクティブマトリクス基板1が用いら
れ、組立て作業時における摩擦などによって生じた静電
気によるTFT素子7や、配線G,Dの交差部分の絶縁
破壊が阻止される。すなわち、静電気はゲートおよびデ
ータ短絡用配線4によって全てのゲート配線Gおよび全
てのデータ配線Dに伝わる。これによって、部分的に高
い電位になることがなくなり、絶縁破壊が防止できる。
最終的には、ゲートおよびデータ短絡用配線4が形成さ
れた絶縁性基板2の領域は切断されて液晶表示装置が完
成する。
【0007】また、液晶表示装置の作成時には、良好な
表示状態が得られるか否か、すなわちゲート配線Gおよ
びデータ配線Dに断線が生じているか否かや、ゲート配
線G間およびデータ配線D間に短絡が生じているか否か
が検査される。たとえば断線の検査は、前記ゲートおよ
びデータ短絡用配線4の部分を切断する前に、ゲート配
線Gおよびデータ配線Dに端子TG,TDから同じ波形
を有する単一の検査信号をそれぞれ与えることによって
行われる。また、短絡の検査は、ゲートおよびデータ短
絡用配線4の部分を切断した後に、ゲート配線Gおよび
データ配線Dに、隣接する配線同士に異なる検査信号を
与えることによって行われる。
【0008】図12は、1絵素の領域の他の例を示す平
面図である。当該他の例は、絵素電極6に接続される導
体層16が、TFT素子7によって絵素電極6が接続さ
れるゲート配線Gとは異なるゲート配線G上に、前記ゲ
ート絶縁膜9を介して配置され、当該ゲート配線G、ゲ
ート絶縁膜9および導体層16から成る補助容量素子1
7を有することを特徴とする。このような構成は、いわ
ゆるCs on Gate方式である。データ配線Dに
データ信号が与えられ、ゲート配線Gが選択されている
ときには、TFT素子7がオンとなり、データ信号が絵
素電極6に与えられる。またこのとき、充分な表示のコ
ントラストを保持して表示上の高い信頼性を得るため
に、補助容量素子17に所定の電荷が充電される。
【0009】このような構成の場合、ゲートおよびデー
タ短絡用配線4の部分を切断する前に、ゲート配線Gに
単一の検査信号を与える断線の検査では、隣接するゲー
ト配線Gに同じ波形の信号が与えられるので、上述した
充電が確実に行えず、良好な表示状態が得られなくな
り、断線の発生の有無が確認できないという不都合が生
じる。このため、ゲートおよびデータ短絡用配線4の部
分を切断した後に断線の検査が行われる。
【0010】
【発明が解決しようとする課題】図10に示される構造
を有する従来技術のアクティブマトリクス基板1では、
配線4の部分を切断した後に短絡の検査が行われ、図1
2に示される構造を有する従来技術のアクティブマトリ
クス基板1では、配線4の部分切断した後に断線および
短絡の検査が行われる。このため、切断後の検査および
組立工程で静電気が生じ、これによってTFT素子7や
配線の交差部分で絶縁破壊が生じて不良品の発生率が上
昇する。このように、上述した従来技術では充分に静電
気対策を施した上で、検査および組立を行うことが不可
能である。
【0011】また、配線4の部分を切断する前に断線お
よび短絡検査を可能とする構成が、特公平7−1164
0号公報に開示されている。本構成は、ゲート配線Gお
よびデータ配線Dを1本おきに複数本ずつ絶縁性基板上
に形成した金属膜と接続し、かつゲート配線Gおよびデ
ータ配線Dの入力端子の外側に形成した共通電極パター
ンと、前記金属膜とをコンデンサを介して接続したもの
である。このようなコンデンサ部分は、最終的に切断し
てしまう部分であり、また一般的に手間および費用をか
けずに作成するのが好ましく、より簡単な構成で充分な
静電気対策を施した上で、検査および組立を行うことが
望まれている。
【0012】本発明の目的は、充分な静電気対策をより
簡単な構成で施した上で、配線の断線および短絡の検査
を行うことができるアクティブマトリクス基板を提供す
ることである。
【0013】
【課題を解決するための手段】本発明は、絶縁性基板
と、絶縁性基板の一方表面に、互いに平行に間隔をあけ
て形成される複数の帯状のゲート配線と、絶縁性基板の
一方表面に、ゲート配線とは絶縁性を保持し、かつゲー
ト配線とは直交する方向に互いに間隔をあけて形成され
る複数の帯状のデータ配線と、ゲート配線とデータ配線
とが交差することによって形成される複数の矩形の絵素
領域毎に設けられる絵素電極と、絵素領域毎に設けら
れ、絵素電極とゲートおよびデータ配線とを個別的に接
続するスイッチング素子と、絶縁性基板の一方表面に、
全てのゲート配線およびデータ配線を囲むようにして絶
縁性基板の周縁部に沿って、互いに間隔をあけて輪状に
形成され、ゲート配線およびデータ配線のうちの少なく
ともいずれか一方が予め定める本数おきに順次的に接続
される複数の短絡用配線とを含むことを特徴とするアク
ティブマトリクス基板である。本発明に従えば、絶縁性
基板上には、複数のゲート配線と複数のデータ配線とが
互いに直交するようにして配置される。また全てのゲー
ト配線およびデータ配線を囲むようにして絶縁性基板の
周縁部に沿って短絡用配線が配置される。短絡用配線は
複数形成され、ゲート配線およびデータ配線のうちの少
なくともいずれか一方が予め定める本数おきに順次的に
接続される。前記ゲート配線およびデータ配線が交差す
ることによって形成される複数の矩形の絵素領域には、
絵素電極とスイッチング素子とがそれぞれ設けられる。
前記短絡用配線によって複数のゲート配線およびデータ
配線のうちの少なくともいずれか一方が接続されるの
で、たとえば液晶表示装置などの組立時において生じた
静電気は、互いに接続された複数の配線に伝わって、一
部分のみが高電位になることが防止でき、絶縁破壊を防
止することができる。このような短絡用配線が形成され
た基板部分は最終的には切断されるけれども、本発明の
構成では、切断する前にゲート配線およびデータ配線に
断線が生じているか否か、ゲート配線間で短絡が生じて
いるか否か、またはデータ配線間で短絡が生じているか
否かを検査することができる。たとえばゲート配線の断
線の検査は、全ての短絡用配線に同じ波形を有する単一
の検査信号を与え、抵抗値を測定することによって行う
ことができる。これによって全てのゲート配線に同じ信
号が与えられる。また、ゲート配線の短絡の検査は、ゲ
ート配線が接続される短絡用配線に、少なくとも隣接す
る短絡用配線に対して互いに異なる波形の検査信号を与
え、抵抗値を測定することによって行うことができる。
これによって、少なくとも隣接するゲート配線には異な
る信号が与えられる。データ配線についても同様にして
断線および短絡の検査を行うことができる。このような
検査を行って断線および短絡が発生していないと判断さ
れると、短絡用配線が形成された基板部分が切断され
る。このように、複数のゲート配線およびデータ配線の
うちの少なくともいずれか一方を短絡した状態で、断線
および短絡の検査を行うことができる。したがって、検
査時に生じる静電気によるスイッチング素子や配線の交
差部分の絶縁破壊を防ぐことができる。また従来技術の
ようにコンデンサを設ける必要がなく、比較的簡単な構
成で静電気対策を施した上で配線の断線および短絡の検
査を行うことができる。また、前記複数の短絡用配線の
うちの1本に全てのゲート配線を接続することによっ
て、ゲート配線およびデータ配線に静電気対策を簡単な
構成で施した上で、データ配線の断線および短絡の検査
と、ゲート配線の断線の検査とを行うことができる。ま
た、前記複数の短絡用配線のうちの1本に全てのデータ
配線を接続することによって、ゲート配線およびデータ
配線に静電気対策を簡単な構成で施した上で、ゲート配
線の断線および短絡の検査と、データ配線の断線の検査
とを行うことができる。
【0014】また本発明の前記短絡用配線は、ゲート配
線が予め定める本数おきに順次的に接続される複数本の
ゲート短絡用配線と、データ配線が予め定める本数おき
に順次的に接続される複数本のデータ短絡用配線とを含
むことを特徴とする。本発明に従えば、前記短絡用配線
は、複数のゲート短絡用配線と複数のデータ短絡用配線
とを含む。したがって、ゲート配線およびデータ配線の
両者に対して、充分な静電気対策を施した状態で、ゲー
ト配線およびデータ配線の断線および短絡の検査を行う
ことができる。
【0015】また本発明は、絵素領域毎に設けられ、絵
素電極がスイッチング素子によって接続されるゲート配
線とは異なるゲート配線上に絶縁体を介して形成され、
絵素電極と接続される導体層を含むことを特徴とする。
本発明に従えば、絵素領域毎に補助容量素子が設けられ
る。補助容量素子は、絵素電極がスイッチング素子によ
って接続されるゲート配線とは異なるゲート配線上に絶
縁体を介して形成される導体層、当該導体層が積層され
るゲート配線および前記絶縁体によって構成される。こ
のような補助容量素子を有する場合、隣接するゲート配
線に同じ波形の検査信号が与えられると、補助容量素子
への充電が確実に行えず、良好な表示状態が得られず
に、断線の発生の有無を確実に検査できないけれども、
複数本のゲート短絡用配線に、ゲート配線を予め定める
本数おきに順次的に接続させることによって、隣接する
ゲート配線には同じ波形の検査信号が与えられることは
なく、前記充電を確実に行って、良好な表示状態を得る
ことができ、断線の発生の有無を確実に検査することが
できる。
【0016】
【発明の実施の形態】図1は、本発明の実施の第1の形
態であるアクティブマトリクス基板21の構成を示す平
面図である。図2は、アクティブマトリクス基板21を
拡大して示す部分平面図である。図3は、図2のII−
II断面図である。アクティブマトリクス基板21は、
絶縁性基板22、ゲート配線G、データ配線D、端子T
G,TD、ゲート短絡用配線24、データ短絡用配線2
5〜27、接続用配線28〜30およびゲート絶縁膜3
2を含んで構成される。
【0017】たとえばガラスで実現される絶縁性基板2
2の一方表面22aには、n本のTaなどで実現される
帯状のゲート配線Gが、互いに平行に間隔をあけて形成
される。また、m本のTaなどで実現される帯状のデー
タ配線Dが、ゲート絶縁膜32によって前記ゲート配線
Gとは絶縁性を保持し、かつゲート配線Gとは直交する
方向に互いに間隔をあけて形成される。ゲートおよびデ
ータ配線G,Dが交差することによって形成される複数
の矩形の領域31が絵素領域であり、複数の絵素領域3
1によって表示領域23が構成される。1つの絵素領域
31には、後述する絵素電極およびTFT素子が、さら
には補助容量素子が形成される。前記n,mは正の整数
である。
【0018】また、絶縁性基板22の一方表面22aに
は、全てのゲート配線Gおよび全てのデータ配線Dを囲
むようにして、輪状のゲート短絡用配線24および複数
本(本形態では3本)のデータ短絡用配線25〜27が
互いに間隔をあけてそれぞれ形成される。本形態では、
矩形である絶縁性基板22の一方表面22aの4辺に沿
って、ほぼ平行に形成される配線24a〜24dによっ
て配線24が、配線25a〜25dによって配線25
が、配線26a〜26dによって配線26が、配線27
a〜27dによって配線27がそれぞれ構成される。配
線24a〜24dの外方に配線25a〜25dが、配線
25a〜25dの外方に配線26a〜26dが、配線2
6a〜26dの外方に配線27a〜27dがそれぞれ形
成される。
【0019】複数のゲート配線Gの一方端部には端子T
Gがそれぞれ形成され、当該端子TGを介して全てのゲ
ート配線Gがゲート短絡用配線24に接続される。複数
のデータ配線Dの一方端部には端子TDがそれぞれ形成
され、さらに端子TDに接続して形成される接続用配線
28〜30によって複数のデータ配線Dがデータ短絡用
配線25〜27にそれぞれ接続される。配線28は、デ
ータ配線Dをデータ短絡用配線25と接続するためのも
のであり、配線29はデータ配線Dをデータ短絡用配線
26と接続するためのものであり、配線30はデータ配
線Dをデータ短絡用配線27と接続するためのものであ
る。
【0020】図2および図3を参照して、データ短絡用
配線24、データ短絡用配線25〜27の順番で絶縁性
基板22の外方に向かって形成された各配線上のゲート
絶縁膜32表面には、接続用配線28がデータ短絡用配
線25の領域にまで、接続用配線29がデータ短絡用配
線26の領域にまで、接続用配線30がデータ短絡用配
線27の領域にまでそれぞれ延びて形成される。
【0021】データ短絡用配線25上のゲート絶縁膜3
2の領域であって、配線28が形成される領域には、コ
ンタクトホール28a(図2中において斜線を付して示
す)が形成される。これによって、配線28はデータ短
絡用配線25に直接接触し、データ配線D1とデータ短
絡用配線25とが接続される。データ短絡用配線26上
のゲート絶縁膜32の領域であって、配線29が形成さ
れる領域には、コンタクトホール29a(図2中におい
て斜線を付して示す)が形成される。これによって、配
線29はデータ短絡用配線26に直接接触し、データ配
線D2と配線26とが接続される。データ短絡用配線2
7上のゲート絶縁膜32の領域であって、配線30が形
成される領域には、コンタクトホール30a(図2中に
おいて斜線を付して示す)が形成される。これによっ
て、配線30は配線27に直接接触し、データ配線D3
と配線27とが接続される。
【0022】このようにして、複数のデータ配線Dは2
本おきに同じデータ短絡用配線25〜27に接続され
る。なお本形態では、3本のデータ短絡用配線を形成
し、データ配線Dを2本おきに同じデータ短絡用配線に
接続する例について説明するけれども、データ短絡用配
線は3本に限るものではなく、複数本のデータ短絡用配
線に予め定める本数おきにデータ配線Dを接続するよう
にすればよい。
【0023】図4は、ゲート配線Gおよびデータ配線D
で囲まれた1絵素の領域を示す平面図である。図5は図
4のIII−III断面図である。1つの絵素領域31
には、絵素電極33とTFT素子34とが設けられる。
【0024】TFT素子34は、絵素電極33をゲート
配線Gおよびデータ配線Dと接続するためのものであ
り、ゲート電極35、ゲート絶縁膜32、a−Si層3
6、エッチングストッパ層37、n+a−Si層38,
39、ソース電極40およびドレイン電極41を含んで
構成される。ゲート電極35はゲート配線Gに接続さ
れ、ゲート絶縁膜32はゲート配線Gおよびゲート電極
35を覆って基板22の一方表面22aの全面に形成さ
れる。ゲート電極35上のゲート絶縁膜32表面には、
a−Si層36とエッチングストッパ層37とがこの順
番に形成され、さらにソース電極40およびドレイン電
極41が形成されるべき領域に、n+a−Si層38,
39がそれぞれ形成される。一方のn+a−Si層38
上に形成されるソース電極40は、データ配線Dと接続
され、他方のn+a−Si層39上に形成されるドレイ
ン電極41は絵素電極33と接続される。絵素電極33
は、たとえばITOなどの透明電極で実現され、ゲート
配線G、データ配線D、ゲート電極35、ソース電極4
0およびドレイン電極41は、たとえばTaで実現され
る。
【0025】このような構成のアクティブマトリクス基
板21は、次のようにして作成される。先ず、絶縁性基
板22の一方表面22a上に、たとえばTa膜がその全
面に形成され、当該Ta膜をパターン形成してゲート配
線G、端子TG、ゲート短絡用配線24およびデータ短
絡用配線25〜27が同時に形成される。これらの部材
がパターン形成された表面22aには、形成された全て
の部材を覆ってその全面にゲート絶縁膜32が形成され
る。さらに、各絵素領域にソース電極40およびドレイ
ン電極41以外のTFT素子34の構成部材、および絵
素電極33がそれぞれ形成される。これらが形成された
ゲート絶縁膜32には、所定の箇所にコンタクトホール
28a〜30aが形成される。さらに、形成された部材
を覆う全面に、たとえばTa膜が形成され、当該Ta膜
をパターン形成して、ソース電極40、ドレイン電極4
1、データ配線D、端子TDおよび接続用配線28〜3
0が形成される。
【0026】このようにして作成されたアクティブマト
リクス基板21は、たとえば対向基板との間に液晶層を
介在して配置されて液晶表示装置に用いられる。対向基
板は、たとえばガラスで実現される絶縁性基板上に、絵
素電極33に対向する対向電極が形成されて構成され
る。
【0027】本形態のアクティブマトリクス基板21
は、複数のゲート配線Gが全てゲート短絡用配線24に
接続されて短絡され、複数のデータ配線Dは、所定の数
ずつデータ短絡用配線25〜27にそれぞれ接続され
て、当該配線25〜27毎に短絡される。このため、ア
クティブマトリクス基板21を用いた、たとえば液晶表
示装置の組立時において、摩擦などによって生じる静電
気によって部分的に高い電位となることが防止でき、静
電気によるTFT素子34や配線G,Dの交差部分の絶
縁破壊が防止できる。
【0028】また、良好な表示状態が得られるか否か、
すなわちゲート配線Gおよびデータ配線Dに断線や短絡
が生じているか否かの検査は、次のようにして行われ
る。先ず、断線の検査は、全てのゲート配線Gおよびデ
ータ配線Dに、配線24〜27を介して同じ波形を有す
る単一の検査信号をそれぞれ与えることによって行われ
る。隣接するデータ配線D同士の短絡の検査は、隣接す
る配線25〜27に異なる波形の検査信号を与え、当該
配線25〜27を介してデータ配線Dに検査信号を与え
ることによって行われる。これによって隣接するデータ
配線Dには異なる検査信号が与えられる。本形態では、
データ配線Dに2本おきに異なる検査信号を与えること
ができ、3種類の検査信号を与えることができる。
【0029】このような検査の結果、断線や短絡が生じ
ていないと判断されると、アクティブマトリクス基板2
1は配線24〜27が形成された部分と、それ以外の部
分とに切断される。
【0030】このように本形態のアクティブマトリクス
基板21の構成によれば、静電気対策を施した状態で、
ゲート配線Gの断線検査と、データ配線Dの断線および
短絡検査とを行うことができる。したがって、これらの
検査時における静電気によるTFT素子34や配線G,
Dの交差部分の絶縁破壊を防止することができる。ま
た、絶縁性基板22の一方表面22aに当該絶縁性基板
22の周縁に沿って形成された短絡用配線24〜27に
ゲート配線Gおよびデータ配線Dを接続することのみで
静電気対策を施すことができ、また短絡用配線24〜2
7はゲート配線Gと同時に容易に形成することができ
る。
【0031】図6は、本発明の実施の第2の形態である
アクティブマトリクス基板44を拡大して示す部分平面
図である。図7は、図6のIV−IVおよびV−V断面
図である。アクティブマトリクス基板44は、前記アク
ティブマトリクス基板21と類似の構成を有するけれど
も、複数本(本形態では2本)のゲート短絡用配線2
4,42が設けられ、ゲート配線Gが1本おきに同じ配
線24,42に接続されることを特徴とする。なお、ア
クティブマトリクス基板21と同様の構成部材には同じ
参照符号を付して示す。
【0032】ゲート短絡用配線42は、配線24〜27
と同様に、絶縁性基板22の一方表面22aの4辺に沿
ってほぼ平行に形成される4つの配線によって構成さ
れ、各配線は配線27a〜27dの外方に形成される。
ゲート配線G1は前記形態と同様にゲート短絡用配線2
4に接続される。ゲート配線G2は、当該配線G2の一
方端部に形成された端子TG2に接続される接続用配線
43を介して、ゲート短絡用配線42に接続される。接
続用配線43は、ゲート絶縁膜32上であって、端子T
G2が配置される領域から、ゲート短絡用配線42が配
置される領域まで延びて形成される。ゲート絶縁膜32
には、端子TG2およびゲート短絡用配線42上の部分
にコンタクトホール43a,43b(図6中において斜
線を付して示す)がそれぞれ形成される。これによっ
て、接続用配線43は、端子TG2および配線42と直
接接触し、ゲート配線G2と配線42とが接続される。
【0033】このようにしてゲート配線Gは1本おきに
同じ配線24,42に接続される。なお、本形態では、
2本のゲート短絡用配線が形成されてゲート配線Gが1
本おきに同じ短絡用配線に接続される例について説明す
るけれども、ゲート短絡用配線は2本に限らず、複数本
のゲート短絡用配線に予め定める本数おきにゲート配線
Gを接続するようにすればよい。
【0034】このような構成のアクティブマトリクス基
板44は、次のようにして作成される。絶縁性基板22
の一方表面22a上に、前述したのと同様にしてゲート
配線G、端子TG、配線24〜27,42が同時に形成
される。さらに形成された全ての部材を覆ってその全面
にゲート絶縁膜32が形成される。さらに、ソース電極
40およびドレイン電極41以外のTFT素子34の構
成部材、および絵素電極33が形成される。ゲート絶縁
膜32には、コンタクトホール28a〜30a,43
a,43bが形成される。さらに形成された部材を覆う
全面に、たとえばTa膜が形成され、当該膜をパターン
形成して、ソース電極40、ドレイン電極41、データ
配線D、端子TDおよび配線28〜30,43が形成さ
れる。
【0035】本実施例のアクティブマトリクス基板44
は、複数のゲート配線Gが所定の数ずつ配線24,42
に接続されて、配線24,42毎に短絡され、複数のデ
ータ配線Dが所定の数ずつ配線25〜27に接続されて
配線25〜27毎に短絡される。このため、前記形態と
同様に検査および組立時の静電気によるTFT素子34
や配線G,Dの交差部分の絶縁破壊を防止することがで
きる。
【0036】短絡の検査は、データ配線Dに関してのみ
ならず、ゲート配線Gに関しても行うことが可能であ
る。本形態では、ゲート配線Gに1本おきに2種類の検
査信号を与えることができる。
【0037】図8は、1絵素の領域の他の例を示す平面
図である。当該他の例では、絵素電極33に接続される
導体層45が、TFT素子34によって絵素電極33が
接続されるゲート配線Gとは異なるゲート配線G上に、
前記ゲート絶縁膜32を介して配置され、当該ゲート配
線G、ゲート絶縁膜32および導体層45から成る補助
容量素子46を有することを特徴とする。このような構
成は、いわゆるCson Gate方式である。たとえ
ばデータ配線Dにデータ信号が与えられ、ゲート配線G
が選択されているときには、TFT素子34がオンとな
り、データ信号が絵素電極6に与えられる。またこのと
き、充分な表示のコントラストを保持して表示上の高い
信頼性を得るために、補助容量素子46に所定の電荷が
充電される。
【0038】上述した第2の形態は、このような補助容
量素子46を有するアクティブマトリクス基板におい
て、特に優れた効果が得られる。すなわち、補助容量素
子46は、絵素電極33がTFT素子34を介して接続
されるゲート配線Gに隣接するゲート配線Gを含んで構
成される。データ配線Dにデータ信号が与えられ、ゲー
ト配線Gが選択されたときに補助容量素子46は充電を
行う。したがって、第1の形態の構成では、ゲート配線
Gの断線の検査時に隣接するゲート配線Gには共に同じ
波形を有する単一の検査信号が与えられるので、補助容
量素子46において正常な充電動作が行われず、ゲート
配線Gに断線が生じている否かを確実に検査することが
できないという不都合が生じる。
【0039】しかしながら、第2の形態の構成によれ
ば、ゲート配線Gには1本おきに異なる検査信号を与え
ることができるので、たとえば一方のゲート配線Gに検
査信号を与え、他方のゲート配線Gには与えないなどに
よって、正常な充電動作を行うことができ、ゲート配線
Gの断線の検査を確実に行うことが可能となる。また本
形態の構成では、ゲート配線Gに関してもデータ配線D
と同様にして短絡の検査を行うことが可能であり、より
細かな検査を行うことができる。
【0040】また、本発明の実施の第3の形態として、
第1の形態のデータ配線Dを1本のデータ短絡用配線に
全て接続し、ゲート配線Gを複数本(たとえば第2の形
態のように2本)のゲート短絡用配線に接続するような
構成が実現できる。この場合、ゲート配線Gに関しては
断線および短絡の検査が可能であり、データ配線Dに関
しては断線の検査が可能である。
【0041】なお上述した3つの形態では、スイッチン
グ素子としてTFT素子34を用いる例について説明し
たけれども、スイッチング素子はTFT素子に限らず、
たとえばMIM(Metal−Insulator−Metal)素子であ
ってもかまわない。また、短絡用配線24〜27,42
の形成は、ゲート配線Gと同時でなくてもよく、たとえ
ばデータ配線Dと同時にパターン形成してもかまわな
い。
【0042】
【発明の効果】以上のように本発明によれば、短絡用配
線によって複数のゲート配線およびデータ配線のうちの
少なくともいずれか一方が接続されるので、たとえば液
晶表示装置などの組立時において生じた静電気は、接続
された配線に伝わり、一部分のみが高電位になることが
防止できて、スイッチング素子や配線交差部分の絶縁破
壊を防止することができる。また、短絡用配線が形成さ
れた部分を残した状態でゲート配線およびデータ配線の
断線および短絡の有無を検査することができる。したが
って、充分な静電気対策を施した状態で断線および短絡
の検査を行うことができ、検査時に生じる静電気による
絶縁破壊を防ぐことができる。
【0043】また、複数の短絡用配線のうちの1本に全
てのゲート配線を接続することによって、データ配線の
断線および短絡の検査と、ゲート配線の断線の検査とを
静電気対策を施した状態で行うことができる。
【0044】また、複数の短絡用配線のうちの1本に全
てのデータ配線を接続することによって、データ配線の
断線および短絡の検査と、ゲート配線の断線の検査とを
静電気対策を施した状態で行うことができる。
【0045】また本発明によれば、短絡用配線はゲート
短絡用配線およびデータ短絡用配線を含む。したがっ
て、ゲート配線およびデータ配線の両者に対して、充分
な静電気対策を施した状態で検査を行うことができる。
【0046】また本発明によれば、絵素領域に補助容量
素子が設けられる。補助容量素子は、絵素電極がスイッ
チング素子によって接続されるゲート配線とは異なるゲ
ート配線上に設けられるけれども、隣接するゲート配線
には異なる検査信号を与えることができるので、補助容
量素子の充電を確実に行うことができ、良好な表示状態
が得られて、断線の発生の有無を確実に確認することが
できる。
【図面の簡単な説明】
【図1】本発明の実施の第1の形態であるアクティブマ
トリクス基板21の構成を示す平面図である。
【図2】アクティブマトリクス基板21を拡大して示す
部分平面図である。
【図3】図2のII−II断面図である。
【図4】1絵素の領域を示す平面図である。
【図5】図4のIII−III断面図である。
【図6】本発明の実施の第2の形態であるアクティブマ
トリクス基板44を拡大して示す部分平面図である。
【図7】図6のIV−IVおよびV−V断面図である。
【図8】1絵素の領域の他の例を示す平面図である。
【図9】従来例であるアクティブマトリクス基板1の構
成を示す平面図である。
【図10】1絵素の領域を示す平面図である。
【図11】図10のI−I断面図である。
【図12】1絵素の他の例を示す領域を示す平面図であ
る。
【符号の説明】
21,44 アクティブマトリクス基板 22 絶縁性基板 23 表示領域 24,42 ゲート短絡用配線 25〜27 データ短絡用配線 28〜30,43 接続用配線 28a〜30a,43a,43b コンタクトホール 31 絵素領域 32 ゲート絶縁膜 33 絵素電極 34 TFT素子 35 ゲート電極 40 ソース電極 41 ドレイン電極 45 導体層 46 補助容量素子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板と、 絶縁性基板の一方表面に、互いに平行に間隔をあけて形
    成される複数の帯状のゲート配線と、 絶縁性基板の一方表面に、ゲート配線とは絶縁性を保持
    し、かつゲート配線とは直交する方向に互いに間隔をあ
    けて形成される複数の帯状のデータ配線と、 ゲート配線とデータ配線とが交差することによって形成
    される複数の矩形の絵素領域毎に設けられる絵素電極
    と、 絵素領域毎に設けられ、絵素電極とゲートおよびデータ
    配線とを個別的に接続するスイッチング素子と、 絶縁性基板の一方表面に、全てのゲート配線およびデー
    タ配線を囲むようにして絶縁性基板の周縁部に沿って、
    互いに間隔をあけて輪状に形成され、ゲート配線および
    データ配線のうちの少なくともいずれか一方が予め定め
    る本数おきに順次的に接続される複数の短絡用配線とを
    含むことを特徴とするアクティブマトリクス基板。
  2. 【請求項2】 前記短絡用配線は、ゲート配線が予め定
    める本数おきに順次的に接続される複数本のゲート短絡
    用配線と、データ配線が予め定める本数おきに順次的に
    接続される複数本のデータ短絡用配線とを含むことを特
    徴とする請求項1記載のアクティブマトリクス基板。
  3. 【請求項3】 絵素領域毎に設けられ、絵素電極がスイ
    ッチング素子によって接続されるゲート配線とは異なる
    ゲート配線上に絶縁体を介して形成され、絵素電極と接
    続される導体層を含むことを特徴とする請求項1または
    2記載のアクティブマトリクス基板。
JP18388795A 1995-07-20 1995-07-20 アクティブマトリクス基板 Expired - Fee Related JP3327739B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18388795A JP3327739B2 (ja) 1995-07-20 1995-07-20 アクティブマトリクス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18388795A JP3327739B2 (ja) 1995-07-20 1995-07-20 アクティブマトリクス基板

Publications (2)

Publication Number Publication Date
JPH0933948A true JPH0933948A (ja) 1997-02-07
JP3327739B2 JP3327739B2 (ja) 2002-09-24

Family

ID=16143563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18388795A Expired - Fee Related JP3327739B2 (ja) 1995-07-20 1995-07-20 アクティブマトリクス基板

Country Status (1)

Country Link
JP (1) JP3327739B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016532142A (ja) * 2013-10-15 2016-10-13 深▲セン▼市華星光電技術有限公司 配列基板の静電気防止構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016532142A (ja) * 2013-10-15 2016-10-13 深▲セン▼市華星光電技術有限公司 配列基板の静電気防止構造

Also Published As

Publication number Publication date
JP3327739B2 (ja) 2002-09-24

Similar Documents

Publication Publication Date Title
KR100358660B1 (ko) 표시패널
JP2610328B2 (ja) 液晶表示素子の製造方法
JP2715936B2 (ja) 薄膜トランジスタ型液晶表示装置とその製造方法
KR100235169B1 (ko) 액티브 매트릭스 기판
JP2000310796A (ja) 液晶表示装置用薄膜トランジスタ基板
JPH11142888A (ja) 液晶表示装置及びその検査方法
US5734458A (en) Display apparatus with drive circuits on the substrate and with a shorting line
KR100593977B1 (ko) 액정표시장치
KR20000065730A (ko) 액정표시장치의 tft어레이 기판 및 그 검사방법
JP2007225953A (ja) カラー液晶表示パネル
JPH07318980A (ja) 液晶表示パネル
KR100318541B1 (ko) 액정 표시 장치 및 그 제조 방법
JPH11119683A (ja) 液晶表示パネルの検査方法
JP3327739B2 (ja) アクティブマトリクス基板
JPH1039329A (ja) 液晶表示装置のマトリクス型アレイ基板およびその製法
JPH0527258A (ja) アクテイブマトリクス基板の製造方法
JP3162526B2 (ja) アクティブマトリクス型液晶表示素子の製造方法
JP3254362B2 (ja) アクティブマトリクス基板
JPH11150275A (ja) 薄膜トランジスタアレイ基板
JPH0394223A (ja) アクティブマトリクス表示装置の製造方法
JPH11174970A (ja) 薄膜デバイス
JP4089886B2 (ja) 表示パネル
US11435635B2 (en) Thin film transistor substrate, and liquid crystal display panel using same
JPH10253978A (ja) 液晶表示装置
JP2001242488A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070712

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees