JPH09330981A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09330981A
JPH09330981A JP15091596A JP15091596A JPH09330981A JP H09330981 A JPH09330981 A JP H09330981A JP 15091596 A JP15091596 A JP 15091596A JP 15091596 A JP15091596 A JP 15091596A JP H09330981 A JPH09330981 A JP H09330981A
Authority
JP
Japan
Prior art keywords
semiconductor device
via hole
layer
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15091596A
Other languages
English (en)
Inventor
Tetsuo Aoyama
哲男 青山
Takashi Hasemi
隆司 長谷見
Hidetoshi Ikeda
英俊 池田
Hideto Goto
日出人 後藤
Koichi Mizobuchi
孝一 溝渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Mitsubishi Gas Chemical Co Inc
Original Assignee
Texas Instruments Japan Ltd
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd, Mitsubishi Gas Chemical Co Inc filed Critical Texas Instruments Japan Ltd
Priority to JP15091596A priority Critical patent/JPH09330981A/ja
Publication of JPH09330981A publication Critical patent/JPH09330981A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【課題】半導体基板上に下層金属膜と上層金属膜の配線
接続のために層間絶縁膜となるCVD酸化膜を形成し、
そこに設けられたヴィアホールの洗浄工程に於いて、特
に下層金属膜およびCVD酸化膜を腐食、溶解すること
なく、ヴィアホールの如きホールを設定通り形成しつ
つ、ホール部のサイズの拡張を防止し、且つ低温、短時
間で側壁保護堆積膜を除去でき、信頼性の高い半導体装
置の製造方法を提供する 【解決手段】半導体装置製造工程において、フォトレジ
ストによるマスク形成を行った後、ドライエッチングに
よりヴィアホールを形成させる。その際にヴィアホール
内部および周囲に生じる側壁保護堆積膜を、第四級アン
モニウム塩とフッ素化合物を含有する水溶液からなる半
導体装置洗浄剤を用いて除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はヴィアホールを有す
る半導体装置の製造方法に関し、詳しくは半導体装置製
造工程において、半導体基板上に形成された金属膜であ
る導電パターン層(以下、下層金属膜と称す)とその上
に形成される絶縁膜層上の所定箇所にフォトレジストに
よるマスク形成を行った後、該絶縁膜層上に形成される
上部金属膜導電パターン層(以下、上層金属膜と称す)
とを接続するためにドライエッチングによりヴィアホー
ルを形成する際、ヴィアホール内部および周辺に生成す
る堆積ポリマーを効率的に除去する方法に関する。
【0002】
【従来の技術】超大規模集積回路(ULSI)などの半
導体装置を製造するに当たり、導電膜や絶縁膜パターン
加工時には、多くの場合ドライエッチング技術が採用さ
れている。ところがドライエッチング技術では、パター
ン加工後にパターン周辺にドライエッチングガスやフォ
トレジスト及び被加工膜により側壁保護堆積膜(以下、
「堆積ポリマー」と呼ぶ)が生成することが知られてい
る。このような堆積ポリマーが特に絶縁膜に形成される
ヴィアホール内部に残存すると、接合不良や高抵抗化、
即ちヴィア抵抗の増加を招いたり、著しく短絡を生じた
りすることになり、半導体装置としての信頼性を著しく
損なうこととなる。
【0003】この堆積ポリマーを除去する方法として堆
積ポリマーの生成が微量な場合は、堆積ポリマーは、ア
ッシング及びレジスト剥離用有機溶剤(一般的にはアル
カリ性または酸性のものを使用)の併用で除去が可能で
あるが、レジスト剥離用有機溶剤は70℃以上の高温下で
使用しなければならず、さらにリンス液としてアルコー
ルを使用する等、頻雑な工程を必要とする欠点がある。
【0004】また堆積ポリマーが多量に生成した場合に
は、フッ化水素酸やバッファードフッ酸(フッ化水素酸
とフッ化アンモニウムの混合液)を用いた洗浄液で処理
することで、除去することができる。しかしながら、洗
浄液にこのようなフッ素化合物等を用いた方法では、例
えば半導体基板上に形成された下層金属膜として、タン
グステンや窒化チタン若しくはそれらからなる合金のよ
うにフッ素化合物に対し比較的耐食性の高いものを使用
する場合は有効ではあるが、フッ素化合物に対し比較的
耐食性の低いアルミニウム、若しくはアルミニウムを含
む合金からなる金属膜を使用した場合は、前記フッ素化
合物がそれら金属を腐食、溶解、若しくは変質すること
により、ヴィアホールを介して上層金属膜との接続不良
をきたし、電気信頼性は全く得られなくなる。またタン
グステンや窒化チタン若しくはそれらからなる合金のよ
うにフッ素化合物に対し比較的耐食性の高いものを使用
する場合でも、該フッ素化合物を使用することにより、
下層金属膜の上層に形成される絶縁膜であるノンドープ
CVD酸化膜を侵食、溶解し、ホール部のサイズが拡張
される欠点を有している。
【0005】
【発明が解決しようとする課題】本発明の目的は、半導
体基板上に、タングステン、チタン、もしくはそれらの
合金、チタン・タングステン合金、窒化チタン、または
アルミニウムもしくはその合金の単層膜、或いはこれら
のうち何れか2種以上の膜を用いた積層膜であるノンド
ープCVD酸化膜からなる絶縁膜層を形成した後、該絶
縁膜層にヴィアホールである貫通孔を形成するに際し、
前記金属膜およびCVD酸化膜を腐食、溶解することな
く、さらにヴィアホール部のサイズの拡張を防止し、且
つ低温、短時間で堆積ポリマーを除去でき、ヴイア抵抗
が小さく、信頼性の優れた半導体装置の製造方法を提供
することにある。
【0006】
【課題を解決するための手段】本発明者等は、半導体基
板上に下層金属膜と上層金属膜の配線接続のために、層
間絶縁膜となるノンドープCVD酸化膜に設けられるヴ
ィアホールの洗浄工程に於いて、ドライエッチングによ
り、ヴィアホールを形成した後に、生成する堆積ポリマ
ーを、第四級アンモニウム塩とフッ素化合物を含有する
水溶液を用いることにより、下層金属膜の上層およびC
VD酸化膜を腐食することなく、且つ低温、短時間で除
去できることになり、上記した本発明の目的を達成でき
ることを見い出し、本発明に到達した。
【0007】すなわち本発明は、半導体基板上に導電パ
ターン層を形成し、前記導電パターン層上に絶縁膜層を
形成した後、前記絶縁膜層上にヴィアホール形成用レジ
ストマスクを所定パターンに形成し、ドライエッチング
により前記絶縁膜層にヴィアホールを形成した後、レジ
ストマスクを除去した状態で、前記ヴィアホール内部お
よび周辺に残存する堆積ポリマーを、一般式[(R1
3 N−R]+ - (Rは炭素数1〜4のアルキル基また
は炭素数1〜4のヒドロキシル置換アルキル基、R1
炭素数1〜4のアルキル基、Xは無機酸基または有機酸
基)で表される第四級アンモニウム塩とフッ素化合物を
含有する水溶液である半導体装置洗浄剤によって処理す
ることを特徴とする半導体装置の製造方法である。
【0008】本発明において半導体基板上に、タングス
テン、チタン、もしくはそれらの合金、チタン・タング
ステン合金、窒化チタン、またはアルミニウムもしくは
その合金の単層膜、或いはこれらのうち何れか2種以上
の膜を用いた積層膜が用いられる。また上層のCVD酸
化膜には、単層膜、若しくは積層膜であるノンドープC
VD酸化膜が用いられる。更に半導体装置洗浄剤には、
第四級アンモニウム塩とフッ素化合物に、さらにアミド
類、ラクトン類、アルコール類、エステル類、グリコー
ルエーテル類及びニトリル類から選ばれた一種以上の有
機溶剤を含有する水溶液が用いられる。
【0009】
【発明の実施の形態】本発明に使用される第四級アンモ
ニウム塩は次式に表される。 〔(R1 3 N−R〕+ - (Rは炭素数1〜4のアルキル基又は炭素数1〜4のヒ
ドロキシル置換アルキル基、R1 は炭素数1〜4のアル
キル基、Xは無機酸基又は有機酸基を示す。) このような一般式で表される第四級アンモニウム塩とし
ては、テトラメチルアンモニウムギ酸塩、テトラメチル
アンモニウム酢酸塩、テトラメチルアンモニウムプロピ
オン酸塩、テトラメチルアンモニウム酪酸塩、テトラメ
チルアンモニウムシュウ酸塩、テトラメチルアンモニウ
ムマロン酸塩、テトラメチルアンモニウムマレイン酸
塩、テトラメチルアンモニウムフマル酸塩、テトラメチ
ルアンモニウムシトラコン酸塩、テトラメチルアンモニ
ウム安息香酸塩、テトラメチルアンモニウムトルイル酸
塩、テトラメチルアンモニウムフタル酸塩、テトラメチ
ルアンモニウムアクリル酸塩、トリメチル(2−ヒドロ
キシエチル)アンモニウムギ酸塩、トリメチル(2−ヒ
ドロキシエチル)アンモニウム酢酸塩、トリメチル(2
−ヒドロキシエチル)アンモニウム安息香酸塩、トリメ
チル(2−ヒドロキシエチル)アンモニウムフタル酸
塩、テトラエチルアンモニウムギ酸塩、テトラエチルア
ンモニウム酢酸塩、テトラプロピルアンモニウムギ酸
塩、テトラプロピルアンモニウム酢酸塩、テトラブチル
アンモニウムギ酸塩、テトラブチルアンモニウム酢酸
塩、テトラメチルアンモニウムホウ酸塩、テトラメチル
アンモニウムリン酸塩、テトラメチルアンモニウム硫酸
塩、トリメチル(2−ヒドロキシエチル)アンモニウム
ホウ酸塩、トリメチル(2−ヒドロキシエチル)アンモ
ニウムリン酸塩、トリメチル(2−ヒドロキシエチル)
アンモニウム硫酸塩等が挙げられる。本発明の半導体装
置洗浄剤における第四級アンモニウム塩の濃度は1〜5
0重量%、好ましくは3〜40重量%の範囲で使用され
る。第四級アンモニウム塩の濃度が1重量%以下では配
線材料への腐食が激しく、50重量%より高い場合には
堆積ポリマーの除去速度が遅くなり好ましくない。
【0010】本発明の半導体装置洗浄剤におけるフッ素
化合物としては、フッ化水素酸、フッ化アンモニウム、
フッ化水素アンモニウム、ホウフッ化アンモニウム、フ
ッ化テトラメチルアンモニウム、フッ化水素テトラメチ
ルアンモニウム等が挙げられる。フッ素化合物の濃度は
0.1〜15重量%、好ましくは0.5〜10重量%で
ある。フッ素化合物の濃度が0.1重量%より低い濃度
では堆積ポリマーの除去速度が遅く、15重量%より高
い濃度では配線材料への腐食が激しくなる。
【0011】本発明でさらに添加される有機溶剤として
は、ホルムアミド、N−メチルホルムアミド、N,N−
ジメチルホルムアミド、N,N−ジメチルアセトアミ
ド、N−メチルピロリドン等のアミド類、γ−ブチロラ
クトン等のラクトン類、メタノール、エタノール、イソ
プロパノール、エチレングリコール等のアルコール類、
酢酸メチル、酢酸エチル、酢酸ブチル、乳酸メチル、乳
酸エチル等のエステル類エチレングリコールモノブチル
エーテル、ジエチレングリコールモノメチルエーテル、
ジエチレングリコールモノエチルエーテル等のグリコー
ルエーテル類、およびアセトニトリル、プロピオニトリ
ル、ブチロニトリル等のニトリル類が挙げられる。有機
溶剤の濃度は1〜50重量%、好ましくは5〜40重量
%である。有機溶剤が1重量%より低い濃度では配線材
料の腐食が激しくなり、また半導体装置洗浄剤の粘度が
高くなり、50重量%より高い濃度では堆積ポリマーの
除去速度が遅くなる。
【0012】本発明による半導体装置洗浄剤は、半導体
基板上に下層金属膜を形成し、その上層にCVD酸化膜
からなる絶縁膜層を形成した後、該絶縁膜層をレジスト
マスクにより所定パターンに形成後、ドライエッチング
で加工し、ヴィアホールを形成する際、ドライエッチン
グ後にレジストマスクを除去した状態で用いられる。特
にドライエッチング時に用いるエッチングガスとレジス
トマスクおよび被加工層とによりヴィアホール内部およ
び周辺に生じた堆積ポリマーを除去する場合に好適に用
いられる。
【0013】堆積ポリマーを除去する際の本発明の半導
体装置洗浄剤の温度は、通常、常温、例えば18〜25
℃で充分であるが、堆積ポリマーの除去速度が著しく遅
い場合には、例えば30〜60℃に加熱して使用され
る。また洗浄温度及び洗浄時間は、堆積ポリマーの状
態、および配線材料の種類を考慮して、適宜選択され
る。堆積ポリマーを除去する洗浄方法としては、被処理
半導体基板を本発明による半導体装置洗浄剤に浸漬する
洗浄方法、または同基板に回転を加えながら本洗浄剤を
シャワー状に噴霧、吐出または、連続的あるいは間欠的
に滴下する洗浄方法を行い、乾燥を経て終了する。
【0014】
【実施例】以下、実施例により本発明を更に具体的に説
明する。但し本発明はこれらの実施例により制限される
ものではない。実施例に用いる上層および下層金属膜の
構造を図4に示す。本発明に係わる実施例の説明は、特
にフッ化物に対して比較的耐食性の低い、アルミニウ
ム、若しくは少なくともアルミニウムを含む合金を使用
した場合の単層、若しくは積層からなる金属膜について
行うものとする。
【0015】比較例1 図1(a)に示すように、半導体基板上に図4(a)に
示す下層からの窒化チタン8 −アルミニウム合金(Al-Si
-Cu)9 −窒化チタン8 の積層構造を持つ下層金属膜3と
CVD酸化膜2を形成し、次いでレジストマスク層1を
塗布し、通常のプロジェクション法により所定のパター
ンに露光し、通常の現像処理法によって開口部を形成し
た。 次いで、図1(b)に示すようにドライエッチン
グ法によりヴィアホールを形成し、レジストマスクをプ
ラズマアッシング及びアルカリ性有機溶剤、若しくは酸
性有機溶剤により剥離した。この結果、堆積ポリマー4
が残存することが認められ、この方法のみでは堆積ポリ
マーを除去することは困難であることが確認された。
【0016】実施例1 図1(c)は、本発明の半導体装置洗浄剤を用いて図1
(b)の半導体装置を洗浄した後の構造を示す。半導体
装置洗浄剤にはフッ化アンモニウム/テトラメチルアン
モニウムギ酸塩/ホルムアミド/水が5/10/40/
45(重量%)の溶液を用いて23℃で10分間洗浄後
水洗した。図1(c)から、本発明の半導体装置洗浄剤
を用いることにより、図1(b)の堆積ポリマー4が完
全除去され、清浄化されたことが分かる。図1(d)
は、ヴィアホールを介して、その上層に図4(a)に示
した構造の金属膜5(以下、「上層金属膜5」と呼ぶ)
と下層金属膜3との接合を行った後の構造を示す。本発
明の半導体装置洗浄剤を用いて堆積ポリマーが完全除去
され、清浄化されたので、上層金属膜5と下層金属膜3
が正常に接続されたことが分かる。
【0017】実施例2 実施例1に用いた図1(b)と同一の半導体装置をフッ
化アンモニウム/テトラメチルアンモニウムギ酸塩/水
が3/45/52(重量%)の組成の溶液を用い、23
℃で15分間洗浄した後、水洗した。その結果、堆積ポ
リマー4は完全に除去できたが、下層金属膜3の浸食が
認められ、更にCVD酸化膜層(ノンドープCVD酸化
膜)2の著しい広がりが認められた。
【0018】実施例3 実施例1に用いた図1(b)と同一の半導体装置を、フ
ッ化アンモニウム/テトラメチルアンモニウムギ酸塩/
ホルムアミド/水が10/10/40/35(重量%)
の組成の溶液を用い、23℃で10分間洗浄を行った。
その結果、下層金属膜3の浸食が認められ、更にCVD
酸化膜層(ノンドープCVD酸化膜)2を腐食すること
なく、堆積ポリマー4が完全に除去され清浄化された。
【0019】比較例2 実施例1に用いた図1(b)と同一の半導体装置を用
い、フッ化アンモニウム10重量%の水溶液を用い23
℃で10分間洗浄を行った。その結果、堆積ポリマー4
は完全に除去できたが下層金属膜3の腐食が認められ、
更にCVD酸化膜層(ノンドープCVD酸化膜)2の著
しい広がりが認められた。
【0020】比較例3 実施例1に用いた図1(b)と同一の半導体装置を用
い、テトラメチルアンモニウムギ酸塩20重量%水溶液
を用い、23℃で20分間洗浄を行った。その結果堆積
ポリマー4は除去できなかった。
【0021】比較例4 実施例1に用いた図1(b)と同一の半導体装置を用い
テトラメチルアンモニウムギ酸塩20重量%、N,N−
ジメチルホルムアミド20重量%の水溶液を用い23℃
で20分間洗浄を行った。その結果、堆積ポリマー4は
除去できなかった。
【0022】比較例5 図3(a)に示すように、半導体基板上に下層金属膜3
とCVD酸化膜層(ノンドープCVD酸化膜)2を形成
し、次いでレジストマスク層1を塗布し、通常のプロジ
ェクション法により所定のパターンに露光し、通常の現
像処理法によって開口部を形成した。次いで、図3
(b)に示すようにドライエッチング法によりヴィアホ
ールを形成した後、レジストマスクをプラズマアッシン
グ及びアルカリ性有機溶剤、若しくは酸性有機溶剤によ
り剥離し、その後堆積ポリマー4をバッファードフッ酸
を用いて除去した。この際、図3(c)に示した如くヴ
ィアホールを形成するCVD酸化膜層(ノンドープCV
D酸化膜)2がバッファードフッ酸により腐食、溶解
し、ヴィアホール径が拡張すると同時に、下層金属膜3
が、バッファードフッ酸により腐食、溶解し、矢印6で
示した如く徐々に後退した。このため上層金属膜5と下
層金属膜3を、ヴィアホールを介して、接続させようと
しても、図3(d)に示すように下層金属膜3の後退に
より空洞部7が形成され、同部での接続が正常に行われ
ず、半導体装置の信頼性が著しく低下させることとなっ
た。
【0023】実施例4 実施例1の如き下層および上層金属膜の積層構造が図4
(a)とは異なる金属である、図4(b)に示す下層か
らチタン10−窒化チタン8 −タングステン11の3層構造
や、図4(c)に示す下層からチタン10−窒化チタン8
−タングステン11−窒化チタン8 の4層構造を持つ下層
金属膜3 を用いた場合でも本発明による半導体装置洗浄
剤の効果が得られることが認められた。従来アルミニウ
ムもしくはその合金を下層金属膜として用い、その上層
に酸化膜を形成して該酸化膜にヴィアホールをドライエ
ッチングにより形成した後、堆積ポリマーの除去し、上
層に形成する金属膜と接続する際には前述の如き重大な
欠陥である配線の接続不良が発生していた。しかし、前
記図4(b)、図4(c)に使用する金属膜層の場合
は、堆積ポリマーの除去を希釈されたフッ化水素酸、若
しくはバッファードフッ酸を用いて行い、その後上層に
形成する金属膜との接続を行っていた。本発明の半導体
装置洗浄剤は、前記図4(b)、図4(c)に使用する
金属膜層は勿論、アルミニウムもしくはその合金に対し
ても優れた信頼性をもって使用でき、効果があることが
認められた。図2は、上記の効果を明確化するために示
したデータである。図4(b)に示すチタン10−窒化チ
タン8 −タングステン11の3層構造の金属膜層について
バッファードフッ酸を用いた場合と、実施例1に記載の
半導体装置洗浄剤を用いた場合のヴィア抵抗値を比較し
たものである。この図より、本発明の半導体装置洗浄剤
は市販のバッファードフッ酸と同等の効果が得られてい
ることが分かる。
【0024】
【発明の効果】以上の如く本発明による半導体装置洗浄
剤は、従来の下層金属膜に、例えばタングステンやチタ
ン窒化物からなる金属膜のようにフッ素化合物に対し比
較的耐食性の高いものを使用した場合でも、またフッ素
化合物に対し比較的耐食性の低いアルミニウム、若しく
は少なくともアルミニウムを含む合金を用いた場合で
も、ヴィアホールを形成する際、前記金属膜およびヴィ
アホールを形成するCVD酸化膜を腐食することなく堆
積ポリマーのみを除去することができる。このことによ
り、高信頼性が要求される64Meg DRAMを中心とす
る超高集積半導体装置(ULSI)のヴィアホール部の
導電層の接合を、高信頼性、高品質に達成することがで
きる。
【図面の簡単な説明】
【図1】実施例1および比較例1における半導体装置の
断面図を示す。 (a)マスク形成工程まで終了した時点での構造を示
す。 (b)ドライエッチングの後、マスクになっていたレジ
ストをアッシングおよび有機溶剤による洗浄により除去
した後の構造を示す。 (c)本発明の半導体装置洗浄剤を用いて図1(b)の
半導体装置を洗浄した後の構造を示す。 (d)本発明による半導体装置洗浄剤を用いて半導体装
置を洗浄した後、ヴィアホールを通して下層金属膜と上
層金属膜を接続した後の構造を示す。
【図2】比較例4における説明図であり、従来のバッフ
ァードフッ酸によりヴィアホールの堆積ポリマーを除去
した場合と、本発明の半導体装置洗浄剤を用いてヴィア
ホールの堆積ポリマーを除去した場合のヴィア抵抗値を
比較したものである。
【図3】比較例5における半導体装置の断面図を示す。 (a)マスク形成工程まで終了した時点での構造を示
す。 (b)ドライエッチングの後、マスクになっていたレジ
ストをアッシングおよび有機溶剤により除去した後の構
造を示す。 (c)バッファードフッ酸を用いて半導体装置を洗浄し
た後の構造を示す。 (d)バッファードフッ酸を用いて半導体装置を洗浄し
た後、ヴィアホールを通して下層金属膜と上層金属膜の
接続(不完全接続した状態)を行った後の構造を示す。
【図4】実施例に用いる上層および下層金属膜の構造を
示す。 (a)上層および下層金属膜の何れか一方、若しくは両
方に窒化チタンとアルミニウムを含む合金であるAl−
Si−CuまたはAl−Cuを積層膜として使用した場
合の具体例を示す。 (b)上層および下層金属膜の何れか一方、若しくは両
方にチタン、窒化チタン、さらにタングステンを積層膜
として使用した場合の具体例を示す。 (c)(b)に示した具体例の変形例を示す。
【符号の説明】
1 フォトレジスト 2 CVD酸化膜 3 下層金属膜 4 堆積ポリマー 5 上層金属膜 7 空洞部 8 窒化チタン 9 Al−Si−CuまたはAl−Cu 10 チタン 11 タングステン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 英俊 新潟県新潟市太夫浜字新割182番地 三菱 瓦斯化学株式会社新潟研究所内 (72)発明者 後藤 日出人 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内 (72)発明者 溝渕 孝一 茨城県稲敷郡美浦村木原2350 日本テキサ ス・インスツルメンツ株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に導電パターン層を形成し、
    前記導電パターン層上に絶縁膜層を形成した後、前記絶
    縁膜層上にヴィアホール形成用レジストマスクを所定パ
    ターンに形成し、ドライエッチングにより前記絶縁膜層
    にヴィアホールを形成した後、レジストマスクを除去し
    た状態で、前記ヴィアホール内部及び周辺に残存する側
    壁保護堆積膜を、一般式[(R1 3 N−R]+
    - (Rは炭素数1〜4のアルキル基または炭素数1〜4
    のヒドロキシル置換アルキル基、R1は炭素数1〜4の
    アルキル基、Xは無機酸基または有機酸基)で表される
    第四級アンモニウム塩とフッ素化合物を含有する水溶液
    である半導体装置洗浄剤によって除去することを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】半導体基板上の前記導電パターン層は、タ
    ングステン、チタン、もしくはそれらの合金、チタン・
    タングステン合金、窒化チタン、またはアルミニウムも
    しくはその合金の単層膜、或いはこれらのうち何れか2
    種以上の膜を用いた積層膜である請求項1記載の半導体
    装置の製造方法。
  3. 【請求項3】前記絶縁膜層が実質的にノンドープCVD
    酸化膜からなる単層膜、若しくは積層膜である請求項1
    又は請求項2記載の半導体装置の製造方法。
  4. 【請求項4】半導体装置洗浄剤が、更にアミド類、ラク
    トン類、アルコール類、エステル類およびニトリル類か
    ら選ばれた一種以上の有機溶剤を含有する水溶液である
    請求項1〜3何れか記載の半導体装置の製造方法。
JP15091596A 1996-06-12 1996-06-12 半導体装置の製造方法 Withdrawn JPH09330981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15091596A JPH09330981A (ja) 1996-06-12 1996-06-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15091596A JPH09330981A (ja) 1996-06-12 1996-06-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09330981A true JPH09330981A (ja) 1997-12-22

Family

ID=15507185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15091596A Withdrawn JPH09330981A (ja) 1996-06-12 1996-06-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09330981A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332526A (ja) * 2000-05-23 2001-11-30 Daikin Ind Ltd メタルゲート、コンタクトホール及びキャパシタ洗浄液組成物
US6451707B2 (en) 1999-12-07 2002-09-17 Matsushita Electronics Corporation Method of removing reaction product due to plasma ashing of a resist pattern
US6638899B1 (en) 1999-09-10 2003-10-28 Tokyo Ohka Kogyo Co., Ltd. Photoresist stripping solution and a method of stripping photoresists with the same
JP2008135758A (ja) * 2001-03-23 2008-06-12 Internatl Business Mach Corp <Ibm> 電子構造の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638899B1 (en) 1999-09-10 2003-10-28 Tokyo Ohka Kogyo Co., Ltd. Photoresist stripping solution and a method of stripping photoresists with the same
US6451707B2 (en) 1999-12-07 2002-09-17 Matsushita Electronics Corporation Method of removing reaction product due to plasma ashing of a resist pattern
JP2001332526A (ja) * 2000-05-23 2001-11-30 Daikin Ind Ltd メタルゲート、コンタクトホール及びキャパシタ洗浄液組成物
JP2008135758A (ja) * 2001-03-23 2008-06-12 Internatl Business Mach Corp <Ibm> 電子構造の製造方法

Similar Documents

Publication Publication Date Title
JP3264405B2 (ja) 半導体装置洗浄剤および半導体装置の製造方法
JP3074634B2 (ja) フォトレジスト用剥離液及び配線パターンの形成方法
JP5537126B2 (ja) エッチング残渣を除去するための組成物基板及びその使用
EP1318432B1 (en) Photoresist residue removing liquid composition
KR100450559B1 (ko) 반도체소자제조용세정액및그것을사용한반도체소자의제조방법
JP2002543272A (ja) 半導体デバイス用の、有機残留物およびプラズマエッチングされた残留物を洗浄するための組成物
JPH11323394A (ja) 半導体素子製造用洗浄剤及びそれを用いた半導体素子の製造方法
JPH0728254A (ja) レジスト用剥離液
US6787293B2 (en) Photoresist residue remover composition
JP3389166B2 (ja) レジスト用剥離液組成物
JP2006251491A (ja) フォトレジスト剥離液組成物及びフォトレジストの剥離方法
JP4689855B2 (ja) 残渣剥離剤組成物およびその使用方法
JP2001508944A (ja) メタライゼーション層のパッシベーション方法
JPH09330981A (ja) 半導体装置の製造方法
US7087563B2 (en) Resist stripping composition and method of producing semiconductor device using the same
JP2001005200A (ja) レジスト剥離剤組成物及びその使用方法
JP2003035963A (ja) フォトレジスト残渣除去液組成物
JP4411624B2 (ja) 非有機溶剤型レジスト剥離剤組成物
JP5206177B2 (ja) レジスト剥離液組成物およびそれを用いた半導体素子の製造方法
JP3298628B2 (ja) 半導体装置の製造方法
JP4411623B2 (ja) レジスト剥離剤組成物
JP2000260761A (ja) レジスト剥離剤組成物及びその使用方法
JPH0917796A (ja) 配線形成方法
JP2002134456A (ja) 半導体装置用洗浄剤及び半導体装置の洗浄方法
KR20080088246A (ko) 반도체 기판 세정 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030902